JPS5945764A - 独立同期伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はファクシミリにおける独立同期伝送方式に係わ
り、詳しくはＣＣＩＴＴ規定のＧ１１機における送信側
と受信側の同期のとり方に関する。

ＣＣＩＴＴのＧＴＩ規格によれば、ファクシミリメ、ソ
セ一ジの走査周波数はｆｏ＝６Ｈｚ（許容ｉ！’ｉ差±
５×１０　）、従って走査周期はＴｏ　＝　’Ａ　（ｓ
）キ１６６．６６７（ｍｓ）と規定されており、この時
間Ｔｏを保って送信時あるいは受信時におけるライン毎
のメツセージ処理を行なう必要がある。そこで、従来は
周期Ｔｏの同期信号を発生させ、この信号に基づき送信
時あるいは受信時におけるライン毎のメツセージ処理を
行なっていた。しかし、この方法によると、送信時には
周期Ｔ、の周期信号を発生させるためのカウンタ等を用
いて構成する同期信号発生回路や、発生する同期イハ号
に基づいてデータ処理するための多数のケ９−ト回路等
が必要となる上、受信時には更にこれらの回路構成に加
えて周期Ｔｏで発生させる同期信号と送信側同期信号と
の同期（位相）整合、同期保持等を行なう回路等が必要
となり、回路構成゛が複雑となり、部品点数も多くなっ
てコストアップする上、ノイズ等による位相整合誤差が
発生し易くなる欠点があったＯ 本発明は送信時あるいは受信Ｉ、ｔにおける周１υＩ’
ｌ”。

毎のメツセージ処理をソフト的九時間管理することによ
シ、同期信号発生回路等のハード構成を一切不要とし、
かつ、メツセージ処理を行表うために設けられた唯一の
マイコンを利用することにより、極めて経済的に送信側
と受信側の同期関係を確立することのできるＧ　１１機
における独立同期伝送方式を提供することを目的とする
。

以下、本発明の実施例を図面を参照して説明するＯ 第１図は本発明の一実施例に係るファクシミリ装置全体
のブロック構成図を示したもので、工はＣＣＤセンサに
より原稿を読取走査し、得られるライン毎のビデオ信号
を２値化して出力する読取部、２はその２値化シリアル
データを８ビット単位のパラレルデータに変換するＳ／
Ｐ変換回路、３はＣＰＵ、４は処理プログラムが記憶さ
れているＲＯＭ　。

５は各種データを記憶するＲＡＩｌｉｉ、６はＣＰＵ　
３に対しては８ピツ）　／９　、＋レルに画データの受
は渡しを行なう一方、モデム７に対してはシリアルに画
データを受は渡しするためのｐ、”ｓ　−Ｓ／Ｐ変換回
路、８はＮＣＵ　（網制御回路）、９は８ピツト・′ラ
レルデータをシリアルデータに変換するｐ／Ｓ変換回路
、１０はそのシリアルデータを１ライン４σ記録する記
録部、ＩＩＶｉキードＡＧＣコントロール信号をモデム
７に出力する出力ボート、１２はクロック発生回路（Ｏ
ＳＣ）である。

以上の構成で、今、ライン走査線長を２１６ｆｉとし、
送信時には主走査綜密度３　Ｌ／ｙｒｐで読取走査を行
ない、受信時には主走査腺密度６Ｌ／１ｍｎで記録走査
する用台を例にとり、以下に説明する。

周知の通り、ＣＣＩＴＴのＧｆｆ規格によれば、フェー
ズＣおよびＤにおける伝送手順は第２図に示す如く規定
されている。即ち、メツセージ送出前に送信側は位相信
号つまり周期Ｔ０の同期信号を送出する一方、受信側は
この同期信号を検出して位相合せつまり１ｑ期整合を行
なって、これを保持する必要がある。また、この同期信
号は第３図に示す如く、１ライン周期’ｒｏの４〜６チ
期間ｔｏ（＝Ｔ０ｘ　Ｏ，０４〜Ｔｏ　Ｘ　０．０６　
）を黒レベル信号とし、残シτ０時間を白レベル４１号
として送出することが規定されている。尚、メツセージ
送出期間中は、この１０期間に白レベル信号が入シ、残
りτ０期間に両データが入ることになる。

一方、本実施例の用台、上記ライン走査線長と主走１ｋ
１ｇ密度より１ラインの画素数は送信時が８Ｘ２１６＝
１７２８ビツト、受信時が６Ｘ２１６＝１２９６ビツト
となる。

また、１ライン分の処理周期はＴ０＝１Δ責Ｓ）である
ことから、モデムクロックは送信時がＴＭＩ）ＭＣＫ　
＝にして受信時がＲＭＤＭＣＫ　＝　１２９６Ｘ６　＝
　７．７７６　（ｋＨｚ　）となる。

更に、本実施例の場合、ＣＰＵ　３は８ビット単位で両
データの処理を行なっていることがら、送信時１ライン
分の両データ１７２８ビットは２１６バイトとなり、受
信時１ライン分の画データ１２９６ビツトは１６２バイ
トとなる。そこで、送信時にｔｉｔ　、読取部１で読み
取ったデータをモデム７へ渡すラインバッファ（ＬＢＦ
）エリアとして、１６進表示テＲＡＭ　５　（７）　７
０２８〜７０Ｆ１ｉ’アドレスと７１２８〜７１ＦＦア
ドレスのメモリエリアを使用する。一方、受信時にはモ
デム７、記録部１ｏ間のＬＢＦエリアとしてＲＡＭ　５
の７０５Ｅ〜７ＯＦＦ’アＰレスおよび７１５Ｅ〜７１
ＦＦアｒレスを使用する。

以上のことから、送信時、同期信号を受信側へ送出する
場合は、先ず、第４図に示す如（ＲＡＭ　５の７０２８
〜７０３１アドレス１０バイトニ黒レベルデータ、残７
０３２〜７ＯＦＦ’アドレスに白レベルデータを予めセ
ットしておく。次いで、同期信号の送出を開始すると、
モデム７はクロック発生回路１２からの１０．３６８　
ｋＨｚクロックＴＭＤＭＣＲでＰ／Ｓ　−８／Ｐ変換回
路６よりデータを１ビツトずっ取シ込んでいく。これに
より、ｐ／Ｓ　−Ｓ／Ｐ変換回路６は２８ビット分のデ
ータがモデム７へ出力されると、割込信号ＩＮＴをＣＰ
Ｕ　３に出力する。ＣＰＵ３はこの割込信号ＩＮＴを受
けると、他の処理に最優先してＲＡＭ５からＰ昨−８／
Ｐ変換回路６へ送信データ１バイトを出力する処理を行
なう。この処理でＣＰＵ３は最初にＲＡＭ５の７０２８
アドレスデータ１バイトをＰ／Ｓ　−Ｓ／ｐ　７＆換回
路６へ出力する。次に、ｐ／Ｓ　−Ｓ／Ｐり゛換回路６
から割込信号ＩＮＴを受けると、７０２９アドレスデー
タ１バイトをｐ／Ｓ　−Ｓ／Ｐ変換回路６へ出力する。

このように、モデム７は絶えずｐＡ−Ｓ／１）変換回路
６から受信側へ送出すべきデータを１ビツトずつ取シ込
む一方、ＣＰＵ　３はｐ／Ｓ　−ｓ／ｐ変換回路６から
割込信号ＴＮＴに応じてＲＡＭ　５からデータを１バイ
トずつ））／Ｓ　−Ｓ／Ｐ変換回路６へ出力する。

やがてＲＡＭ　５の７ＯＦＦアドレスのデータを全てＰ
／！１３−　Ｓ／Ｐ変換回路６へ出力し終れば、次ｔま
再び７０２８に戻って出力する処理を繰り返す。この結
果、送信側には第４図に示す如き第３図に相当する同期
信号が受信側へ送出されＺ）。ま／こ、このときの同期
信号発生状態は送信側では以後固足される。即ち、この
位相関係を維持してファクシミリデータの送出が行なわ
れる。

一方、この同期信号を受ける受信側でｔま、ＮＣＵ３を
介して人力される同期信号をモデム７はクロック発生回
路１２からの７．７７６　ｋＨｚクロックＲＭＤＭＣＫ
で１ビツトずつＰ／Ｓ　−Ｓ／Ｐ　Ｋ換回路６へ出力す
る。Ｐ／Ｓ　−Ｓ／Ｐ　ｇ換回路６はこのデータが１バ
イトになると、割込信号工ＮＴをＣＰＵ　３に出力する
。ＣＰＵ　３はこの割込信号ＩＮ’ｒにより他の処理を
中断してＰ／Ｓ　−Ｓ／Ｐ　ｖ換回路６からの１バイト
データを取シ込み、そのレベルを調べるこトニよシ同期
信号の検出を行なう。更に、黒レベルから白レベルへの
変化点を捕捉することにより、送信側７０３２アドレス
に対応する受信１１ｉ１１７０６３アＰレスを捕え、以
後、割込信号ＩＮＴ入力毎にこのアドレスを１つずつ更
新していく。これにより同期信号との位相整合を行ない
、以後、この位相比１１系を維持してアドレスを循環、
更新することにより、同期保持を行なう。

その後、メツセージの送出が始まれば、送信側のＣＰＵ
　３は読取部１から得られる２１１ａ化データをＳ／Ｐ
変換回路２で８ビツトデータに変換して取り込み、ＲＡ
Ｍ５の７０２８アドレスから１喧次１バイトずつ画デー
タを貯えていき、７ＯＦＦまで１ライン分のデータを貯
えると、次の１ライン分は７１２８アト９レスから７１
ＦＦに貯えていく。その間、凶−８／Ｐ変換回路６から
割込信号ＩＮＴが入る毎にＣＰＵ　３はそれらの処理を
中断して既に１ライン分のデータが貯えられているＬＢ
Ｉｉ’　（ライン・ぐソファ）エリアの７０２　Ｒアト
９レスから１バイトずつＰ／Ｓ　−８／Ｐ変換回路６へ
出力する。このとき、ＣＰＵ　３は前述したようにライ
ンの先頭から１０ノぐイトは強制的に白レベルデータで
置き換えてＰδ−８／Ｐ変換回路６に出力する。７ＯＦ
Ｆまでの１ライン分のデータを送出し終れば、次は７１
２８よりデータを送出する処理を交互に繰シ返し、１頁
分のファクシミリデータを送出する。また、このときの
位相は、アドレス更新が、１０．３６８　ｋＨｚのクロ
ックＴＭＤＭＣＫに基づく割込信号ＩＮＴで、規則正し
く２１６バイトを循環する如く行なわれる結果、同期信
号送出以降一定に保持される。

一方、このメツセージを受ける受信側は、ＣＰＵ３が絶
えず７．７７６　ｋＨｚのクロｙりＲＭＤＭＣＫに基づ
く割込信号ＩＮＴで規則正しく、１６２バイトアドレス
を循環的に更新を行なうことにより、送信側との同期保
持を行なっている。従って、ＮＣＵ３を介して送信側か
ら送られてくる画データはモデム７からＰ／Ｓ　−Ｓ／
Ｐ変換回路６ヘクロツクＲＭＤＭＣＫで１ビツトずつ取
り込まれ、割込信号ＩＮＴにより１バイトずつ規則正し
く　ＲＡＭ　５のそのとき循環保持しているアドレスに
貯えられていく。また、その合間にＣＰＵ　３は受信デ
ータの貯えられた２本のＬＢＦエリア７０５Ｅ〜７ＯＦ
Ｆ、７１５Ｅ〜７１Ｆ’Ｆ’から交互にデータを１バイ
トずつ取シ出しＰ／Ｓ変換回路９へ出力する。この画デ
ータはシリアルデータに変換されて記録部１０に加えら
れ、主走査線密度６θ−で記録されていく。

このように、本実施例によれば従来装置のように同期信
号発生回路を設けることなく、ソフト的に送信側と受信
側の同期整合、保持等を行なうことができ、唯一のマイ
コンを用いてＧ１機を極めてコンパクト、経済的に構成
できるようになる。

第５図〜第８図は以上の動作をフローチャートでよシ具
体的に示したもので、第５図および第６図は送信側の動
作フローであシ、第７図および第８図は受信側の動作フ
ローである。

第５図に示すメインフローでは、送信側の位相信号送出
時間（ＣＣＩＴＴでは６（ｓ）±０．５）を監視してお
り、この時間がタイムオーバとなったらモデム７に対し
て信号送出停止命令を出す。

一方、受信側ではこの位相信号により同期整合を行ない
同期がとれればＣＦＲを送信側に返送する。

送信側では位相信号の送出が終っても同期保持する必要
があ゛ることがら割込信号ＩＮＴ受付可としておき、常
に第６図の割込フローを実行する。受信側からのＣＦＲ
が検出できた時点で送信側は画データを送出するため、
ＲＡＭ５のＬＢＦエリアに読取部１で読んだ画データを
Ｓ／Ｐ変換回路２を介して貯える。

第５図のメインフローはファクシミリデータがＬＢＦエ
リアに貯えられたことを監視し、データ送出が可となっ
たとき、メツセージフラグをセットし、第６図のモデム
７に対するデータ送出フローに進む。

即ち、第６図のフローでは、アドレスレジスタ下位がＯ
となったとき、ＬＢＦｌ　又はＬＢＦ、エリアの１ライ
ンのデータの送出が終了したので、ＬｎＦエリアのフル
ＦＵＩ、Ｌコントロール用のカウンタＦ’ＵＬＣＮＴか
ら１を引き、次の割込でもう一方のＬＢＦエリアのデー
タを送出するため、アドレスレジスタ上位７０←７１の
切シ替えを行なう。

フルカウンタＦＵＬＣＮＴについては、本実施例ではＬ
ＢＦｌとＬＢＦ　、エリア用として用いているので、カ
ウンタのインクリメント、ディクリメントによりバッフ
ァフルのコントロールをしている。即チフルカウンタＦ
ＵＬＣＮＴが２より小さりれげ１．　　ＬＢＦエリアに
Ｓ／Ｐ変換回路２を介してデータ入力し、フルカウンタ
ＦＵＬＣＮＴをインクリメントする。そしてＦＵＬＣＮ
Ｔ　＝　２となればこの処理は実行しない。一方、１ラ
イン分のＬ１３Ｆエリアデータの送出が終ると、ＦＵＬ
Ｃ：ｆｆをディクリメントし、再びファクシミリデータ
入力処理を実行する。捷だ、このとき副走査方向に原稿
を移動するジョブも実行する。この場合、読取部１がデ
ータを読み取る速度ｅまモデム７が送出する速度よりも
当然のことながら速い。即ち、ＦＵＬＣＮＴ　＋　１　
スピートノ方カＦＵＬＣＮＴ　−１スピードより速く設
定されてい唇。

ファクシミリデータをＲＡＭ　５のＬＴ３Ｆエリアにス
トアするフローにおいて、第４図のライン先頭１０バイ
トの同期区間は白レベルとするため、読み取ったデータ
は白データに置換して］、ＢＦｌエリアの７０２８〜７
０３１アドレス、Ｔ、ＢＦ２エリアの７１２８〜７１３
１アＰレスに貯える。

寸た、このファクシミリデータを■ＪＩＩＦエリーγに
貯えるジョブは割込信号ＩＮＴより優先度の低い割込フ
ローで実施している。

次に、受信時には、送信側より送出される位相信号はモ
デム７で復Ｒｔｑされ、Ｐ／Ｓ　−Ｓ／Ｐ変換回路６か
らＣＰＵ　３に取り込まれる。これを第７図に示すメイ
ンフローで位相信号が正常か否かチェックする。即ち、
第７図のメインフローでＣＰＵ　３はｐ７’ｓ　−Ｓ　
／Ｐ変換回路６からプ゛−夕を１バイト取り出すと、次
にＰ／Ｓ　−Ｓ／Ｐ変換回路６がＦＵＬＬとなるのは８
７ＲＭＩ）ＭＣＩＣの時間となるので、第３図の復調出
力のｔｏ　＋τ。、Ｔｏ期間の時間チェックに用いるこ
とができる。この復調出力の立上り又は立下りの変化点
をサーチしてそのポイントに受信側記録装置の有効記録
域から決まるＬＢＦエリアアト９レスをワーキング（’
ＷＫ）エリア内にセットする。そして、割込信号ＩＮＴ
を許可すると、第８図の受信割込フローで復調データを
ＬＢＦｌエリアに取り込む。このとき、最初の割込では
先にＷＫエリアにセットしたＬＢＦ、アドレスに復調デ
ータがセットされる。以下、割込信号ＩＮＴ発生毎にＬ
ＢＦ１アドレスがインクリメントされていく。

受信側のＬＢＦエリアは前述したように、Ｎ１２録装置
で決まる線密度から１６２バイトとしである。

即ち、割込信号ＩＮ’ｌ’が１６２回発生し、１６２回
ＬＢＦ１アドレスがインクリメントされると元に戻る。

ここで、ＬＢＦｌのスタートアドレスに更新するため、
送信時開様の操作をしている。即ち、位相信号送信中は
本実施例ではＬＢＦｌエリアのみを用いてＬＢＦ、のア
ドレス７０５Ｅ〜７ＯＦＦを割込信号ＩＮＴが発生する
毎にインクリメントしてＬＩＭＦ、アドレスが７ＯＦＦ
から７１００へ変化するとき、即ち、ＬＢＦ１アドレス
の下位が００となったとき、また始めの７０５Ｅアドレ
スに更新している。このように、ＬＢＦアドレスをルー
プ状にコントロールすることにより同期保持が可能とな
る。

Ｌｎｌ’、に６ｒ相信号の復調う−夕が貯えられたのち
、第７図のメインフローで同期整合チェックのため、Ｌ
１３Ｆ、の所定のアドレスに位相信号復調データがスト
アされているかチェックして同期整合チェックを行なう
。同Ｉυ」整合が失敗の場合Ｖよ割込信号ＩＮＴを不許
可にして再び最初から同期整合をやり直す。

同期整合が成功すれば、位相信号の終りを待って、同期
成功のＣＦＲを送信側に返送する。

その後、メツセージキャリアが検出されると、メツセー
ジフラグを立て、第８図の割込フローをメツセージ中フ
ローに進める。このフローでは送信時の割込フローと逆
に１ライン分のデータをＬＢＦエリアに取り込むと、Ｆ
’ＵＬＣＮＴをインクリメントする。

このメツセージフローで１ｍ、ｔ、ＬＢＦ、エリアとＬ
ＢＬ。

エリアを交互に切り替えて使用する。この各々のバッフ
ァも１６２バイトで構成されており、割込して、例えば
ＬＢＦｌ　−／’　Ｐレスが７０Ｆ’Ｆから７１００と
なったとき、ＬＢＦ真はＦＵＬＬとなったので、ＦＩＪ
ＬＣＮＴをインクリメントする。そして、次のＬＢＦ２
エリアにアドレスを変更する。即ち、次の割込信号ＩＮ
Ｔ発生でＬＢＦ２　　エリアのスタートアドレス７１５
ＥとなるようＷＫエリアにセットする。ＬＩ３Ｆ、エリ
アもＦＵＬＬとなっだらＦＵＬＣＮＴをインクリメント
してＬＢＦｌのスタートアドレスをセットする。このよ
うにＬＢＦ’、エリアとＬＢＨ’２エリアのアドレスを
ループ状にコントロールすることにより、同期保持が可
能となる。

また、メツセージフローではＡＧＣ回路を第３図のｔ。

時間中の１７ｇ送波でＡＧＣを動作させるためのキード
ＡＧＣ動作を行なうため、ＬＢＦアドレスの所定のアド
レスでキードＡＧＣコントロールｓ；ｉ、を子ＱＯＮ。

ＯＦＦ　している。

更に、受信割込フローにおいて、ＬＢＦエリアの所定の
アドレスで出力ポート１１をＯＮ、ＯＦＦしてオシロス
コープ等で同ハＩＪ信号の監視ができるようにしている
。

尚、」−記実施１ｒ１１ではＬＢＦ’アドレスコントロ
ールで説明したが、ＴｔＡＭエリアに同期カウンタエリ
アを設け、このカウンタの値をループ状にコントロール
するようにしても同様に実施できる。

以上のように本発明によれば、ＬＪ３Ｆ機能をＲＡＭエ
リアにもたせること、ビット分解クロックにより７３１
’ｒ　’ｊＱのピッ゛ト毎に割り込みを発生させ、これ
によりＩ’ｔＡＭ上のＬＢＦアト９レスをループ状にし
てコントロールすることにより、同期信号の発生および
保持が回路部品点数を極少にして行なうことができる。

また、受信時に復調データを１ノ々イト毎にチェックし
ているので、回線上のノイズ等により復調信号が乱れて
も同期整合のポイントが適確に検出できるため、同期整
合を確実に行なうことができるようになる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるファクシミリ装置の
ブロック構成図、第２図はＣＣＩＴＴ　Ｇｌ［規格にお
けるファクシミリ伝送手順の時間経過図、第３図はＣＣ
ＩＴＴ　ＧＩＩ規格における位相（ｉ号波形図、第４図
は第３図の位相信号を発生させるだめのＬＢＦアドレス
データ説明図、第５図〜第８図は第１図の動作フローで
、第５図（、）　、　（ｂ）は送信時のメインフローチ
ャート、第６図（ａ）　、　（ｂ）は送信時の割込フロ
ーチャート、第７図（ａ）　、　（ｂ）Ｖま受信時のメ
インフローチャート、第８図は受信時の割込フローチャ
ートである。 １・・・読取部、２・・・Ｓ／Ｐ変換回路、３・・・Ｃ
ＰＵ、４・・・ＲＯＭ、　５・・・ｒｔＡＭ、６・・・
ｐ／Ｓ　−Ｓ／ｐ変換回路、７・・・モデム、８・・・
ＮＣＵ、９・・・Ｐ／Ｓ変換回路、１０・・・記録部、
１１・・・出力ポート、１２・・・クロック発生回路。 第２図 蒼Ｖ粁過２ °　第３図 第４図 第５図 （ａ） 第５図 （ｂ） （ａ） 第６図 （ｂ） 第７図 （ａ） 委イ邑ノインフＤ− Ｇｌ送、呂 ＧＣ，＃（巴 ７６２八゛イト中ｆ Ｎ　　　　　　　　　　　　　　　　　　　　　Ｎ　　
　　　、；　、に′イト黒ガ′ｌ糸し？　　　　　　　
　　　　しｆ；、炉？Ｙ 寺°“６９Ｍ　　　□−，４＋Ｖ４）Ｋゆ４Ｎ１２１に
社中に白２八゛イト 腺巴ｌ／以炉？ 上記白２Ｎイトド眸く Ｎ　　１６２バ°イト中メ４八イト 黒ｐ＼−勇１党し〆に＼？ 、上記４＋Ｘｌ’ｙ声た旧　。 ”　　　しＱ’ｂき７６２八イ１−／１号〜八へＬハ゛
θ八へイト１大下？ 前吉己４八イＬ黒に秀Ｌ＜ Ｎ　　７２八イト巾Ｒ白２八イト 腋ｔＬ７ば声Ｘ？ 一八

Claims (1)

【特許請求の範囲】
1. マイクロコンピュータのメモリに１ライン毎の画データ
   を順番に貯えるラインノ９ツファメモリを設け、モデム
   との間で送受画データの受授を行なうファクシミリの独
   立同期伝送方式において、送信時にはメツセージ送出前
   そのライン・ぐ、ツファエリアに同期信号を入れてその
   読み出しアドレスを循環することにより、一定周期で同
   期信号を送出する一方、受信時にはその周期信号を受け
   て前記ラインバッファエリアに■き込むべきアドレスを
   検出し、そのアドレスから伽き込みアドレスを循環保持
   することにより、以後、送信側との同期状態を維持する
   ことを特徴とする独立同期伝送方式。