JPS5946046B2 - 記録再生装置 - Google Patents
記録再生装置Info
- Publication number
- JPS5946046B2 JPS5946046B2 JP51104839A JP10483976A JPS5946046B2 JP S5946046 B2 JPS5946046 B2 JP S5946046B2 JP 51104839 A JP51104839 A JP 51104839A JP 10483976 A JP10483976 A JP 10483976A JP S5946046 B2 JPS5946046 B2 JP S5946046B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- recording
- emphasis
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
本発明は映像信号をFM信号などの角度変調信号に変換
して記録する磁気記録再生装置に用いるプリエンフアシ
ス回路に関するものである。
して記録する磁気記録再生装置に用いるプリエンフアシ
ス回路に関するものである。
従来の記録再生装置の代表的なものにビデオテープレコ
ーダ(以下VTRと称する)があるが、これに用いられ
るプリエンフアシス回路形式では、プリエンフアシス量
を大きくするとFM変調器における周波数偏移を規定す
るための白日ーククリツプ回路で大きくクリップされ、
再生画質のS/Nは改善するが輪郭がぼけるという欠点
があつた。以下、第1図、第2図を用いて従来の問題点
を説明する。
ーダ(以下VTRと称する)があるが、これに用いられ
るプリエンフアシス回路形式では、プリエンフアシス量
を大きくするとFM変調器における周波数偏移を規定す
るための白日ーククリツプ回路で大きくクリップされ、
再生画質のS/Nは改善するが輪郭がぼけるという欠点
があつた。以下、第1図、第2図を用いて従来の問題点
を説明する。
第1図はVTRのプリエンフアシス回路と白ピーククリ
ップ回路の一例を示すもの、第2図は第1図の各部の波
形である。第1図において、1はプリエンフアシス用ト
ランジスタ、2は白ピーククリップ用ダイオードである
。
ップ回路の一例を示すもの、第2図は第1図の各部の波
形である。第1図において、1はプリエンフアシス用ト
ランジスタ、2は白ピーククリップ用ダイオードである
。
抵抗R1、R2の抵抗値をR1 、R2とし、コンデン
サClの容量値をClとする。プリエンフアシス回路の
入力端子8に印加された第2図Aに示す波形の映像信号
A(家庭用VTRの場合約3MH2に帯域制限されてい
る)は、R2/R1 で決まるプリエンフアシス量、C
l(R1+R2)で決まる時定数で高域強調され、出力
端子9に第2図Bのようなオーバーシュート波形を得る
。
サClの容量値をClとする。プリエンフアシス回路の
入力端子8に印加された第2図Aに示す波形の映像信号
A(家庭用VTRの場合約3MH2に帯域制限されてい
る)は、R2/R1 で決まるプリエンフアシス量、C
l(R1+R2)で決まる時定数で高域強調され、出力
端子9に第2図Bのようなオーバーシュート波形を得る
。
ここで白側のオーバーシュートは映像信号を100%と
すると150〜200%レベルでクリップするのが普通
である。クリップする理由はクリップしないと、オーバ
ーシュートの部分でFM周波数が高くなりすぎるため再
生回路で出力レベルが低下し、いわゆる反転現象(黒か
ら白へ変化する輪郭部に黒いパルスノイズが発生する)
を生じ、著しく再生画質を劣化させるためである。した
がつて、白ピーククリップは必ず行なわなければならず
、S/Nを改善しようとしてプリエンフアシス量を増す
とオーバーシュートの大部分がクリップされ、再生画像
の輪郭を劣化させてしまう。
すると150〜200%レベルでクリップするのが普通
である。クリップする理由はクリップしないと、オーバ
ーシュートの部分でFM周波数が高くなりすぎるため再
生回路で出力レベルが低下し、いわゆる反転現象(黒か
ら白へ変化する輪郭部に黒いパルスノイズが発生する)
を生じ、著しく再生画質を劣化させるためである。した
がつて、白ピーククリップは必ず行なわなければならず
、S/Nを改善しようとしてプリエンフアシス量を増す
とオーバーシュートの大部分がクリップされ、再生画像
の輪郭を劣化させてしまう。
上記反転現象は白ピーククリップによりなくなるが輪郭
がぼけるという別の欠点を生ずる。もちろんこの輪郭ぼ
けは反転現象より画質劣化の小さいものである。本発明
は上記した従来技術の欠点をなくし、プリエンフアシス
量を増しても再生画像の輪郭劣化を招かない新方式のプ
リエンフアシス回路を提供するにある。
がぼけるという別の欠点を生ずる。もちろんこの輪郭ぼ
けは反転現象より画質劣化の小さいものである。本発明
は上記した従来技術の欠点をなくし、プリエンフアシス
量を増しても再生画像の輪郭劣化を招かない新方式のプ
リエンフアシス回路を提供するにある。
本発明によるプリエンフアシス回路は、入力映像信号を
遅延させる回路と、該入力映像信号の低域成分を通過さ
せる低域沢波回路と、前記遅延回路の出力信号と前記低
域沢波回路の出力信号との差信号を出力する減算回路と
より成るものである。
遅延させる回路と、該入力映像信号の低域成分を通過さ
せる低域沢波回路と、前記遅延回路の出力信号と前記低
域沢波回路の出力信号との差信号を出力する減算回路と
より成るものである。
第3図に本発明の一実施例を示すプリエンフアシス回路
と白ピーククリツプ回路を、第4図に第3図の各部の波
形を示す。第3図において、3は遅延回路、4は低域沢
波器、5は差動増幅回路よりなる減算器であつて、これ
らの回路でプリエンフアシス回路が構成されている。プ
リエンフアシス回路の入力端子8に第4図Aの映像信号
が印加されるとその一部は遅延回路3を通りτだけ遅延
したCの波形となり、入力信号の一部ぱ低域沢波器4を
通り゜Dのごとき波形となる。
と白ピーククリツプ回路を、第4図に第3図の各部の波
形を示す。第3図において、3は遅延回路、4は低域沢
波器、5は差動増幅回路よりなる減算器であつて、これ
らの回路でプリエンフアシス回路が構成されている。プ
リエンフアシス回路の入力端子8に第4図Aの映像信号
が印加されるとその一部は遅延回路3を通りτだけ遅延
したCの波形となり、入力信号の一部ぱ低域沢波器4を
通り゜Dのごとき波形となる。
この2つの信号C,Dを差動増幅用トランジスタQl,
Q2で増幅すると、Q,のコレクタには波形Eのような
プリンエート、及びオーバーシユートの付与された波形
を得る。ここでクリツプレベルを越えるプリンエートオ
ーバーシュートは白ピーククリツプ回路のダイオード2
によりクリツプされ、次段のFM変調器に印加される。
この回路では、このようにオーバーシユートだけでなく
プリンエートも付加されるので、白ピーク側がクリツプ
されて輪郭成分が減少しても、その直前あるいは直後の
プリンエートあるいはオーバーシユートの成分によつて
輪郭強調が行なわれる。ここでプリエンフアシス量ぱ抵
抗R5,R4の抵抗値比R5/R4で決まり、プリエン
フアシスの時定数はC2R3でほぼ決まり遅延回路3の
遅延時間τはプリエンフアシスの時定数と近い値に選ば
れる必要がある。家庭用TRの場合、プリエンフアシス
の時定数C2R3は0.6〜1.0μS程度であり、遅
延回路3のτも0.6〜1.0μS必要となる。
Q2で増幅すると、Q,のコレクタには波形Eのような
プリンエート、及びオーバーシユートの付与された波形
を得る。ここでクリツプレベルを越えるプリンエートオ
ーバーシュートは白ピーククリツプ回路のダイオード2
によりクリツプされ、次段のFM変調器に印加される。
この回路では、このようにオーバーシユートだけでなく
プリンエートも付加されるので、白ピーク側がクリツプ
されて輪郭成分が減少しても、その直前あるいは直後の
プリンエートあるいはオーバーシユートの成分によつて
輪郭強調が行なわれる。ここでプリエンフアシス量ぱ抵
抗R5,R4の抵抗値比R5/R4で決まり、プリエン
フアシスの時定数はC2R3でほぼ決まり遅延回路3の
遅延時間τはプリエンフアシスの時定数と近い値に選ば
れる必要がある。家庭用TRの場合、プリエンフアシス
の時定数C2R3は0.6〜1.0μS程度であり、遅
延回路3のτも0.6〜1.0μS必要となる。
一方、家庭用VTRにおいては、良く知られているよう
にカラー画像信号は映像信号とカラー信号とに分離され
てそれぞれ別個に処理されてから記録される。そして、
この映像信号を分離するために用いる記録低域沢波器は
入力映像信号の帯域を約3MHzに制限するとともにテ
ープ上での映像信号とカラー信号の時間関係を一致させ
るために0.6〜1.0μS映像信号を遅延させる機能
を持つ。したがつて、この記録低域沢波器あるいはその
一部を本発明のプリエンフアシス回路に用いている遅延
回路3に利用することが可能である。
にカラー画像信号は映像信号とカラー信号とに分離され
てそれぞれ別個に処理されてから記録される。そして、
この映像信号を分離するために用いる記録低域沢波器は
入力映像信号の帯域を約3MHzに制限するとともにテ
ープ上での映像信号とカラー信号の時間関係を一致させ
るために0.6〜1.0μS映像信号を遅延させる機能
を持つ。したがつて、この記録低域沢波器あるいはその
一部を本発明のプリエンフアシス回路に用いている遅延
回路3に利用することが可能である。
すなわち、記録低域沢波器はプリエンフアシス回路の前
に配置されているので、第3図に示した低域沢波器4の
入力をこの記録低域▲波器の入力端子あるいはその中間
に接続すれば、プリンエート、オーバーシユートを付与
するための遅延手段としても兼用できるので、遅延回路
3を省略することができる。この場合、従来プリエンフ
アシス回路に対するコスト増を極めて小さくすることが
できる。第5図に第3図に対する再生系で用いるデイエ
ンフアシス回路を示す。第5図の入力端子10にはFM
復調器の出力信号が印加され、第5図の出力端子11に
は映像信号が得られる。
に配置されているので、第3図に示した低域沢波器4の
入力をこの記録低域▲波器の入力端子あるいはその中間
に接続すれば、プリンエート、オーバーシユートを付与
するための遅延手段としても兼用できるので、遅延回路
3を省略することができる。この場合、従来プリエンフ
アシス回路に対するコスト増を極めて小さくすることが
できる。第5図に第3図に対する再生系で用いるデイエ
ンフアシス回路を示す。第5図の入力端子10にはFM
復調器の出力信号が印加され、第5図の出力端子11に
は映像信号が得られる。
デイエンフアシス特性を決める遅延回路6の遅延時間、
低域沢波器7の時定数C3R6、デイエンフアシス量R
8/R7は夫々プリエンフアシス回路のτ、C2R3、
R5/R4にほぼ等しく選ぶ必要がある。
低域沢波器7の時定数C3R6、デイエンフアシス量R
8/R7は夫々プリエンフアシス回路のτ、C2R3、
R5/R4にほぼ等しく選ぶ必要がある。
デイエンフアシス回路に用いる遅延回路6も再生映像信
号とカラー信号の時間関係を一致させるためと、FM復
調回路出力における不要信号除去のための低域r波器あ
るいはこれの一部を利用することができる。
号とカラー信号の時間関係を一致させるためと、FM復
調回路出力における不要信号除去のための低域r波器あ
るいはこれの一部を利用することができる。
記録再生装置の記録系に本発明によるプリエンフアシス
回路を用いた場合でも、再生系には必らずしも本発明に
よる第5図に示すような構成のデイエンフアシス回路を
用いる必要はなく、他の構成のデイエンフアシス回路で
も、本発明によるプリエンフアシス回路による効果を発
揮できることは明らかである。
回路を用いた場合でも、再生系には必らずしも本発明に
よる第5図に示すような構成のデイエンフアシス回路を
用いる必要はなく、他の構成のデイエンフアシス回路で
も、本発明によるプリエンフアシス回路による効果を発
揮できることは明らかである。
本発明のプリエンフアシス回路を用いることで、プリン
エートによる輪郭強調が付加されるため、白ピーククリ
ップによる輪郭のぼけを補償するので、プリエンフアシ
スを従来に比べ約6dB大きくすることが可能となり、
したがつて再生画像のS/Nを約6dB向上させること
ができる。
エートによる輪郭強調が付加されるため、白ピーククリ
ップによる輪郭のぼけを補償するので、プリエンフアシ
スを従来に比べ約6dB大きくすることが可能となり、
したがつて再生画像のS/Nを約6dB向上させること
ができる。
本発明のプリエンフアシス回路は従来に比べ複雑である
が、これに用いる遅延回路と元々VTR内に存在する低
域沢波器あるいはこれの一部とを兼用にすることが可能
なので、本発明を用いるために生ずるコストアツプは極
めて小さい。
が、これに用いる遅延回路と元々VTR内に存在する低
域沢波器あるいはこれの一部とを兼用にすることが可能
なので、本発明を用いるために生ずるコストアツプは極
めて小さい。
第1図は従来のプリエンファシス回路と白ピーククリッ
プ回路を示す図、第2図は第1図の各部の波形を示す図
、第3図は本発明のプリエンフアシス回路の一実施例を
示す図、第4図は第3図の各部の波形を示す図、第5図
は本発明のデイエンフアシス回路の一実施例を示す図で
ある。 3・・・・・・遅延回路、4・・・・・・低域沢波器、
7・・・・・・減算回路。
プ回路を示す図、第2図は第1図の各部の波形を示す図
、第3図は本発明のプリエンフアシス回路の一実施例を
示す図、第4図は第3図の各部の波形を示す図、第5図
は本発明のデイエンフアシス回路の一実施例を示す図で
ある。 3・・・・・・遅延回路、4・・・・・・低域沢波器、
7・・・・・・減算回路。
Claims (1)
- 1 記録媒体上での映像信号とカラー信号の時間関係を
一致させるための記録低域濾波器を通つた映像信号をプ
エンフアシスする回路と、プリエンフアシスされた映像
信号の振幅を制限するクリップ回路と、クリップ回路の
出力信号を角度変調信号に変換し、この角度変調信号を
別に処理されたカラー信号と同一の記録媒体に記録する
装置において、上記プリエンフアシス回路を、映像信号
を遅延させる遅延手段と、映像信号の低域成分を通過さ
せる低域濾波回路と、上記遅延手段の出力信号と上記低
域濾波回路の出力信号との差信号を出力する減算回路と
で構成し、上記プリエンフアシス回路の出力にプリシュ
ートとオーバーシュートの付与された映像信号を得ると
ともに、上記記録低域濾波器の少なくとも一部を上記遅
延手段として利用することを特徴とする記録再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51104839A JPS5946046B2 (ja) | 1976-09-03 | 1976-09-03 | 記録再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51104839A JPS5946046B2 (ja) | 1976-09-03 | 1976-09-03 | 記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5331117A JPS5331117A (en) | 1978-03-24 |
| JPS5946046B2 true JPS5946046B2 (ja) | 1984-11-10 |
Family
ID=14391507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51104839A Expired JPS5946046B2 (ja) | 1976-09-03 | 1976-09-03 | 記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946046B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54159210A (en) * | 1978-06-06 | 1979-12-15 | Matsushita Electric Ind Co Ltd | Emphasis circuit of fm modulator and demodulator |
| JPS5717240A (en) * | 1980-07-04 | 1982-01-28 | Hitachi Ltd | Dynamic deemphasis circuit |
-
1976
- 1976-09-03 JP JP51104839A patent/JPS5946046B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5331117A (en) | 1978-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4618893A (en) | Noise reducing system for video signal | |
| US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
| GB2137846A (en) | Noise reducing system for a video signal | |
| US4860105A (en) | Noise Reducing circuit of a video signal | |
| JPH0241951B2 (ja) | ||
| JPH0121672B2 (ja) | ||
| JPH0810533B2 (ja) | 磁気再生装置 | |
| JPS6321394B2 (ja) | ||
| JP2834135B2 (ja) | 走査可能な記録体を有するビデオ装置 | |
| JP2670918B2 (ja) | エンファシス補正回路 | |
| JPH0430863Y2 (ja) | ||
| JP2831996B2 (ja) | 信号記録装置 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2564987B2 (ja) | 映像信号処理回路 | |
| JP2987897B2 (ja) | 映像信号処理回路 | |
| JPS6224783A (ja) | ビデオレコ−ダにおける再生画像鮮明度を改善する回路装置 | |
| KR900005918Y1 (ko) | 비선형 엠퍼시스 증강회로 | |
| JP2535263B2 (ja) | ディエンファシス回路 | |
| JPS5946047B2 (ja) | 反転現象補正回路 | |
| JPH0326951B2 (ja) | ||
| JPH05325406A (ja) | 情報信号の記録再生装置 | |
| JPH0439148B2 (ja) | ||
| JPH0787452A (ja) | 記録再生方式及び記録再生回路 | |
| JPS60163593A (ja) | ビデオ信号記録再生装置 | |
| JP2000175156A (ja) | 磁気記録再生装置 |