JPH0439148B2 - - Google Patents

Description

【発明の詳細な説明】

産業上の利用分野 本発明は映像信号記録回路に係り、特にデイジ
タル映像信号をプリエンフアシスした後周波数変
調して得た被周波数変調波信号を磁気記録媒体に
記録する映像信号記録回路に関する。 従来の技術及びその問題点 VIRでは映像信号（特に輝度信号）を周波数変
調（FM）して得た被周波数変調波信号を磁気テ
ープに記録し、これを再生するため、被周波数変
調波（FM波）特有のいわゆる三角ノイズが発生
し、高域の変調周波数成分ほどノイズの影響を受
ける。このため、周波数変調器の入力側に映像信
号の高域周波数成分をレベル増強するためのプリ
エンフアシス回路を設け、その高域周波数成分に
対する変調度を大にし、再生系でのFM復調時に
おけるノイズを軽減してＳ／Ｎを改善すると共
に、デイエンフアシス回路により高域周波数成分
を前記レベル増強分だけレベル減衰させて原信号
波形に復元するようにしていることは周知の通り
である。この場合、プリエンフアシス量が大きい
程Ｓ／Ｎを改善することができるが、プリエンフ
アシス量をあまり大にすると、FMの変調度が過
大となり、反転などの現象を生じる。 そこで、実際のVTRでは記録系の上記プリエ
ンフアシス回路のプリエンフアシス量はできるだ
け大にしておき、かつ、プリエンフアシス回路の
出力映像信号に対し、FMの変調度が過大となる
ような大振幅部分を振幅制限するクリツプ回路を
周波数変調器の入力側に設けていることは周知の
通りである。従つて、プリエンフアシス回路によ
り高域周波数成分が増強されるために、映像信号
の立上りや立下りでオーバーシユートやアンダー
シユートを生じた第７図Ａに示す如き波形でプリ
エンフアシス回路より取り出された映像信号は、
同図Ａに破線で示した適正入力レベルを越えるよ
うな大振幅成分を上記したクリツプ回路（又はリ
ミツタ回路）によりクリツプされて同図Ｂに示す
如き波形の映像信号とされた後周波数変調器に供
給される。 しかし、このクリツプされた部分を有する映像
信号を周波数変調した後磁気テープに記録し、こ
れを再生してFM復調した後デイエンフアシス回
路を通した場合は、その再生映像信号波形は第８
図Ａに示す原映像信号波形とは異なつた同図Ｂに
示す如き波形となり、波形の再現性が悪くなつて
しまう。 このため、従来はデイエンフアシス回路の時定
数をプリエンフアシス回路のそれとは異なる値と
していた。しかし、この方法はクリツプされた部
分を有する映像信号の波形の再現性を若干良くす
ることができるが、クリツプされた部分を有しな
い映像信号の波形の再現性は逆に悪くなり、Ｓ／
Ｎの改善度も低下していた。 ところで、このクリツプによる波形の再現性の
悪化は、第９図に示すように、クリツプ量に応じ
てプリエンフアシス回路の時定数を変化させる
と、略完全に防止することが知られている。第１
０図は上記の時定数可変の従来のプリエンフアシ
ス回路の一例の回路系統図を示す。同図中、入力
端子５０に入来した映像信号は差動増幅器５１に
供給され、ここでデイエンフアシス回路５３の出
力信号と差動増幅された後、クリツプ回路５２に
供給され、ここで一定値よりも大なる振幅部分は
振幅制限される。クリツプ回路５２の出力映像信
号はデイエンフアシス回路５３に供給され、ここ
で所定の高域周波数成分が低域周波数成分に比し
相対的にレベル減衰せしめられた後差動増幅器５
１に供給される。 ここで、いま入力端子５０に第１１図に一点鎖
線５６で示す如きステツプ状の映像信号が入来し
たものとすると、デイエンフアシス回路５３の出
力信号波形は同図に二点鎖線５７で示す如くにな
る。これにより、クリツプ回路５２より出力端子
５４及びデイエンフアシス回路５３に夫々出力さ
れる信号波形は第１１図に実線５８で示す如くに
なる。ここで、実線５８で示す出力信号中、Ｔな
る期間はクリツプ回路５２によりクリツプ動作を
行なわれている期間を示す。 この従来回路によれば、差動増幅器５１の負帰
還ループにデイエンフアシス回路５３が挿入接続
されているため、出力端子５４にはデイエンフア
シス回路５３の特性と相補的なプリエンフアシス
特性が付与された映像信号が取り出される。ま
た、クリツプ回路５２によりクリツプが行なわれ
たときには回路の時定数が変化する。 しかるに、第１０図に示す従来回路は、アナロ
グ回路であり、回路素子のバラツキや温度変化な
どにより波形再現性が最良となる時定数を得るこ
とは極めて困難であるという問題点があつた。 そこで、本発明はクリツプ回路によつて失われ
た振幅部分（情報量）に応じてデイジタル映像信
号が供給される可変プリエンフアシス回路の特性
（時定数）を可変することにより、上記の問題点
を解決した映像信号記録回路を提供することを目
的とする。 問題点を解決するための手段 第１図は本発明になる映像信号記録回路の構成
を示すブロツク系統図である。本発明回路は入力
端子１に入来したデイジタル映像信号に対し、第
１のプリエンフアシス回路２により固定のプリエ
ンフアシス特性を付与し、かつ、第２のプリエン
フアシス回路３により可変プリエンフアシス特性
を付与する。ここで、上記デイジタル映像信号は
アナログ映像信号を標本化後量子化して得たデイ
ジタル信号である。第１のクリツプ回路４は後述
する第２のクリツプ回路８と同一の一定値以上の
振幅成分を制限する特性を有している。検出手段
５は第１のクリツプ回路４の入出力信号を夫々減
算して第１のクリツプ回路４によつて失われた振
幅成分を検出する。制御手段６は検出手段５の出
力検出信号のレベルに応じて第２のプリエンフア
シス回路３のプリエンフアシス特性を可変制御す
る。また、スイツチ回路手段７は少なくとも第１
のクリツプ回路４の出力信号により検出した第１
のクリツプ回路４によるクリツプ期間は第２のプ
リエンフアシス回路３の出力信号を選択出力し、
かつ、第１のクリツプ回路４によりクリツプが行
なわれていない期間は第１のプリエンフアシス回
路２の出力信号を選択出力して第２のクリツプ回
路８へ出力する。第２のクリツプ回路８より取り
出された信号は記録用映像信号として出力端子９
より周波数変調器及びDA変換器（いずれも図示
せず）に供給されて周波数変調され、かつ、デイ
ジタル／アナログ変換された後記録媒体に記録さ
れる。 作 用 検出手段５は第１のクリツプ回路４によつて棄
てられた振幅成分（情報量）に応じたレベルの検
出信号を出力するから、制御手段６により第２の
プリエンフアシス回路３は上記棄てられた振幅成
分が大のときは時定数が大となるような可変プリ
エンフアシス特性を入力映像信号に対して付与す
ることができる。そして、スイツチ回路手段７は
第１のクリツプ回路４がクリツプ動作を行なつて
いる期間（入力映像信号のクリツプ期間）は第２
のプリエンフアシス回路３の出力信号を選択出力
するから、スイツチ回路手段７からは第１のクリ
ツプ回路４により棄てられた振幅成分に大略比例
して時定数が可変され、また第１のクリツプ回路
４によりクリツプされない期間は第１のプリエン
フアシス回路２によつて最適なプリエンフアシス
特性が付与された映像信号が取り出される。以
下、本発明について実施例と共に更に詳細に説明
する。 実施例 第２図は本発明回路の一実施例のブロツク系統
図を示す。同図中、第１図と同一構成部分には同
一符号を付し、その説明を省略する。第２図にお
いて、入力端子１１に入来したデイジタル映像信
号の一例としてのデイジタル輝度信号は、プリエ
ンフアシス回路１２に供給される一方、遅延回路
１３を通して可変プリエンフアシス回路１４に供
給される。プリエンフアシス回路１２は前記第１
のプリエンフアシス回路２に相当する、プリエン
フアシス特性固定の回路で、従来のVTR内に設
けられたプリエンフアシス回路と同様のプリエン
フアシス特性を有している。これにより、例えば
第３図Ａに示す如き白100％の輝度信号ａを標本
化及び量子化して得られたデイジタル輝度信号が
入力端子１１に入来した場合、プリエンフアシス
回路１２からは高域周波数成分のレベル増強によ
つて、波形の立上り、立下り部分でオーバーシユ
ート、アンダーシユートが生じた第３図Ｂに示す
如き波形の輝度信号ｂが取り出される。なお、第
２図に示す各回路はすべてデイジタル信号が供給
され、かつ、それをデイジルタ処理するデイジタ
ル回路である。従つて、第２図に示す各部の波形
は第３図Ａ〜Ｋに示す如きアナログ信号波形を標
本化及び量子化したデイジタルデータであるが、
以下の説明では便宜上、アナログ信号波形で説明
するものとする。 この輝度信号ｂは第１のクリツプ回路４を構成
するクリツプ回路（又はリミツタ回路）１５に供
給され、ここで第３図Ｂに破線、で示す範囲
よりも大振幅部分b₁，b₂，b₃及びb₄が夫々クリツ
プにより棄てられて、第３図Ｃに示す如き輝度信
号ｃとして取り出される。減算回路１６は前記検
出手段５を構成しており、クリツプ回路１５の入
力輝度信号ｂから上記出力輝度信号ｃを差し引く
動作を行なつて、第３図Ｄに示す如く上記棄てら
れた大振幅部分b₁，b₂，b₃及びb₄に応じたレベル
及び位相の検出信号ｄを出力する。この検出信号
ｄは積分器１７及びウインド・コンパレータ１８
に夫々供給される。 ウインド・コンパレータ１８は検出信号ｄと基
準レベルとをレベル比較し、検出信号ｄの正極性
パルス部分や負極性パルス部分入来期間中（すな
わち、クリツプ回路１５がクリツプ動作を行なつ
ている期間中）、ローレベルの信号を出力し、そ
れ以外の期間（すなわちクリツプ回路１５がクリ
ツプ動作を行なつていない期間）にはハイレベル
の信号を出力する。従つて、ウインド・コンパレ
ータ１８からは第３図Ｇに示す如きパルス列ｇが
取り出される。このパルス列ｇは遅延回路１９で
一定時間遅延された後積分器１７にクリアパルス
として供給される一方、後述するラツチ２０及び
遅延回路２２に遅延されることなく供給される。 第４図は積分器１７の一実施例のブロツク系統
図を示す。同図中、入力端子２８に入来した前記
検出信号ｄは加算器２９を通してスイツチ回路３
０の端子３０ａに供給される。このスイツチ回路
３０は端子３０ｂにゼロレベルの信号（実際には
デイジタルデータ）が印加され、かつ、前記遅延
回路１９により遅延されたパルス列ｇが端子３１
を介してクリアパルス（スイツチングパルス）と
して印加され、遅延されたパルス列ｇのハイレベ
ルの期間端子３０ｂの入力信号を選択出力してク
リア動作を行ない、遅延されたパルス列ｇのロー
レベル期間は端子３０ａの入力信号をそのまま１
サンプル遅延器３２へ選択出力する。１サンプル
遅延器３２で１サンプル遅延された信号は加算器
２９に供給され、ここで入力検出信号ｄと加算さ
れた後、出力端子３３へ出力されると共にスイツ
チ回路３０の端子３０ａに再び供給される。これ
により、積分器１７の出力端子３３には第３図Ｅ
に示す如く、入力検出信号ｄが積分された積分信
号ｅが取り出される。この積分信号ｅは第２図に
示すラツチ２０に供給され、ここで前記パルス列
ｇの立上りによつてラツチされる。積分器１７は
パルス列ｇの立上りによつて内容がクリアされる
が、その立上り時刻は遅延回路１９によつてラツ
チ２０に供給されるパルス列ｇの立上り時刻より
も若干遅延されているから、ラツチ２０には積分
信号ｅの極大値がラツチされる。 これにより、ラツチ２０からは第３図Ｆに示す
如き信号ｆが取り出され、次段のリード・オン
リ・メモリ（ROM）２１にアドレス信号とて供
給される。ROM２１には予め可変プリエンフア
シス回路１４のプリエンフアシス特性を上記信号
ｆのレベルに応じて可変するためのプリエンフア
シス特性可変用の第１のデータと、単安定マルチ
バイブレータ２３の出力時間幅を決定する第２の
データとが夫々格納されている。従つて、上記ア
ドレス信号ｆによつてROM２１の指定されたア
ドレスから読み出された上記第１のデータがプリ
エンフアシス回路１４に供給され、かつ、上記第
２のデータが単安定マルチバイブレータ２３に供
給され、その時定数を可変制御する。 第５図は可変プリエンフアシス回路１４の一実
施例のブロツク系統図を示す。第５図に示すよう
に、可変プリエンフアシス回路１４はデイジタル
フイルタであり、乗算器３８，３９及び４０の各
乗算係数（乗数）が、ROM２１より制御端子４
３₁，４３₂，及び４３₃に供給される前記第１の
データに応じて可変されることにより、プリエン
フアシス特性を可変せしめられる。入力端子３５
には、第２図の遅延回路１３によりプリエンフア
シス回路１２よりROM２１に到る信号伝送路の
遅延時間分だけ遅延されて時間合わせをされた入
力デイジタル輝度信号（そのDA変換波形を第３
図Ａにａで示した）が入来し、更にこれより加算
器３６を通して１サンプル遅延器３７及び乗算器
３８に夫々供給される。遅延器３７より取り出さ
れたデイジタルデータは乗算器３９及び４０に
夫々供給され、制御端子４３₂及び４３₃の入力第
１のデータに応じて定められた所定の乗数と乗算
される。乗算器３９の出力信号は加算器３６に供
給されて入力デイジタルデータと加算される。 また、乗算器３８により加算器３６の出力信号
が制御端子４３₁の入力第１のデータに応じて予
め定められた所定の乗数と乗算された後加算器４
１に供給され、ここで、乗算器４０の出力信号と
加算混合された後出力端子４２へ出力される。 なお、積分器１７の出力値と可変プリエンフア
シス回路１４の時定数との一具体例をまとめる
と、次表に示す如く、積分器１７の出力信号ｅの
値が大になるほど、可変プリエンフアシス回路１
４の時定数が大となる。

【表】 ただし、上記表１中、積分器１７の出力の値
は、輝度信号ａのシンクチツプレベルを０とし、
ホワイトピークレベルを100としたときの値を示
す。 また、クリツプ回路１５のクリツプレベルと可
変プリエンフアシス回路１４の時定数と、この時
定数を得る場合の乗算器３８，３９及び４０の各
乗数との関係の一例についてまとめると次表に示
す如くになる。

【表】 ただし、表２中、クリツプレベル（単位％）は
入力信号ｂに対する相対値であり、例えば第６図
に一点鎖線Ｖで示すクリツプレベルは、同図に
m₁で示すクリツプ回路１５の入力信号波形に対
しては160％となり、m₂で示す入力信号波形にと
つては180％となる。 このようにして、可変プリエンフアシス回路１
４の出力端子４２から取り出された被プリエンフ
アシス信号をDA変換した場合の信号波形は第３
図Ｈに示す如く、クリツプ回路１５でクリツプさ
れて棄てられる振幅部分が大なるほど時定数が大
なるプリエンフアシス特性（すなわち、レベル増
強される高域周波数成分の下限周波数がより低周
波数となる。）が付与され、クリツプされない振
幅部分では最適な小なる時定数のプリエンフアシ
ス特性が付与された輝度信号ｈとなる。この輝度
信号ｈはスイツチ回路２４の端子２４ｂに供給さ
れる。 一方、プリエンフアシス回路１２の出力輝度信
号ｂは遅延回路２５により可変プリエンフアシス
回路１４の出力輝度信号ｈとの時間合わせをされ
た後スイツチ回路２４の端子２４ａに供給され
る。また、単安定マルチバイブレータ２３は、積
分器１７、ラツチ２０及びROM２１よりなる信
号伝送路による時間遅れ分の遅延時間をもつ遅延
回路２２を通して取り出された前記パルス列ｇが
供給され、その立下りによつてトリガーされ、こ
のトリガー時点よりROM２１から読み出された
前記第２のデータに応じた時間幅（すなわち、ク
リツプ回路１５によつてクリツプされる振幅部分
の量に略比例した時間幅）だけハイレベルとな
る、第３図に示す如きパルスｉを発生出力す
る。 前記スイツチ回路２４はこのパルスｉをスイツ
チングパルスとして供給され、パルスｉのハイレ
ベルの期間（すなわち、クリツプ回路１５により
少なくともクリツプが行なわれている期間）は端
子２４ｂの入力信号を選択出力し、ローレベルの
期間は端子２４ａの入力信号を選択出力するよう
にスイツチング制御される。これにより、スイツ
チ回路２４からは第３図Ｊに示す如き被プリエン
フアシス輝度信号ｊが取り出される。この信号ｊ
はクリツプ回路１５と同一特性のクリツプ回路
（又はリミツタ回路）２６に供給され、ここで第
３図Ｊ中、破線、（第３図Ｂの、に等し
い）で示すクリツプピングレベルを越えるような
大振幅部分j₁，j₂，j₃及びj₄がクリツプによつて棄
てられて第３図Ｋに実線で示す如き信号ｋに変換
された後、出力端子２７を介して周波数変調器
（図示せず）に記録用輝度信号として供給される。
この周波数変調器により周波数変調されたデイジ
タル輝度信号はDA変換器（図示せず）によりア
ナログ輝度信号に変換された後、ヘツドにより磁
気テープ（図示せず）上に記録される。 ここで、第３図Ｋ中、破線で示す波形は従来回
路によつて得られる第３図Ｃと同じ波形である
が、本実施例によれば、第３図Ｋに示す如く、ク
リツプされて失われる振幅部分が大なるほどプリ
エンフアシス回路１４の時定数が大とされるた
め、クリツプ期間が従来よりも長くなり、再生系
でデイエンフアシス回路を通した場合に、波形の
再現性を改善できる。なお、周波数変調器の入力
段にDA変換器を設けてアナログ映像信号に対し
て周波数変調を行なうようにしてもよい。また、
磁気テープの記録信号形態をアナログ信号とする
のは、現行のVTRでも既記録信号を再生できる
ようにするためである。 発明の効果 上述の如く、本発明によれば、クリツプ回路に
よつて振幅制限された場合は、その振幅部分の量
に応じて時定数を可変されたプリエンフアシス特
性が付与された映像信号を取り出し、振幅制限さ
れていない期間の映像信号に対しては最適な固定
のプリエンフアシス特性を付与された映像信号を
切換出力するようにしたから、クリツプにより棄
てられる情報量を小にでき、再生系のデイエンフ
アシス回路を通した場合、クリツプされた映像信
号の波形の再現性を改善でき、かつ、クリツプさ
れない映像信号については波形を略完全に復元で
き、しかも所要のＳ／Ｎ改善量を得ることがで
き、またデイジタル回路で構成できるから、回路
素子のバラツキや温度変化などによる悪影響は従
来のアナログ回路に比し大幅に低減できると共
に、集積回路化に適している等の特長を有してい
るものである。

【図面の簡単な説明】

第１図は本発明回路の構成を示すブロツク系統
図、第２図は本発明回路の一実施例を示すブロツ
ク系統図、第３図は第２図図示ブロツク系統の動
作説明用信号波形図、第４図は第２図図示ブロツ
ク系統中の積分器の一実施例を示すブロツク系統
図、第５図は第２図図示ブロツク系統中の可変プ
リエンフアシス回路の一実施例を示すブロツク系
統図、第６図は本発明回路のクリツプレベルにつ
いて説明する信号波形図、第７図は従来のプリエ
ンフアシス回路の入力映像信号波形と出力映像信
号波形の一例を示す図、第８図は原映像信号波形
とクリツプされた映像信号をデイエンフアシス回
路を通した場合の信号波形の一例を示す図、第９
図はプリエンフアシス回路の時定数を可変させた
場合のプリエンフアシス回路の出力映像信号波形
を示す図、第１０図は時定数可変の従来のプリエ
ンフアシス回路の一例を示すブロツク系統図、第
１１図は第１０図図示ブロツク系統の動作説明用
信号波形図である。 １，５０……映像信号入力端子、２……第１の
プリエンフアシス回路、３……第２のプリエンフ
アシス回路、４……第１のクリツプ回路、５……
検出手段、６……制御手段、７……スイツチ回路
手段、８……第２のクリツプ回路、９，５４……
映像信号出力端子、１１……輝度信号入力端子、
１２……プリエンフアシス回路、１４……可変プ
リエンフアシス回路、１５，２６，５２……クリ
ツプ回路、１６……減算回路、１７……積分器、
１８……ウインド・コンパレータ、２０……ラツ
チ、２１……リード・オンリ・メモリ（ROM）、
２３……単安定マルチバイブレータ、２４，３０
……スイツチ回路、２７……輝度信号出力端子、
３２，３７……１サンプル遅延器、３８，３９，
４０……乗算器、５３……デイエンフアシス回
路。

Claims (1)

【特許請求の範囲】
1. １ アナログ映像信号をデイジタル映像信号に変
   換した後所定の記録信号処理を行ない、その後に
   周波数変調され、かつ、DA変換されたアナログ
   被周波数変調映像信号を記録媒体に記録する記録
   系の上記記録信号処理を行なう映像信号記録回路
   において、上記入力デイジタル映像信号に対して
   固定のプリエンフアシス特性を付与する第１のプ
   リエンフアシス回路と、該入力デイジタル映像信
   号に対して可変プリエンフアシス特性を付与する
   第２のプリエンフアシス回路と、該第１のプリエ
   ンフアシス回路の出力信号の一定値以上の振幅成
   分を制限する第１のクリツプ回路と、該第１のク
   リツプ回路の入出力信号を夫々減算して該第１の
   クリツプ回路によつて失われた振幅成分を検出す
   る検出手段と、該検出手段の出力検出信号のレベ
   ルに応じて該第２のプリエンフアシス回路のプリ
   エンフアシス特性を可変制御する制御手段と、少
   なくとも該第１のクリツプ回路の出力信号により
   検出した該第１のクリツプ回路によるクリツプ期
   間は該第２のプリエンフアシス回路の出力信号を
   選択出力し、かつ、該第１のクリツプ回路により
   クリツプが行なわれていない期間は該第１のプリ
   エンフアシス回路の出力信号を選択出力するスイ
   ツチ回路手段と、該スイツチ回路手段の出力信号
   が供給され上記一定値以上の振幅成分を制限して
   得た信号を記録用映像信号として周波数変調器へ
   出力する第２のクリツプ回路とよりなることを特
   徴とする映像信号記録回路。