JPS5946425B2 - 変調ド−ピングを用いた高移動度多層ヘテロ接合装置 - Google Patents

変調ド−ピングを用いた高移動度多層ヘテロ接合装置

Info

Publication number
JPS5946425B2
JPS5946425B2 JP54500713A JP50071379A JPS5946425B2 JP S5946425 B2 JPS5946425 B2 JP S5946425B2 JP 54500713 A JP54500713 A JP 54500713A JP 50071379 A JP50071379 A JP 50071379A JP S5946425 B2 JPS5946425 B2 JP S5946425B2
Authority
JP
Japan
Prior art keywords
layer
narrow
layers
bandgap
wide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54500713A
Other languages
English (en)
Other versions
JPS55500196A (ja
Inventor
デイングル・レイモンド
ゴザ−ド・ア−サ−・チヤ−ルズ
スト−マ−・ホ−スト・ラドウイグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of JPS55500196A publication Critical patent/JPS55500196A/ja
Publication of JPS5946425B2 publication Critical patent/JPS5946425B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3218—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3222—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3418—Phosphides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3422—Antimonides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は多層構造半導体デバイスに係る。
従来技術 以下の米国特許は多層半導体デバイスの分野の従来技術
を代表するものである。
すなわち、Ｅｓａｋｉらの第３６２６２５７号は多層構
造が負性抵抗を示すように、禁止帯幅またはドーピング
を変調することにより作られた各種の超格子を示す。Ｈ
ｅｙｗａｍｇらの第３７３７７３７号は半導体接合レー
ザの閾値を下げるため、変調したドーピングを有する多
層構造の使用を示している。Ｄｏｈｌｅｒの第３８８２
５３３号は先に述べた形の変調されたドーピングは、発
光デバイス中に使用すると有する手段を含むことを特徴
とする装置。９請求の範囲第８項に記載された装置にお
いて、該冷却手段は該装置の移動度を少くとも１６００
０ｃｄｖ−１ｓｅｃ−１程度に増加させるため、該装置
を約５００Ｋ以下に冷却するための寒剤装置を含むこと
を特徴とする装置。
１０請求の範囲第１項、２項、３項、４項、５項、６項
、７項、８項又は９項に記載された装置において、広禁
止帯層と狭禁止帯層の禁止帯の差は、キヤリアを狭禁止
帯層に本質的に閉じ込めるのに十分であることを特徴と
する装置。
１１請求の範囲第１項、２項、３項、４項、５項、６項
、７項、８項又は９項に記載された装置において、第１
及び第２の複数の層は電界効果トランジスタのソース１
０４及びドレイン１０６間に延び、ゲート電極１１４は
第１及び第２の複数の層に密接していることを特徴とす
る装置。
１２（ａ）狭禁止帯半導体材料を第１の離間した複数の
狭禁止帯半導体層に形成する工程（ｂ）該第１の複数の
層にはさまれ隣接した広禁止帯半導体の第２の複数の層
を形成する工程（ｃ）該広禁止帯層を、（１）該狭禁止
帯層と本質的に格子整合がとれ、（ｉｌ）キャリアを閉
じ込めるのに十分な大きさの伝導帯又は価電子帯段差を
該狭禁止帯層との界面に形成し、（１１１）その不純物
濃度−厚さ積が該狭禁止帯層の不純物濃度一厚さ積より
も大きくなるようにドーブされた材料で形成する工程か
ら成る狭禁止帯半導体材料の移動度増加法。
１３請求の範囲第１２項に記載された方法において該形
成工程は該層を超高真空容器中で分子ビームエピタキシ
一により成長することを含み、該第１及び第２の複数の
層は半導体基板上に交互に成長されることを特徴とする
方法。
１４請求の範囲第１３項に記載された方法において、該
容器は、該広禁止帯層をｎ形にドープするためのドナビ
ームを発生するのに用いられ、該容器中の背景的な汚染
から不純物が該狭禁止帯層中に基本的に導入されるよう
、該狭禁止帯層の成長中はシヤツタで閉じられるドーパ
ント源を入れたオーブンを含むことを特徴とする方法。
１５請求の範囲第１４項に記載された方法において、該
形成工程（ａ）は約１０１４又はそれ以下の不純物濃度
を有するＧａＡｓの該第１の複数の層を成長するのに効
果的で、該形成工程（ｂ）及び（ｃ）は少くとも１０１
６／ＣＴｉＬのドナ濃度を有する０．０２〈Ｘｆ）ｎ形
ＡｌｘＧａ，−ＸＡｓの第２の複数の層を形成するのに
効果的であることを特徴とする方法。
１６請求の範囲第１２項に記載された方法において、該
形成工程（ｂ）及び（ｃ）は該広禁止帯層の各々の中央
部分にのみドナをドープし、それにより該狭禁止帯層に
隣接した該広禁止帯層中に、薄いドープされていないバ
ツフア領域を残すのに有効であることを特徴とする方法
。
１７第１の狭禁止帯半導体層１２及び該第１の層に対し
て連続的な第２の広禁止帯半導体層１４から成り、該広
禁止帯層及び狭禁止帯層は該両層間の界面にヘテロ接合
を形成するように、本質的に相互に格子整合がとれてお
り、該両層はキヤリアを該狭禁止帯層に閉じ込めるのに
十分な大きさの伝導帯段差又は価電子帯段差を有する半
導体装置において、該広禁止帯層の不純物濃度と厚さの
積が該狭禁止帯層の不純物濃度と厚さの積より大きいこ
とを特徴とする半導体装置。
１８請求の範囲第１７項に記載された装置において、該
ヘテロ接合附近に、薄いドープされていないバッフア領
域が残るように、該広禁止帯層は中央部分のみドープさ
れることを特徴とする装置。
技術分野本発明は多層構造半導体デバイスに係る。
従来技術 以下の米国特許は多層半導体デバイスの分野の従来技術
を代表するものである。
すなわち、Ｅｓａｋｉらの第３６２６２５７号は多層構
造が負性抵抗を示すように、禁止帯幅またはドーピング
を変調することにより作られた各種の超格子を示す。Ｈ
ｅｙｗａｎｇらの第３７３７７３７号は半導体接合レー
ザの閾値を下げるため、変調したドーピングを有する多
層構造の使用を示している。ＤＯｈｌｅｒの第３８８２
５３３号は先に述べた形の変調されたドーピングは、発
光デバイス中に使用すると有用であることを示している
が、ＤＯｈｌｅｒは高濃度の不純物散乱中心を有する領
域中にキヤリアを置いている。Ｅｓａｋｉの特許は次の
ものから成る半導体デバイスを明らかにしている。すな
わち、第１の複数の狭禁止帯半導体層、該第１の複数の
層にはさまれ隣接した第２の複数の広禁止帯半導体層か
ら成り、該広禁止帯及び狭禁止帯層は本質的に相互に格
子整合がとれ、該層の間の界面にヘテロ接合を形成する
ようになつている。該層はキヤリアを該狭禁止帯層に閉
じ込めるのに十分な伝導帯又は禁止帯段差を有する。本
発明の背景 理想的な真性半導体の移動度は、格子散乱で決る。
すなわち、格子波（フオノン）と電子波（電子）との間
の衝突で決る。実際の真性試料中には、フオノンが効か
ない低温において散乱を支配するある程度の不純物が常
に存在し、高温においては、格子散乱特に光学フオノン
による格子散乱が支配的である。極低温（たとえば、Ｔ
＝４ないし７７０Ｋ）では、イオン化した不純物散乱が
移動度を支配し、事実ある不純物濃度に対し、均一にド
ープされた試料ではＴ３／２則に従う。加えて、ある温
度において電子一電子散乱の結果、不純物濃度が増すと
ともに移動度が減少すること、および各ドーピングレベ
ルに対し理論的な最大移動度が存在することを理論が予
測し、実験的にも証明される。最後に、一般に電子の移
動度（したがつてｎ形半導体の移動度）が正孔の移動度
（したがつてｐ形半導体の移動度）より大きいことが知
られている。したがつて、高ドープｎ形半導体は典型的
な場合、低温（たとえば４ｎＫ）では試料にドープする
のに用いられたドナからのイオン化した不純物散乱によ
り、また高温（たとえば３０００Ｋ）では電子一電子散
乱及び電子−フオノン散乱により低移動度となる。
したがつて、最も高い移動度をもつ半導体は電子一電子
散乱及びイオン化した不純物散乱を減らすように、低ド
ープになる傾向がある。しかし、低ドーピングレベルに
すると室温ではキヤリアの欠乏により、また低温ではキ
ヤリアの凍結により、同様に低い導電率になる。一例と
して、化合物半導体ＧａＡｓを考える。Ｎ形試料は典型
的な場合、１０１５ないし１０１８／Ｃｆｉｔのドーピ
ングレベルに対し、約６．８００ないし２８００ｃｒ７
ｉｖ−１ｓｅｃ−１の室温移動度を示す。しかし、移動
度は温度に大きく依存する。１０１７／〜にドープした
ＧａＡｓ試料は、室温では数千の移動度をもつが、液体
ヘリウム温度では移動度は１００以下になることがある
。
ＧａＡｓ中の最も高い移動度（たとえば１０１５ｃｄｖ
−１ｓｅｃ−１）きわめて低ドープの試料（たとえば１
０１３／（７１１）を用いることにより、独立に気相エ
ピタキシにより達成された。しかし、先に述べたように
、そのような低ドーピングレベルのＧａＡｓは低い導電
率となる。本発明の要約 半導体の移動度、特にＧａＡｓの移動度は、第１の複数
の比較的狭い禁止帯の半導体層を形成し、これらの層に
はさまれ第１の複数の層と隣接した第２の複数の広禁止
帯半導体層で、これらの層を分離することにより、かな
り大きくすることができることを見出した。
層はそれぞれ狭禁止帯層に電子又は正孔を閉じ込めるの
に十分な大きさの伝導帯又は価電子帯段差を示す。加え
て、隣接した狭禁止帯層及び広禁止帯層は本質的に格子
整合がとれており、それらの界面に形成されるヘテロ接
合には、本質的に欠陥がない。本質的な点は広禁止帯層
はその中の不純物濃度一厚さの積が狭禁止帯層中の同じ
積より大きくなるようにドープされることである。好ま
しくは、狭禁止帯層はドーブしないか自然ドープにし、
広禁止帯層は先の積の規則を満すようなレベルに、ｎ形
にドープされる。たとえば、分子ビームエピタキシ（Ｍ
ＢＥ）により成長され、故意にドープしないＧａＡｓ層
は、自然な汚染により、約１０１４／ＣＴｉｔのキヤリ
ア濃度を示す。これらのＧａＡｓ層は層を作製するのに
用いた超高真空系の履歴及び分子ビームの組成に依存し
て、ｎ形、ｐ形又は補償されたものとなる。ＧａＡｓ狭
禁止帯層の場合は、第２の複数の広禁止帯層は約１０１
６ないし１０１８／ｄにｎ形にドープしたＡｌＧａＡｓ
から成ることが好ましい。第１及び第２の層にどの半導
体を用いるかにかかわらず、多層構造の効果は隣接した
広禁止帯層からキヤリアが流れ込むポテンシヤル井戸を
作ることにある。すなわち、多層構造を作製したことに
より、狭禁止帯層中にキャリアが蓄積し、広禁止帯層に
はギヤリアが欠乏する。狭禁止帯層はドープされていな
いか、故意にドープされていないから、その中のイオン
化した不純物の数は、広禁止帯層がその中の不純物濃度
一厚さ積が狭禁止帯層中のそれより大きくなるようにド
ープされている限り、その中に蓄積するキヤリアの数に
比べ、きわめて小さい。その結果、隣接した広禁止帯層
との界面に形成されたヘテロ接合により、狭禁止帯層に
閉じ込められるキヤリアは、イオン化した不純物からは
比較的小さい散乱を経験し、多層構造全体としては、狭
禁止帯材料のバルク試料で得られるよりは、一般に高い
移動度を示す。しかし、ヘテロ接合の障壁はエネルギー
的に無限に高くはないので、キヤリアがイオン化した不
純物の存在する広禁止帯材料中へ、数オングストローム
浸入する一定の量子力学的確率は存在する。したがつて
、さらにイオン化不純物散乱を減らし、かつそのような
キヤリアの浸入が起る場合の移動を増すために、以下の
ごとくするのが本発明のもう一つの実施例である。すな
わち、広禁止帯層のドーピングを、へゼロ接合に隣接し
て本質的に不純物がない薄い（たとえば１０−６０オン
グストローム）バツフア領域を残すように、ヘテロ接合
近くで止めるようにすることである。このことはまた、
広禁止帯層中の不純物が狭禁止帯層中に拡散し、そこで
散乱を増す可能性をも減らす。たとえば、本発明の一実
施例に従うＭＢＥ成長多層構造は、ｎ−ＡｌＧａＡｓ広
禁止帯層と故意にドープしていないＧａＡｓ狭禁止帯層
から成る。
様様の構造において、ＡｌＧａＡｓは約１０１６ないし
１０１８／ｄにドープされ、一方ＧａＡｓ層は故意にド
ープされておらず約１０１４／ｄであつた。ＡｌＧａＡ
ｓ層中のドーピングはヘテロ接合から約１０ないし６０
オングストロームで止められた。構造全体としては、室
温の移動度約６０００ないし４０００ｃｒ！Ｌｖ−１ｓ
ｅｃ−１を示した。この値はＢｒＯＯｌｃｓ−Ｈｅｒｒ
ｉｎｇ理論として知られる理論で、理論的に予測される
最大値より全体に大きい。同様に、ＡｌＧａＡｓ層を約
１０１７／Ｃｒｉｔにドープした同じ構造は、液体ヘリ
ウム温度で１６０００また室温で６０００の移動度を示
した。それに対し、同じ寸法をもち全体に均一なドーピ
ングをした多層構造は、液体へリウム温度で約１００、
室温で２５００の移動度を示した。従つて、本発明に従
い多層構造のドーピングと禁止帯幅を変調することによ
り、バルクの狭禁止帯材料中で得られる移動度に比べ、
広い温度範囲、特に４中Ｋ付近から３００にＫでかなり
移動度を増すことが明らかである。
そのような構造（ま後に述べるように、電界効果トラン
ジスタ（ＦＥＴ）のチヤネルを形成するのに応用するこ
とができる。
【図面の簡単な説明】
本発明はその様々な視点及び利点とともに、図面に関連
したより詳細な以下の記述から、容易に理解できる。 図面において、第１図は広禁止帯及び狭禁止帯半導体層
を交互に作成した多層構造を示す図、第２図は広禁止帯
層から電子が欠乏する前の第１図のエネルギーバンド構
造を示す図、第３図は電子が広禁止帯層から欠乏し、狭
禁止帯層中に蓄積した後のバンドの曲りを示す第１図の
構造のエネルギーバンド構造図、第４図はＢｒＯＯｋｓ
一Ｈｅｒｒｉｎｇ理論で予測される最大値（破線）と比
較して、均一及び変調したドーピングを有する多層構造
及びＭＢＥで成長したバルクｎ−ＧａＡｓの室温移動度
対電子濃度の関係を示した図、第５図は全体に均一なド
ーピングを有する多層構造（曲線１）と本発明に従いド
ーピングを変調した同じ構造（曲線）を比較した移動度
対温度の関係を示す図、第６図は本発明の別の実施例に
従い、ドーピングと禁止帯幅を変調させた多層構造をと
り人れたＭＥＳＦＥＴの概念的な断面図である。詳細な
説明第１図を参照すると、本発明の一実施例に従い、多
層半導体構造１０は第１の複数の比較的狭禁止帯の半導
体層１２と第１の複数の層にはさまれ隣接した第２の複
数の広禁止帯半導体層１４から成る。 隣接した狭禁止帯層及び広禁止帯層間のへゼロ接合１６
における界面準位を減らすため、層１２及び１４は本質
的に格子整合のとれた材料で作ることが好ましい。広禁
止帯層がｎ形の場合、層の材料は狭禁止帯層に電子を閉
じ込めるのに十分な大きさ（たとえば、少くとも数ＫＴ
）の段差ΔＥｃが伝導帯に生ずるように選択すべきであ
る。逆に、それらがｐ形の場合は、正孔を閉じ込めるた
めに、価電子帯に同様の段差ΔＥｖが必要である。しか
し、電子の移動度は一度に正孔の移動度より大きいため
、ｎ形広禁止帯層が好ましい。本発明に従うと、狭禁止
帯層中におけるイオン化不純物によるキャリア散乱を減
らすため、広禁止帯層１４の不純物と厚さの積が狭禁止
帯層１２の不純物と厚さの積より大きくなるようにする
のが本質的な点である。狭禁止帯層と広禁止帯層の厚さ
が等しい場合、この条件は広禁止帯層の不純物濃度が狭
禁止帯層のそれより大きいということになる。広禁止帯
層の不純物濃度一厚さ積が狭禁止帯層のそれをどれだけ
超えるかは、移動度をどれだけ大きくするかという程度
と、ヘテロ接合における界面のトラツプの数に依存する
。 所望の移動度が高ければ高いほど、またそのようなトラ
ツブの数が大きければ大きいほど（これは格子整合の程
度に依存する）、広禁止帯層と狭禁止帯層の不純物濃度
一厚さ積の差はより大きくすべきである。したがつて、
ある種の用途には２：１の積の比が適当であり、一方別
の場合には１０４：１の比が望ましい。我々の実験によ
り、１０２：１ないし１０４：１の比で、移動度が増す
ことを確認した。構造１０は周期的である必要がないこ
とに注意すべきである。すなわち、隣接した層の各対は
上の条件を満たすべきであるが、各対は構造中の他の層
の対と、厚さ、ドーピングレベル又は禁止帯幅が同一で
ある必要はない。第２図に示されたエネルギー帯図は、
電子が狭禁止帯層中に移動する前の、ｎ形広禁止帯層１
４の場合の第１図の構造に対応する。 これまでのところでは、第２図は現実的でない。その理
由は、二つの層を作製工程中相互に接触させるやいなや
、構造全体のフエルミレベルＥｆ（第３図）が連続する
という条件を満すため、電子は本質的に瞬時に広禁止帯
層から隣接した狭禁止帯層中に移動するからである。そ
れにもかかわらず、構造１０中で行われる物理的機構の
理解を容易にするため、第２図が含まれている。したが
つて、上のクレネル形の線１８は伝導帯を、また下方の
クレネル形の線２０は価電子帯を示す。しかし、電子を
閉じ込めるためには、伝導帯段差ΔＥｃのみが必要であ
る。黒い点は伝導帯中のドナ２２及び価電子帯中のアク
セブタ２４を表し、伝導帯中の水平の破線は電子２６を
、一方価電子帯中の十字は正孔２８を表す。説明の目的
でのみ、狭禁止帯層１２及び広禁止帯層１４の厚さは等
しく示されている。 もし、狭禁止帯層１２の厚さが数百オングストローム程
度又はそれ以下であると、その中のエネルギーレベルは
伝導帯レベルＥｌ，Ｅ２及びＥ３価電子帯レベルＥｌ，
Ｅク及びＥ′３で表わされるように、量子化される。こ
れらの層中の変調されたドーピングは、広禁止帯層１４
中のドナシンボル２２の数（５個）が狭禁止帯層１２中
のドナシンボル（なし）又はアクセプタシンボル２８の
数（１個）より多いことにより、概念的に示されている
。 したがつて、このエネルギー帯構造図は狭禁止帯層がわ
ずかにｐ形、すなわちたとえば分子ビームエピタキシ一
（ＭＢＥ）により故意にドープせずにＧａＡｓを成長さ
せる場合に、しばしば起る状態であることを示している
。しかし、狭禁止帯層は成長装置又は分子ビーム組成の
それまでの履歴に依存して、ｎ形、ｐ形又は補償形にな
る。いずれの場合も重要なことは、広禁止帯層中の不純
物濃度が狭禁止帯層中のそれより高いということである
。定義をするため、故意にドープしないという言葉は、
作製中狭禁止帯層中にドナ又はアクセプタの一定のドー
ピングレベルが確実に存在するように、制御されないド
ーピング源を用いるということを意味するのに用いる。 したがつて、この限りではこれらの層は実際にはドープ
され、それは背景的な汚染の結果である。加えて、狭禁
止帯層及び広禁止帯層という言葉は、層１２及び１４の
禁止帯を相互に比較したもの（すなわち、禁止帯の差が
必要な伝導帯又は価電子帯の段差Δｃ又はΔｖを生ずる
）で、狭い又は広いというのは絶対的な意味ではない。
先に述べたように、電子及び正孔は第２図に示された位
置を占めない。 その理由は、狭禁止帯層と広禁止帯層を成長工程中相互
に接触させるやいなや、電子２２は広禁止帯層１４から
欠乏し、狭禁止帯層１２により形成されるポテンシヤル
井戸中に蓄積するからである。第２図中で矢印３０によ
り示された伝導帯中の電子の流れは、第３図中に示され
たバンドの曲りを生じる。すなわち、広禁止帯層１４か
ら電子が欠乏することにより、これらの層の伝導帯３２
及び価電子帯３４が下方に曲る。それに対し、狭禁止帯
層１２中に電子が蓄積すると、伝導帯３６及び価電子帯
３８に対応した上方への曲りが生じる。狭禁止帯層１２
中に電子が蓄積することにより、フエルミレベルＥｆよ
り下のエネルギー準位（たとえば４０の準位）が満され
る。したがつて、構造１０の変調された伝導帯は、本質
的に広禁止帯層からの電子の欠乏と狭禁止帯中へのそれ
ら電子の蓄積を起す。 一方、構造１０の変調されたドーピングは、狭禁止帯層
中に蓄積した電子が著しく減少したイオン化した不純物
散乱を示すことを確実にする。その結果、構造１０は全
体として著しく増大した移動度を示す。しかし、先に述
べたように、ヘテロ接合障壁は（エネルギー的に）無限
に高くはなく、電子は広禁止帯層中に数オングストロー
ム浸透する一定の量子力学的確率が存在する。したがつ
て、そのような電子はヘテロ接合近くで、ドナによるイ
オン化した不純物散乱を経験することがある。そのよう
な散乱の可能性を減らし、さらに移動度を大きくするた
め、以下のようにすることが本発明のもう一つの視点で
ある。すなわち、各広禁止帯層１４において、ドーピン
グはヘテロ接合の近くで止め、本質的にイオン化した不
純物のない薄いバツフア領域１４．１を残すようにする
。したがつて、各広禁止帯層の中央部分１４．２のみが
ドープされる。この特徴により、広禁止帯層１２中の不
純物が狭禁止帯層１２中に拡散し、そこで散乱を増す可
能性も減少する。したがつて、広禁止帯層１４にはまた
拡散の遅い不純物（たとえばＡｌＧａＡｓの場合のＳｉ
）をドープし、ＭＢＥで層を成長させるのが好ましい。
その理由は、それはドーピングを急激に変えることがで
き、低成長温度を用いることができるからである。例 ｎ−ＡｌｘＧａｌ−ＸＡｓ（ｘ＝０．２ないし０，３５
）広禁止帯層１４と故意にドープしないＧａＡｓ層１２
を成長するのに、分子ビームエピタキシ一を用い、第１
図に示された形のいくつかの構造を作製した。 背景的な汚染により、ＧａＡｓ層は約１０１４／Ｃｄの
不純物濃度を有する傾向がある。一方、ＡｌＧａＡｓ層
は異なる構造で、約１０１６ないし１０１８／ｄの範囲
のレベルにＳｉがドープされた。ある構造では、ドーピ
ングはヘテロ接合の１０−６０オングストローム手前で
止めた。また、様々な構造において、層の厚さは１００
ないし４００オングストロームの範囲であるが、それぞ
れ広禁止帯層及び狭禁止帯層の厚さは等しく、不純物濃
度−厚さ比は１０２：１ないし１０４：１の範囲であつ
た。しかし、以下の結果はこの範囲の層の厚さには、本
質的に独立であることがわかつた。結果のいくつかが第
４図にプロツトされており、他の方法で成長させたＧａ
Ａｓと比較してある。 破線はＢｒＯＯｋｓ−Ｈｅｒｒｉｎｇ理論から得た結果
であり、１０１４ないし１０１９／Ｃ７ｉｔの範囲のド
ーピングに対し、室温におけるｎ形ＧａＡｓの最大移動
度を予測している。従来技術では、Ａ．Ｙ．ＣｈＣｌが
ＭＢＥによりｎ形ＧａＡｓ基板上にｎ形Ｓｉドープ′Ｇ
ａＡｓエピタキシヤル層を成長させ、黒色で示されるよ
うな移動度を測定した。Ｗ．Ｗｉｅｇｍａｎｎは十字の
点で示された同様の層を成長させた。同様の結果が液相
エピタキシで成長させたｎ形ＴｅドープＧａＡｓで得ら
れている。この従来技術によるデータの重要な点は、す
べての場合に、移動度がＢｒＯＯｋｓ−Ｈｅｒｒｉｎｇ
理論で予測される理論的な最大値以下に落るということ
である。比較の目的で、均一なドーピングをもつＧａＡ
ｓ及びＡｌｘＧａｌ−ＸＡｓ（ｘ＝０，２７）を用いて
、第１図に示されたのと類似の構造を作製した。 すなわち、ＧａＡｓ及びＡｌＧａＡｓ層はすべてＳｉを
本質的に同じレベル（約１０１８／ｄ）にドープした。
この構造の移動度はまた、第４図上の正方形の点で示さ
れるように、理論的最大値以下であつた。それに対し、
本発明で明らかにされた変調された禁止帯及びドーピン
グをもつＧａＡｓＡｌＧａＡｓ多層構造の移動度は、第
４図の中空の円が示すように、すべて理論的最大値以上
であつた。 これらのデータを示す点は、従来技術のそれらに近いが
、縦軸の単位が対数であるため、それらはかなり大きい
ことに注意する必要がある。第４図はある温度において
、移動度がドーピングレベルとともにいかに変るかを示
しているが、あるドーピングレベルにおいて、移動度が
温度とともにいかに変化するかを知るのも重要である。
温度は第１図において、デバイス１０を囲むように示さ
れている冷却手段１５（たとえば寒剤低温装置）により
制御した。第５図の曲線１はＳｉを全体が均一に約１０
１７／ｄのレベルになるようにドープしたＧａＡｓ−Ａ
ｌｘＧａｌ−ＸＡｓ（ｘ＝０．３０）多層構造の移動度
一温度変化を示す。室温において、均一にドープした構
造の移動度は約２５００ｃｄｖ−１ｓｅｃ−１で、液体
ヘリウム温度における約１００ｃｄ−１ｓｅｅ−１まで
、温度とともに急速に減少した。もう一つの均一にドー
ブした（約６×１０１７／ＣＴｉＬ）多層構造は、７７
３００×Ｋにおいて幾分高い移動度を持つていた。バル
クＧａＡｓ試料と同様、極低温範囲において、１０１７
／ＣＴｉＬに均一にドープした試料の移動度は、イオン
化した不純物散乱の特徴であるＴ３／２に従つて減少し
た。しかし、本発明に従い変調したドーピング及び禁止
帯をもたせて作製した同様の構造（ｘ＝０．２６）は、
第５図の曲線で示されるように、はるかに高い移動度を
示した。室温において移動度は約６０００ｃｄｖ−１ｓ
ｅｅ−１で、均一にドープした多層試料のそれの約２．
５倍大きかつた。さらに、温度が下るとともに、約１５
００Ｋにおける約１００００ｃｒ１１ｖ−１ｓｅｃ−１
、また５００Ｋ又はそれ以下における１６０００ｃｄｖ
−１ｓｅｃ−１と均一にドープした試料のそれの約２０
０倍以上の大きさまで、移動度は急激に増加した。 温度の減少に伴う急激な移動度の増加は、本発明の構造
がイオン化した不純物散乱が移動度に及ぼす悪影響を本
質的に減少させる効果をもつ現れである。本発明の高移
動度は第６図に示されるＦＥＴのような多数のデバイス
に利用できる。 ＦＥＴデバイス ー般に、ＭＥＳＦＥＴは上のゲート電極に印加された電
圧により中に空乏層が生じるチヤネルによつて結合され
た分離されたソース及びドレイン領域を含む。 典型的な場合ゲートに電圧が印加されていない時、電流
がソースとドレイン間を流れ、適当な大きさと極性の電
圧が印加された時にはチャネル中に空乏状態（すなわち
、ピンチオフ）が発生し、ソース及びドレイン間を流れ
る電流は妨げられる。第６図に示されたＭＥＳＦＥＴデ
バイスにおいて、先に述べた記述に従い変調されたドー
ピングと禁止帯を有する多層半導体構造１００が、半絶
縁性基板１０２上にエピタキシヤル成長される。 構造１００の広禁止帯層は、正孔に比べ電子の高移動度
を利用するため、ｎ形が好ましいので、ソース領域１０
４及びドレイン領域１０６は典型的な場合、少くとも構
造１００を貫通して基板１０２に延びる局在した領域１
０４及び１０６中に、拡散、注入または他のドナ導入法
で形成される。次に、領域１０４及び１０６上に、通常
の方法でそれぞれソース及びドレイン電極１０８及び１
１０を蒸着する。ソース及びドレイン領域１０４及び１
０６の間にある構造１００の部分１１２は、ＦＥＴのチ
ヤネルを形成する。ゲート電極１１４はシヨットキ一障
壁電極として、チヤネル上に直接形成される。ゲート電
極１１４に負電圧を印加した時、チヤネルは空乏になり
、ソース１０４及びドレイン１０６間の伝導は起らない
。逆に、ゲートに電圧を印加しない時は、ソース及びド
レイン間に伝導が起り、従つて多層チヤネル１１２の大
きくなつた移動度が利用できる。先に述べた装置は、本
発明の原理の応用を示すために考案された多くの可能な
実施例を、単に説明するためのものであることを理解す
べきである。当業者には本発明の精神及び視点を離れる
ことなく、それらの原理に従い、多くのかつ各種の装置
が考案できる。特に、本発明についてＧａＡｓＡｌＧａ
Ａｓの例を具体的に参照して述べたが、十分大きな伝導
帯又は価電子帯段差を示す他の格子整合のとれた材料も
適当であることも明らかであろう。たとえば、ＡｌｙＧ
ａｌ−ＹＡｓＡｌｘＧａｌ−ＸＡｓ（十分大きなΔＥｃ
を生じるためにはＯ〈Ｙ．ｘ−ｙ〉０．０２）、ＧａＡ
ｓＡｌＧａＡｓＰ：ＩｎＰ−１ｎＧａＡｓＰ；ＩｎＰＩ
ｎＧａＡｓ又はＩｎＡｓ−ＧａＡｓＳｂＯ以下のことも
また認識されるであろう。

Claims (1)

  1. 【特許請求の範囲】 １ 第１の複数の狭禁止帯半導体層１２及び該第１の複
    数の層にはさまれ隣接した第２の複数の広禁止帯半導体
    層１４から成り、該広禁止帯層及び狭禁止帯層は該両層
    間の界面にヘテロ接合を形成するように、本質的に相互
    に格子整合がとれており、該両層はキャリアを該狭禁止
    帯層に閉じ込めるのに十分な大きさの伝導帯段差又は価
    電子帯段差を有する半導体装置において、該広禁止帯層
    の不純物濃度と厚さの積が該狭禁止帯層の不純物濃度と
    厚さの積より大きいことを特徴とする半導体装置。 ２ 請求の範囲第１項に記載された装置において、該ヘ
    テロ接合附近に、薄いドープされていないバッファ領域
    が残るように、該広禁止帯層は中央部分のみドープされ
    ることを特徴とする装置。 ３ 請求の範囲第２項に記載された装置において、該バ
    ッファ領域は約１０−６０オングストロームの厚さであ
    ることを特徴とする装置。 ４ 請求の範囲第１項に記載された装置において、該狭
    禁止帯層はドープされないことを特徴とする装置。 ５ 請求の範囲第４項に記載された装置において、該狭
    禁止帯層は約１０＾１＾４／ｃｍ＾３の不純物濃度レベ
    ルを有し、該広禁止帯層は少くとも１０＾１＾６／ｃｍ
    ＾３の不純物濃度を有することを特徴とする装置。 ６ 請求の範囲第５項に記載された装置において、該狭
    禁止帯層はＡｌ＿ｙＧａ＿１＿−＿ｙＡｓから成り、該
    広禁止帯層は０＜ｙ、ｘ−ｙ≧０．０２なるｎ形Ａｌ＿
    ｘＧａ＿１＿−＿ｘＡｓから成ることを特徴とする装置
    。 ７ 請求の範囲第６項に記載された装置において、該両
    層は１００ないし４００オングストロームの範囲の厚さ
    を有することを特徴とする装置。 ８ 請求の範囲第４項に記載された装置において、該Ａ
    ｌ＿ｘＧａ＿１＿−＿ｘＡｓ層は約１０＾１＾６ないし
    １０＾１＾８／ｃｍ＾３の範囲にｎ形にドープされ、室
    温における移動度に比べ移動度を増加させるため、該装
    置を冷却する手段を含むことを特徴とする装置。 ９ 請求の範囲第８項に記載された装置において、該冷
    却手段は該装置の移動度を少くとも１６０００ｃｍ＾２
    ｖ＾−＾１ｓｅｃ＾−＾１程度に増加させるため、該装
    置を約５０゜Ｋ以下に冷却するための寒剤装置を含むこ
    とを特徴とする装置。 １０ 請求の範囲第１項、２項、３項、４項、５項、６
    項、７項、８項又は９項に記載された装置において、広
    禁止帯層と狭禁止帯層の禁止帯の差は、キャリアを狭禁
    止帯層に本質的に閉じ込めるのに十分であることを特徴
    とする装置。 １１ 請求の範囲第１項、２項、３項、４項、５項、６
    項、７項、８項又は９項に記載された装置において、第
    １及び第２の複数の層は電界効果トランジスタのソース
    １０４及びドレイン１０６間に延び、ゲート電極１１４
    は第１及び第２の複数の層に密接していることを特徴と
    する装置。 １２ （ａ）狭禁止帯半導体材料を第１の離間した複数
    の狭禁止帯半導体層に形成する工程（ｂ）該第１の複数
    の層にはさまれ隣接した広禁止帯半導体の第２の複数の
    層を形成する工程（ｃ）該広禁止帯層を、（ｉ）該狭禁
    止帯層と本質的に格子整合がとれ、（ｉｉ）キャリアを
    閉じ込めるのに十分な大きさの伝導帯又は価電子帯段差
    を該狭禁止帯層との界面に形成し、（ｉｉｉ）その不純
    物濃度−厚さ積が該狭禁止帯層の不純物濃度−厚さ積よ
    りも大きくなるようにドープされた材料で形成する工程
    から成る狭禁止帯半導体材料の移動度増加法。 １３ 請求の範囲第１２項に記載された方法において、
    該形成工程は該層を超高真空容器中で分子ビームエピタ
    キシーにより成長することを含み、該第１及び第２の複
    数の層は半導体基板上に交互に成長されることを特徴と
    する方法。 １４ 請求の範囲第１３項に記載された方法において、
    該容器は、該広禁止帯層をｎ形にドープするためのドナ
    ビームを発生するのに用いられ、該容器中の背景的な汚
    染から不純物が該狭禁止帯層中に基本的に導入されるよ
    う、該狭禁止帯層の成長中はシャッタで閉じられるドー
    パント源を入れたオーブンを含むことを特徴とする方法
    。 １５ 請求の範囲第１４項に記載された方法において、
    該形成工程（ａ）は約１０＾１＾４又はそれ以下の不純
    物濃度を有するＧａＡｓの該第１の複数の層を成長する
    のに効果的で、該形成工程（ｂ）及び（ｃ）は少くとも
    １０＾１＾６／ｃｍ＾３のドナ濃度を有する０．０２≦
    ｘのｎ形Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓの第２の複数の
    層を形成するのに効果的であることを特徴とする方法。 １６ 請求の範囲第１２項に記載された方法において、
    該形成工程（ｂ）及び（ｃ）は該広禁止帯層の各々の中
    央部分にのみドナをドープし、それにより該狭禁止帯層
    に隣接した該広禁止帯層中に、薄いドープされていない
    バッファ領域を残すのに有効であることを特徴とする方
    法。 １７ 第１の狭禁止帯半導体層１２及び該第１の層に対
    して連続的な第２の広禁止帯半導体層１４から成り、該
    広禁止帯層及び狭禁止帯層は該両層間の界面にヘテロ接
    合を形成するように、本質的に相互に格子整合がとれて
    おり、該両層はキャリアを該狭禁止帯層に閉じ込めるの
    に十分な大きさの伝導帯段差又は価電子帯段差を有する
    半導体装置において、該広禁止帯層の不純物濃度と厚さ
    の積が該狭禁止帯層の不純物濃度と厚さの積より大きい
    ことを特徴とする半導体装置。 １８ 請求の範囲第１７項に記載された装置において、
    該ヘテロ接合附近に、薄いドープされていないバッファ
    領域が残るように、該広禁止帯層は中央部分のみドープ
    されることを特徴とする装置。
JP54500713A 1978-04-24 1979-04-13 変調ド−ピングを用いた高移動度多層ヘテロ接合装置 Expired JPS5946425B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/899,402 US4163237A (en) 1978-04-24 1978-04-24 High mobility multilayered heterojunction devices employing modulated doping
US000000899402 1978-04-24

Publications (2)

Publication Number Publication Date
JPS55500196A JPS55500196A (ja) 1980-04-03
JPS5946425B2 true JPS5946425B2 (ja) 1984-11-12

Family

ID=25410899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54500713A Expired JPS5946425B2 (ja) 1978-04-24 1979-04-13 変調ド−ピングを用いた高移動度多層ヘテロ接合装置

Country Status (6)

Country Link
US (1) US4163237A (ja)
EP (1) EP0005059B1 (ja)
JP (1) JPS5946425B2 (ja)
CA (1) CA1139892A (ja)
DE (1) DE2964082D1 (ja)
WO (1) WO1979000968A1 (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
DE2913068A1 (de) * 1979-04-02 1980-10-23 Max Planck Gesellschaft Heterostruktur-halbleiterkoerper und verwendung hierfuer
US4257055A (en) * 1979-07-26 1981-03-17 University Of Illinois Foundation Negative resistance heterojunction devices
US4250516A (en) * 1979-08-06 1981-02-10 Bell Telephone Laboratories, Incorporated Multistage avalanche photodetector
FR2465318A1 (fr) * 1979-09-10 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
IT1149814B (it) * 1979-11-26 1986-12-10 Ibm Struttura semiconduttrice
USRE33584E (en) * 1979-12-28 1991-05-07 Fujitsu Limited High electron mobility single heterojunction semiconductor devices
EP0033037B1 (en) * 1979-12-28 1990-03-21 Fujitsu Limited Heterojunction semiconductor devices
US4353081A (en) * 1980-01-29 1982-10-05 Bell Telephone Laboratories, Incorporated Graded bandgap rectifying semiconductor devices
FR2492167A1 (fr) * 1980-10-14 1982-04-16 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4663643A (en) * 1981-04-23 1987-05-05 Fujitsu Limited Semiconductor device and process for producing the same
JPS57176772A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
JPS5891682A (ja) * 1981-11-27 1983-05-31 Hitachi Ltd 半導体装置
FR2520157B1 (fr) * 1982-01-18 1985-09-13 Labo Electronique Physique Dispositif semi-conducteur du genre transistor a heterojonction(s)
US4538165A (en) * 1982-03-08 1985-08-27 International Business Machines Corporation FET With heterojunction induced channel
US4743951A (en) * 1982-03-08 1988-05-10 International Business Machines Corporation Field effect transistor
US4532533A (en) * 1982-04-27 1985-07-30 International Business Machines Corporation Ballistic conduction semiconductor device
JPS58188165A (ja) * 1982-04-28 1983-11-02 Nec Corp 半導体装置
US4860068A (en) * 1982-08-13 1989-08-22 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices and methods of making such devices
US4578127A (en) * 1982-08-13 1986-03-25 At&T Bell Laboratories Method of making an improved group III-V semiconductor device utilizing a getter-smoothing layer
US4633282A (en) * 1982-10-04 1986-12-30 Rockwell International Corporation Metal-semiconductor field-effect transistor with a partial p-type drain
JPS5976478A (ja) * 1982-10-26 1984-05-01 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ及びその製法
GB2132016B (en) * 1982-12-07 1986-06-25 Kokusai Denshin Denwa Co Ltd A semiconductor device
DE3471834D1 (en) * 1983-03-11 1988-07-07 Exxon Research Engineering Co A multi-layered amorphous semiconductor material
JPS59168677A (ja) * 1983-03-14 1984-09-22 Fujitsu Ltd 半導体装置及びその製造方法
EP0143656B1 (en) * 1983-11-29 1989-02-22 Fujitsu Limited Compound semiconductor device and method of producing it
JPH0626242B2 (ja) * 1983-12-05 1994-04-06 富士通株式会社 半導体集積回路装置
JPS60140874A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 半導体装置
JPS60189268A (ja) * 1984-03-08 1985-09-26 Fujitsu Ltd 半導体装置
US4797716A (en) * 1984-04-04 1989-01-10 The United States Of America As Represented By The United States Department Of Energy Field-effect transistor having a superlattice channel and high carrier velocities at high applied fields
GB8409316D0 (en) * 1984-04-11 1984-05-23 Gen Electric Co Plc Semiconductor structures
EP0168132A3 (en) * 1984-05-14 1987-04-29 Energy Conversion Devices, Inc. Static field-induced semiconductor structures
US4791072A (en) * 1984-06-15 1988-12-13 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making a complementary device containing MODFET
JPH07120790B2 (ja) * 1984-06-18 1995-12-20 株式会社日立製作所 半導体装置
JPS61190919A (ja) * 1984-08-29 1986-08-25 エクソン　リサ−チ　アンド　エンジニアリング　カンパニ− 多層材料
DE3588086T2 (de) * 1984-11-05 1996-09-19 Hitachi Ltd Supraleiteranordnung
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
US5216260A (en) * 1984-11-19 1993-06-01 Max-Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V. Optically bistable semiconductor device with pairs of monoatomic layers separated by intrinsic layers
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
JPS61161696A (ja) * 1985-01-10 1986-07-22 松下電工株式会社 放電灯点灯装置
JPS61131414A (ja) * 1984-11-29 1986-06-19 Sharp Corp 半導体装置
US4785340A (en) * 1985-03-29 1988-11-15 Director-General Of The Agency Of Industrial Science And Technology Semiconductor device having doping multilayer structure
JPS61248561A (ja) * 1985-04-25 1986-11-05 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 半導体構造体
DE3527363A1 (de) * 1985-05-17 1986-11-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung einer raeumlich periodischen halbleiter-schichtenfolge
EP0235248B1 (en) * 1985-07-12 1995-03-01 Hewlett-Packard Company Detector and mixer diode operative at zero bias voltage and fabrication process therefor
FR2589630B1 (fr) * 1985-07-23 1988-06-17 Deveaud Benoit Absorbant saturable a tres faibles temps de commutation
US5059545A (en) * 1985-08-23 1991-10-22 Texas Instruments Incorporated Three terminal tunneling device and method
US4683484A (en) * 1985-08-23 1987-07-28 Bell Communications Research, Inc. Lateral confinement of charge carriers in a multiple quantum well structure
US4672405A (en) * 1985-08-23 1987-06-09 Bell Communications Research, Inc. Multiple quantum well frequency multiplier circuit
AU590327B2 (en) * 1985-09-09 1989-11-02 Sumitomo Electric Industries, Ltd. Method of growth of thin film layer for use in a composite semiconductor
JPH0821708B2 (ja) * 1985-11-14 1996-03-04 株式会社豊田中央研究所 半導体素子
WO1987003424A1 (en) * 1985-11-22 1987-06-04 The General Electric Company, P.L.C. Semiconductor devices
US4783427A (en) * 1986-02-18 1988-11-08 Texas Instruments Incorporated Process for fabricating quantum-well devices
US4760430A (en) * 1986-04-09 1988-07-26 University Of Pittsburgh Semiconductor device and method for producing a far infrared and/or microwave radiation source utilizing radiative tunnelling transitions
GB2189345A (en) * 1986-04-16 1987-10-21 Philips Electronic Associated High mobility p channel semi conductor devices
US4942437A (en) * 1986-04-22 1990-07-17 International Business Machines Corporation Electron tuned quantum well device
US4845541A (en) * 1986-05-29 1989-07-04 Regents Of The University Of Minnesota Tunneling emitter bipolar transistor
FR2606552B1 (fr) * 1986-06-11 1991-08-23 Raytheon Co Composant a semi-conducteur resistant aux rayonnements
US4755860A (en) * 1986-08-05 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Avalanche photodetector
JPH0666519B2 (ja) * 1986-08-14 1994-08-24 東京工業大学長 超格子構造体
DE3629685C2 (de) * 1986-09-01 2000-08-10 Daimler Chrysler Ag Photoempfänger
US4908678A (en) * 1986-10-08 1990-03-13 Semiconductor Energy Laboratory Co., Ltd. FET with a super lattice channel
US4962409A (en) * 1987-01-20 1990-10-09 International Business Machines Corporation Staggered bandgap gate field effect transistor
JP2612572B2 (ja) * 1987-04-14 1997-05-21 キヤノン株式会社 電子放出素子
US5105248A (en) * 1987-05-14 1992-04-14 Massachusetts Institute Of Technology Spatial light modulator using charge coupled device with quantum wells
US4899201A (en) * 1987-08-14 1990-02-06 Regents Of The University Of Minnesota Electronic and optoelectric devices utilizing light hole properties
JP2681819B2 (ja) * 1987-08-14 1997-11-26 リージェンツ オブ ザ ユニバーシティ オブ ミネソタ 軽い正孔の特性を利用した電子および光電素子
US4893161A (en) * 1987-09-24 1990-01-09 United Technologies Quantum-well acoustic charge transport device
US4941025A (en) * 1987-12-30 1990-07-10 Bell Communications Research, Inc. Quantum well semiconductor structures for infrared and submillimeter light sources
US4839310A (en) * 1988-01-27 1989-06-13 Massachusetts Institute Of Technology High mobility transistor with opposed-gates
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
US5041393A (en) * 1988-12-28 1991-08-20 At&T Bell Laboratories Fabrication of GaAs integrated circuits
US5132981A (en) * 1989-05-31 1992-07-21 Hitachi, Ltd. Semiconductor optical device
US5210596A (en) * 1989-06-30 1993-05-11 Texas Instruments Incorporated Thermally optimized interdigitated transistor
US5051786A (en) * 1989-10-24 1991-09-24 Mcnc Passivated polycrystalline semiconductors quantum well/superlattice structures fabricated thereof
EP0437654A1 (de) * 1990-01-16 1991-07-24 Reinhard Dr. Dahlberg Thermoelement-Schenkel mit richtungsabhängiger Quantisierung der Ladungsträger
US5633512A (en) * 1990-05-23 1997-05-27 Canon Kabushiki Kaisha Semiconductor device for varying the mobility of electrons by light irradiation
US5266506A (en) * 1990-07-31 1993-11-30 At&T Bell Laboratories Method of making substantially linear field-effect transistor
US5223724A (en) * 1990-07-31 1993-06-29 At & T Bell Laboratories Multiple channel high electron mobility transistor
DE69115205T2 (de) * 1990-09-24 1996-06-27 Philips Electronics Nv Optisch schaltbare Vorrichtung.
GB2248967A (en) * 1990-10-19 1992-04-22 Philips Electronic Associated A high mobility semiconductor device
US5142341A (en) * 1991-04-08 1992-08-25 Motorola, Inc. Enhanced conductivity quantum well structure having resonant interface phonon induced charge coupling
US5331410A (en) * 1991-04-26 1994-07-19 Sumitomo Electric Industries, Ltd. Field effect transistor having a sandwiched channel layer
JPH0541355A (ja) * 1991-08-05 1993-02-19 Fujitsu Ltd 変調半導体材料およびそれを用いた半導体装置
EP0536947B1 (en) * 1991-10-11 2002-01-23 AT&T Corp. Articles comprising doped semiconductor material
US5189367A (en) * 1991-11-21 1993-02-23 Nec Research Institute, Inc. Magnetoresistor using a superlattice of GaAs and AlGaAs
US5323020A (en) * 1992-12-22 1994-06-21 International Business Machines Corporation High performance MESFET with multiple quantum wells
JPH0815213B2 (ja) * 1993-01-14 1996-02-14 日本電気株式会社 電界効果トランジスタ
JPH07249780A (ja) * 1994-03-08 1995-09-26 Sanyo Electric Co Ltd 電界効果型半導体素子
DE4415600A1 (de) * 1994-05-04 1995-11-30 Daimler Benz Ag Elektronisches Bauteil mit einer Halbleiter-Komposit-Struktur
US9209180B2 (en) 2010-02-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistor with conduction band electron channel and uni-terminal response
US8735903B2 (en) * 2010-02-10 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Density of states engineered field effect transistor
US20110266529A1 (en) 2010-04-27 2011-11-03 The Trustees Of Princeton University Remote doping of organic thin film transistors
EP2962331A4 (en) * 2013-02-27 2016-11-09 Univ North Carolina Incoherent type-iii materials for charge carriers control devices
US10203526B2 (en) 2015-07-06 2019-02-12 The University Of North Carolina At Charlotte Type III hetrojunction—broken gap HJ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3626257A (en) * 1969-04-01 1971-12-07 Ibm Semiconductor device with superlattice region
FR2110317B1 (ja) * 1970-10-09 1975-04-18 Siemens Ag
DE2261527C2 (de) * 1972-12-15 1983-04-21 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen Halbleiterkörper mit in einer vorgegebenen Richtung abwechselnd aufeinanderfolgenden n- und p-dotierten Zonen, Verfahren zu seiner Herstellung und Verwendungen des Halbleiterkörpers
FR2225207B1 (ja) * 1973-04-16 1978-04-21 Ibm
US3915765A (en) * 1973-06-25 1975-10-28 Bell Telephone Labor Inc MBE technique for fabricating semiconductor devices having low series resistance
DE2607940A1 (de) * 1976-02-27 1977-09-08 Max Planck Gesellschaft Mehrschichtiges halbleiterbauelement
US4137542A (en) * 1977-04-20 1979-01-30 International Business Machines Corporation Semiconductor structure
US4103312A (en) * 1977-06-09 1978-07-25 International Business Machines Corporation Semiconductor memory devices

Also Published As

Publication number Publication date
JPS55500196A (ja) 1980-04-03
CA1139892A (en) 1983-01-18
EP0005059B1 (en) 1982-11-24
DE2964082D1 (en) 1982-12-30
US4163237A (en) 1979-07-31
EP0005059A2 (en) 1979-10-31
EP0005059A3 (en) 1979-12-12
WO1979000968A1 (en) 1979-11-15

Similar Documents

Publication Publication Date Title
JPS5946425B2 (ja) 変調ド−ピングを用いた高移動度多層ヘテロ接合装置
US4194935A (en) Method of making high mobility multilayered heterojunction devices employing modulated doping
US4792832A (en) Superlattice semiconductor having high carrier density
US4845049A (en) Doping III-V compound semiconductor devices with group VI monolayers using ALE
EP0312237A2 (en) Interface charge enhancement in delta-doped heterostructure
Ploog Delta-(-) doping in MBE-grown GaAs: concept and device application
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
JP3224437B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置
JPH07120790B2 (ja) 半導体装置
Weimann et al. Molecular beam epitaxial growth and transport properties of modulation‐doped AlGaAs‐GaAs heterostructures
EP0051271A1 (en) Heterojunction semiconductor device
US6469315B1 (en) Semiconductor device and method of manufacturing the same
JPH10223651A (ja) 電界効果トランジスタ
US5489549A (en) Method of fabricating n-type antimony-based strained layer superlattice
KR920006434B1 (ko) 공진 터널링 장벽구조장치
JPH05211178A (ja) 調節されたエネルギ帯を有する薄膜形電界効果トランジスタ
USRE33671E (en) Method of making high mobility multilayered heterojunction device employing modulated doping
Bolognesi et al. High-transconductance delta-doped InAs/AlSb HFETs with ultrathin silicon-doped InAs quantum well donor layer
JPH08213594A (ja) 電界効果トランジスタ
JPH0230182B2 (ja)
JPS63136672A (ja) トンネル・トランジスタ
JP2796113B2 (ja) 半導体装置
JPS61268069A (ja) 半導体装置
JPH08213640A (ja) 窒化ｉｉｉ−ｖ化合物共鳴トンネリングダイオード
Pavlidis et al. Material and device properties of MOCVD grown InAlAsInGaAs HEMTs