JPS5946447B2

JPS5946447B2 - ゲ−ト付発振回路

Info

Publication number: JPS5946447B2
Application number: JP51159516A
Authority: JP
Inventors: 勉北村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1976-12-29
Filing date: 1976-12-29
Publication date: 1984-11-13
Also published as: JPS5384448A

Description

【発明の詳細な説明】この発明は、パルスが印加された期間のみ発振を持続す
るゲート付発振回路に関するものである。

パルスが印加された期間のみ発振出力を得るゲート付発
振回路は、第１図に示されるようなバースト信号等の発
生に用いられてい島すなわち、第１図ａに示すようなゲ
ート・パルスが印加されると、その出力は、第１図ｂＫ
示すようにゲート・パルスが印加された期間のみ正弦波
出力を与えるようになっている。

このような動作をするゲート付発振回路は第２図に示さ
れるような回路構成となっテイル０第２図において、正
弦波発振回路１の出力ｐは第３図ａに示すように連続し
た正弦波となっている。

この連続した正弦波は、アナログ・ゲート回路２へ導び
かれている。

一方、アナログ・ゲート回路２には、ゲート・パルスが
印加されている。

すなわち、アナログ・ゲート回路２０入力ｒに第３図す
に示されるタイミングでゲート・パルスが印加されると
、第３図Ｃに示されるバースト信号が得られる。

また、第３図ｄに示されるタイミングでゲート・パルス
が印加されると、第３図ｅのようなバースト信号となる
。

このように、第２図に示される回路構成で得られるバー
スト信号は、アナログ・ゲート回路２のゲート人力ｒに
印加されるゲート信号の位相によシ、その出力であるバ
ースト信号の始点が変化するという欠点がある。

−このような欠点を除くために、従来から第４図に
示すゲート付発振回路か提案されている。

この回路は、アナログ・ゲート回路２に印加される正弦
波入力とゲート・パルスのタイばングを常に一定にして
、始点の一定したバースト信号を得るために、タイミン
グ調整回路部３をもっている。

このタイミング調整回路部３は、波形整形回路４と分周
回路５からなっている。

正弦波発振回路１の出力ｐは第５図ａに示されるように
連続した正弦波となっておシ、この連続した正弦波が波
形整形回路４のトリガレベルｖｌ、■２により、ＯＮ・
−０ＦＦをくり返し、その出力ｑには、第５図ｂＫ示す
矩形波を得る。

この矩形波を分周回路５にて分周して第５図Ｃに示すゲ
ート・パルスを得て、このゲート・パルスがアナログ・
ゲート回路２の入力ｒに印加される。

一方、アナログ・ゲート回路２の入力ｔには、連続した
正弦波が印加されていもので、出力Ｓには第５図ｄに示
されるようなバースト信号が得られる。

このように、この回路で用いるゲート・パルスは、正弦
波発振回路１の出力である正弦波より、波形整形回路４
および分周回路５よシなるタイミング調整回路部３で作
られるので、アナログ・ゲート回路２の出力より得られ
るバースト信号の始点は常に一定となる。

第４図の具体的回路図を第６図に示す。

第６図において、Ａが正弦波発振部、Ｂ、Ｃがタイミン
グ調整部であシ、ＢがＮＡＮＤゲート２個で構成された
シュばット・トリガ回路すなわち波形整形回路、ＣがＴ
−フリップフロップ４個からなる分周回路、ＤがＦｇＴ
よシなるアナログ・ゲート回路部である。

このように、従来用いられていたバースト信号を発生さ
せるためのゲート付発振回路は複雑な回路構成をとって
おシ、高価なものであった。

したがって、この発明の目的は、回路構成を簡単で安価
なゲート付発振回路を提供することである。

この発明の一実施例を第７図に示す。

図において、６，７はＮＡＮＤゲー）（ＮＯＲゲートで
も同様の働きをする）であシ、シンク電流制限用の抵抗
１１を通して縦続されている。

ＮＡＮＤゲート７つ出力は、インダクタンス１０．コン
デンサ９、抵抗８よしなる直列共振回路によって・ＮＡ
ＮＤゲート６の一方の人力ｇ１に正帰還されている。

バースト信号を得るためのゲート・パルスは入力ｒｌ
または入力ｒ２に印加され、その出力であるバースト
信号はＯＵＴから取シ出される。

ただし、ゲート・パルスが入力ｒ１に印加されるとき
は、入力ｒ２をＨレベルに保つか、ＮＡＮＤゲート７の
他方の人力ゲートｇ２に接続しておかねばならない。

逆に、ゲート・パルス２が入力ｒ２に印加されるときに
は、入力ｒｌはＨレベルに保つか、ＮＡＮＤゲート６
の他方の入力ゲートｉに接続しておかねばならない。

人力ｒｌに第８図ａに示すようなゲート・パルスが印加
された場合を考える。

今、入力ｒ２はＨレベルに保たれているとするが、人力
ゲートｇ２に接続しておいても全く同様の動作を行う。

時刻ｔが１＜１゜の時には、入力ｒ１はＬレベルであり
、ＮＡＮＤゲート６の出力ｕ１はＨレベルのままであり
、それが抵抗１２によシ帰還されて入力ｇ、はＨレベル
である。

一方、ＮＡＮＤゲト７の入力ｇ２は抵抗１１によシ出力
ｕｌに結ばれているのでＨレベルとなっておシ、その
出力Ｕ２はＬレベルである。

その結果、出力ＯＵＴには正弦波出力は生じない。

時刻ｔがｔ。

＜１．になると、を二ｔ。の瞬間に入力ｒ、はＨレベル
へと変化する。

そのため、その出力Ｕ、はＬレベルになシ、その変化が
ＮＡＮＤゲート７へ伝えられて出力ｕ２をＨレベルに変
える。

同時に、抵抗１２によシ、入力ｇ１の電位を低くする。

一方、出力Ｕ２のＬ−＋Ｈへの変化がインダクタンス
１０．コンデンサ９．抵抗８の直列共振回路よシなる正
帰還回路により帰還されるが、コンデンサ９の両端の電
位は急に変化せず、充電電流ｉが図示の矢印方向に流
れ、入力ｇ、をＬレベルへと変える。

そのため、そめ出力ｕ１はＨレベルとなシ、この変化
が入力ｇ２に伝えられ、ＮＡＮＤゲート７の出力ｕ２
をＬレベルへと変える。

その結果、前述と同じ理由でコンデンサ９には逆向きの
充電電流ｉｃが流れｇ、をＨレベルへと変え、その出力
ｕ１はＬレベルとなる。

このような変化を繰υ返して発振を開始する。このコン
デンサ９の充電電流ｉｃは抵抗８．コンデンサ９．イン
タフタンス１０の直列共振回路の共振電流となっている
ので、その変化は正弦波状となる。

したがって、出力ＯＵＴには正弦波出力が得られる。

また、出力ＯＵＴ’には第８図Ｃに示すパルス列が得ら
れる。

つぎに、時刻ｔが１＜１．となると、入力ｒ１はＬレベ
ルとなり、その出力ｕ１は入力ｇ１のレベルに無関
係にＨレベルを保ち、その出力ｕ１がＮＡＮＤゲート７
の入力ｇ２に云えられ、その出カク。

をＬレベルに保ち、発振は停止する。このとき、ＮＡＮ
Ｄゲート７の出カイ／ピーダンスは非常に低いので、抵
抗８．コンデンサ９．インダクタンス１０で構成される
直列共振回路の共振電流を速やかに吸収し、入力ｒ１
が１＝１．でＨレベル→Ｌレベルへと変化した直後に生
ずるリンギングを抑える。

このようにして、出力ＯＵＴの波形すなわちバースト波
形は入力ｒ１にゲート・パルスを印加した場合には第
９図すに示すように必ずＨレベルに立上っている正弦波
となる。

逆に、入力ｒ２にゲート・パルスを印加した場合には、
同様にしてＬレベルに立Ｆる正弦波を始点とする第９図
すのバースト信号が得られる。

なお、実施例ではＮＡＮＤゲートを用いて説明したが、
ＮＯＲゲートを用いても同様の構成で同様な作用効果が
得られる。

ただし、ゲート・パルスがＬレベルのときに、バースト
信号が得られるようになる。

以上のように、この発明によれば、従来例で示したよう
なバースト信号の始点を一定にするタイミング調整回路
が不必要となって回路が簡単になるばかりでな（１バ一
スト信号の終点後も有害なリンギング等も生じない。

その上、第８図Ｃおよび第９図Ｃに示すようなパルス列
も得られ、また、バースト信号の始点の変更も容易であ
る等の利点があシ、非常に有利なゲート付発振回路を実
現することができる。

また、発振周波数は、インダクタンスとキャパシタンス
による直列共振周波数で決るため、Ｑが高（、周囲温度
や電源電圧の変化などに対して安定したものが得られる
。

さらに、一つの回路で正弦波および矩形波の二つの出力
を同時に得ることができる。

また、ゲート信号の入力点を選ぶことによシ正弦波出力
として正相および逆相のいずれかを選択的に取９出すこ
とができる。

【図面の簡単な説明】

第１図はバースト信号の波形図、第２図は基本的なゲー
ト付発振回路のブロック図、第３図はその動作説明のた
めの信号波形図、第４図は従来例のブロック図、第５図
はその動作説明のための信号波形図、第６図は第４図の
具体的回路図、第７図はこの発明の一実施例の回路図、
第８図および第９図はそれぞれ第７図の動作説明のため
の信号波形図である。６．７・・・・・・ＮＡＮＤゲー）、８，１１・・・・
・・抵抗。９・・・・・・コンデン？、１０・・・・・・インダク
タンス。

Claims

【特許請求の範囲】

１−−一方の入力と出力との間に帰還用抵抗が接続され
た第１のＮＡＮＤ（ＮＯＲ）ゲートと、第２ＯＮＡＮＤ
ｅＮＯＲ）ゲートと、前記第１のＮＡＮＤ（ＮＯＲ）
ゲートの出力と前記第２のＮＡＮＤ（ＮＯＲ）ゲートの
第１の入力との間に接続した第１の抵抗と、前記第２の
ＮＡＮＤ（ＮＯＲ）ゲートの出力と前記第１のＮＡＮＤ
（ＮＯＲ）ゲーーートの第１の入力との間に接続したイ
ンダクタンス、キャパシタンスおよび第２の抵抗からな
る直列共振回路と、前記第１および第２のＮＡＮＤ（Ｎ
ＯＲ）ゲートのいずれか一方の第２の入力にゲート信号
を印加する手段と、前記インダクタンスおよびキャパシ
タンスの接続点からバースト信号を取り出す手段と、前
記第２のＮＡＮＤ（ＮＯＲ）ゲートの出力からパルス列
を取り出す手段とを備えたゲート付発振回路。