JPS5947604A - 三重系制御装置 - Google Patents
三重系制御装置Info
- Publication number
- JPS5947604A JPS5947604A JP15655782A JP15655782A JPS5947604A JP S5947604 A JPS5947604 A JP S5947604A JP 15655782 A JP15655782 A JP 15655782A JP 15655782 A JP15655782 A JP 15655782A JP S5947604 A JPS5947604 A JP S5947604A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- output
- value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は三重系制御装置に係シ、特に個々の制御回路の
出力の内の中間１直を選択して出力する機構を簡易化し
て、高信頼度の制ａ１ｆｆ：行えるようにした三重系制
御装置に関する。
出力の内の中間１直を選択して出力する機構を簡易化し
て、高信頼度の制ａ１ｆｆ：行えるようにした三重系制
御装置に関する。
原子カプラントの制御系のように、その誤動作が正大な
結果を生じる場合には、制御装置を三重化して信頼性を
十分に高める手法が多用されている。
結果を生じる場合には、制御装置を三重化して信頼性を
十分に高める手法が多用されている。
第１図は、かかる目的で用いられている三重系制御回路
のブロック図で、Ａ、Ｂ、及びＣ糸の３つの制御装置か
ら成っている。そして、検出端ｌからの信号は、電源を
各系統毎に独立に有して並列運転されている３個の制御
回路１２，２２゜３２を介して谷出力Ａ、Ｂ、Ｃ’を生
成し、更に各基に設けられた切替判定回路１３，２３．
３３は、全系統の出力信号Ａ、Ｂ、Ｃ’（１１−比較判
定し、自己の系統の信号が３つの信号の中間値である時
に、その系統の信号切換器１４，２４、あるいは３４を
オンにして、商談系の出力を制御対象機器２へ出力する
ものである。
のブロック図で、Ａ、Ｂ、及びＣ糸の３つの制御装置か
ら成っている。そして、検出端ｌからの信号は、電源を
各系統毎に独立に有して並列運転されている３個の制御
回路１２，２２゜３２を介して谷出力Ａ、Ｂ、Ｃ’を生
成し、更に各基に設けられた切替判定回路１３，２３．
３３は、全系統の出力信号Ａ、Ｂ、Ｃ’（１１−比較判
定し、自己の系統の信号が３つの信号の中間値である時
に、その系統の信号切換器１４，２４、あるいは３４を
オンにして、商談系の出力を制御対象機器２へ出力する
ものである。
しかし、この従来装置には以下のような欠点がある。第
１は切替判定回路１３，２３、あるいは３３の誤動作ま
たは信号切替器１４，２４、あるいは３４の不具合が生
じた時に、制御対象機器２ヘ複数の出力信号が同時に印
加されたシ、あるいはオープン状態となる危険がある。
１は切替判定回路１３，２３、あるいは３３の誤動作ま
たは信号切替器１４，２４、あるいは３４の不具合が生
じた時に、制御対象機器２ヘ複数の出力信号が同時に印
加されたシ、あるいはオープン状態となる危険がある。
第２に、信号切替器１４．２４、あるいは３４の切替わ
）時に、ｆｉｉｌＪ御対象機器２へ印加される信号が急
賀する可能性があり、制御に乱れが生じ易い。第３に、
３個の制御系統間にまたがるケーブル数が多く、これの
断線に対する監視制御機構が不可欠となって装置６が複
雑化する。更に第４に、各切替判定回路１３．３２．３
３で中間値選択を行うため、制御回路１２，２２．２３
と同等又はそれ以上のハード成金必要とし、Ｆ！４ＴＪ
３の問題点と合せて装置を複雑化しておシ、信頼性の上
からも問題であった。
）時に、ｆｉｉｌＪ御対象機器２へ印加される信号が急
賀する可能性があり、制御に乱れが生じ易い。第３に、
３個の制御系統間にまたがるケーブル数が多く、これの
断線に対する監視制御機構が不可欠となって装置６が複
雑化する。更に第４に、各切替判定回路１３．３２．３
３で中間値選択を行うため、制御回路１２，２２．２３
と同等又はそれ以上のハード成金必要とし、Ｆ！４ＴＪ
３の問題点と合せて装置を複雑化しておシ、信頼性の上
からも問題であった。
本発明の目的は、上記した従来技術の欠点？：なくシ、
構成が簡単で信頼性が高く、常に滑かな制御が可能であ
り、更にいずれＣ）系が故障しても正常な系統によって
制御が可能な三重系制御装置を提供するにある。
構成が簡単で信頼性が高く、常に滑かな制御が可能であ
り、更にいずれＣ）系が故障しても正常な系統によって
制御が可能な三重系制御装置を提供するにある。
上記の目的を達成するために、本発明に於ては、３個の
制御装置内に、その中の制御回路出力が他の１つの制御
回路出力より大きくならないように制限する振幅制御手
段を設け、更に各振幅制限された制御出力をダづオード
構成の高１ｉｋ選択手段を介して制御対象へ印加するよ
うに構成するとともに１各振幅制限された制御信号が予
め設定されたレベル範囲をこえた時にこれを検出して当
該系統を遮断する切離し手段を設けたことを特徴とする
ものであり、更に制御信号は通常片極性であることを利
用して、これら各手段の構成を簡易化したこと金特徴と
している。
制御装置内に、その中の制御回路出力が他の１つの制御
回路出力より大きくならないように制限する振幅制御手
段を設け、更に各振幅制限された制御出力をダづオード
構成の高１ｉｋ選択手段を介して制御対象へ印加するよ
うに構成するとともに１各振幅制限された制御信号が予
め設定されたレベル範囲をこえた時にこれを検出して当
該系統を遮断する切離し手段を設けたことを特徴とする
ものであり、更に制御信号は通常片極性であることを利
用して、これら各手段の構成を簡易化したこと金特徴と
している。
以下、本発明を第２図の実施例により詳細に説明する。
同図に於て、第１図の検出端ｌと制御回路１２，２２．
３２は同じものとして省略されており、各出力信号Ａ、
Ｂ、Ｃを選択するための選択回路のみが、制御装置４０
，５０、及び６０内に図示されていて、これらは同一構
成である。更にこれら各選択回路は、同一系統の制御回
路と四−屯諒に接続されていて、各系統は独立するよう
にしている。また、通常、制御信号は例えばθ〜ｌＯｖ
の範囲の片極性であるので、以下ではＡ。
３２は同じものとして省略されており、各出力信号Ａ、
Ｂ、Ｃを選択するための選択回路のみが、制御装置４０
，５０、及び６０内に図示されていて、これらは同一構
成である。更にこれら各選択回路は、同一系統の制御回
路と四−屯諒に接続されていて、各系統は独立するよう
にしている。また、通常、制御信号は例えばθ〜ｌＯｖ
の範囲の片極性であるので、以下ではＡ。
Ｂ、Ｃ＞０とする。
この実施例の動作概役は以下の通りである。各リレー４
６，５６．６６は電源オフで後述する低（直異常検出回
路４４，５４．６４あるいは高ず直異常検出回路４５，
５５．６５が作動していない時は励磁されていて、その
接点４８，５８．６８及び接点４７，５７．６７は図示
の状態をとるようにされている。従って、この正常動作
時には、各１８号制限器４１，５１．６１の各出力は、
出力信号Ａ、Ｂ、Ｃとそれぞれぐ）制限値Ｃ，Ａ、Ｂの
小さい方が、極性反転されて各出力−Ａｏ ＨＢｏｇ−
Ｃ８となる。これらの各出力は出力回路４３゜５３．６
３の各々で再び極性反転されて信号ｖＡ。
６，５６．６６は電源オフで後述する低（直異常検出回
路４４，５４．６４あるいは高ず直異常検出回路４５，
５５．６５が作動していない時は励磁されていて、その
接点４８，５８．６８及び接点４７，５７．６７は図示
の状態をとるようにされている。従って、この正常動作
時には、各１８号制限器４１，５１．６１の各出力は、
出力信号Ａ、Ｂ、Ｃとそれぞれぐ）制限値Ｃ，Ａ、Ｂの
小さい方が、極性反転されて各出力−Ａｏ ＨＢｏｇ−
Ｃ８となる。これらの各出力は出力回路４３゜５３．６
３の各々で再び極性反転されて信号ｖＡ。
Ｖｉ、Ｖｃとなり、ダイオード４９，５９．６９を介し
て制御対象２へ独立の信号線で入力して、この制御対象
内で１つに接続される。このダイオード４９，５９．６
９は、その最大出力によシ他のダイオードケカットオフ
するから、高値選択回路となっている。従って、以上の
正常時動作により、三つの信号Ａ、Ｂ、Ｃの内の最大値
と中間値の比較結果が中間値、最大値と最小値及び中間
値と最小値の比較結果がともに最小ａσとなり、更にこ
れらの比較結果の内の最大のもの、即ち信号Ａ、Ｂ、Ｃ
の中間値が制御対象２へ選択されて印加される。
て制御対象２へ独立の信号線で入力して、この制御対象
内で１つに接続される。このダイオード４９，５９．６
９は、その最大出力によシ他のダイオードケカットオフ
するから、高値選択回路となっている。従って、以上の
正常時動作により、三つの信号Ａ、Ｂ、Ｃの内の最大値
と中間値の比較結果が中間値、最大値と最小値及び中間
値と最小値の比較結果がともに最小ａσとなり、更にこ
れらの比較結果の内の最大のもの、即ち信号Ａ、Ｂ、Ｃ
の中間値が制御対象２へ選択されて印加される。
次に、例えば信号Ａまたは−Ａ。が異常に低くなった時
、めるいは信号ＶＡが異常に而くなった時は、低値おる
いは高値異常検出回路４４あるいは４５が作動し、リレ
ー４６が励磁され、その接点４Ｂがオフしてこの制呻装
暇４０の系統は除外され、同時に接点５７が切換えられ
て信号制限器５１への制限１ば号Ａは入力Ｂに切換えら
れ、この異常系統４０の影響は切Ａｉｌ’される。同時
にこの異常時のリレー４６の動作は、外部表示により運
転員に報知される。
、めるいは信号ＶＡが異常に而くなった時は、低値おる
いは高値異常検出回路４４あるいは４５が作動し、リレ
ー４６が励磁され、その接点４Ｂがオフしてこの制呻装
暇４０の系統は除外され、同時に接点５７が切換えられ
て信号制限器５１への制限１ば号Ａは入力Ｂに切換えら
れ、この異常系統４０の影響は切Ａｉｌ’される。同時
にこの異常時のリレー４６の動作は、外部表示により運
転員に報知される。
このような動作を行う本実施例の詳細は次のようである
。第３図は、信号制限器４ｉ他の制限器５１．６１も同
じ）の具体的実施例を示すもので、制限信号Ｃ（０−１
０Ｖ）はバイアス磁圧Ｖと加ａ器７１で加算された後、
正の１６号だけ出力する正極性出力制限器７２で信号Ａ
と加算され、その出力別ｐ、器７１″′Ｃ信号Ａ及びバ
イアス１往圧Ｖと加算きれて出カー人。全゛うる。従っ
て信号ＡがＣより小さい範囲では、制限器７２出力はな
く、制限器４１の出力は−Ａ。ニー（Ａ＋Ｖ）となるが
、イざ号Ａが大きくなると−Ａｏ＝ （Ｃ＋２Ｖ）と
信号Ｃで制限される。この前者、即ち信号Ａが小さい時
の信号ｆｌｉｌＪ限器４１出カーＡｎは、第４図に示す
ように、−ｖ〜−（Ｖ’Ｍ＋Ｖｌの範囲にある。ここで
ＶＭは、制限対象機器２に与えられるイぎ号の最大値で
ある。このように、信号制限器４１．５１．６１は２人
力の低値選択回路となっているがこの回路は、前述した
ダイオ」〜ド４９゜５９．６９から成る高１直選択回路
とともに、信号Ａ、Ｂ、Ｃがすべて単極性であることを
利用して（１η成されており、極めて簡単な回路である
。
。第３図は、信号制限器４ｉ他の制限器５１．６１も同
じ）の具体的実施例を示すもので、制限信号Ｃ（０−１
０Ｖ）はバイアス磁圧Ｖと加ａ器７１で加算された後、
正の１６号だけ出力する正極性出力制限器７２で信号Ａ
と加算され、その出力別ｐ、器７１″′Ｃ信号Ａ及びバ
イアス１往圧Ｖと加算きれて出カー人。全゛うる。従っ
て信号ＡがＣより小さい範囲では、制限器７２出力はな
く、制限器４１の出力は−Ａ。ニー（Ａ＋Ｖ）となるが
、イざ号Ａが大きくなると−Ａｏ＝ （Ｃ＋２Ｖ）と
信号Ｃで制限される。この前者、即ち信号Ａが小さい時
の信号ｆｌｉｌＪ限器４１出カーＡｎは、第４図に示す
ように、−ｖ〜−（Ｖ’Ｍ＋Ｖｌの範囲にある。ここで
ＶＭは、制限対象機器２に与えられるイぎ号の最大値で
ある。このように、信号制限器４１．５１．６１は２人
力の低値選択回路となっているがこの回路は、前述した
ダイオ」〜ド４９゜５９．６９から成る高１直選択回路
とともに、信号Ａ、Ｂ、Ｃがすべて単極性であることを
利用して（１η成されており、極めて簡単な回路である
。
低値異常検出回路４４には、バイアス値−■より低い値
−りが検出点として設定されている。従って信号制御浪
器４１に前ＩＨされている制御回路１２の出力Ａの断ま
たは低値方向への振切故障や、１１″Ｘ号除外接点４８
の接触不良があると検出回路４４が作動して、この系を
前述のように１．Ｉ〕ｌ！１１Ｃず。
−りが検出点として設定されている。従って信号制御浪
器４１に前ＩＨされている制御回路１２の出力Ａの断ま
たは低値方向への振切故障や、１１″Ｘ号除外接点４８
の接触不良があると検出回路４４が作動して、この系を
前述のように１．Ｉ〕ｌ！１１Ｃず。
、このような目的で付加さｔしたバイアス重圧Ｖは、出
力回路４３に於て、第３図に示したごとく逆ノ（イアス
ｖｌ加算することによシ除去される。そして出力回路４
３の出力ｖＡは、’ｌｉｊ号制限器４１が制限信号０て
ｔｌｔＵ限されていない時ｔ」１、第５１シ４で示す特
性となる（制限されているときはＡに代ってＣの特性と
みれば同じ）。この図で、ＶＤはダイオード４９の電圧
降下値であシ、Ｖム−ＶｏＯ値は、正常時には０ ＝
Ｖ Ｉｇにある。これに対して高値異常検出回路４５の
設定値■■はより高い値に設定される。これにより、出
力回路４３、またはそれに前置された回路の尚値力向へ
の振切故障が検出され、その時にはリレー４６が作動し
てやはりこの系統は切離される。また、出力口＆！＋５
４３の断あるいは低値側への４辰切故障時には、ダイオ
ード４９．５９．６９が前述したように高値選択回路を
構成しているので、誤まって制御対象機器２へ異常値が
出力されることはない。
力回路４３に於て、第３図に示したごとく逆ノ（イアス
ｖｌ加算することによシ除去される。そして出力回路４
３の出力ｖＡは、’ｌｉｊ号制限器４１が制限信号０て
ｔｌｔＵ限されていない時ｔ」１、第５１シ４で示す特
性となる（制限されているときはＡに代ってＣの特性と
みれば同じ）。この図で、ＶＤはダイオード４９の電圧
降下値であシ、Ｖム−ＶｏＯ値は、正常時には０ ＝
Ｖ Ｉｇにある。これに対して高値異常検出回路４５の
設定値■■はより高い値に設定される。これにより、出
力回路４３、またはそれに前置された回路の尚値力向へ
の振切故障が検出され、その時にはリレー４６が作動し
てやはりこの系統は切離される。また、出力口＆！＋５
４３の断あるいは低値側への４辰切故障時には、ダイオ
ード４９．５９．６９が前述したように高値選択回路を
構成しているので、誤まって制御対象機器２へ異常値が
出力されることはない。
更に、各系統の電源がダウンした時も、除外リレー４６
．５６るるいは６６が無励磁となシ、その系統は三東系
制仰回路から除外され、ｆｆ１Ｊ６に１対象機器２に外
乱を与えることなく修理可能である。
．５６るるいは６６が無励磁となシ、その系統は三東系
制仰回路から除外され、ｆｆ１Ｊ６に１対象機器２に外
乱を与えることなく修理可能である。
また、例えば制御仮１直Ｃを信号制限器４１へ入力する
ケーブルが僚［＆ｌした場合は、第３図に示す如く、制
限値Ｃの入力端に抵抗を介して負電圧バイアス−ＶＲｆ
ｃ印加しておくことによシ、断線時に−Ｖｓが入力され
、これによって信号制限器４１の出力Ａｏ が低置異常
検出設定値り以下となり、低値異常検出回路４４が動作
し、このＡ系回路は除外される。
ケーブルが僚［＆ｌした場合は、第３図に示す如く、制
限値Ｃの入力端に抵抗を介して負電圧バイアス−ＶＲｆ
ｃ印加しておくことによシ、断線時に−Ｖｓが入力され
、これによって信号制限器４１の出力Ａｏ が低置異常
検出設定値り以下となり、低値異常検出回路４４が動作
し、このＡ系回路は除外される。
なお、以上の実施例では、電圧信号出力を例に説明した
が、制御対象機器２に電流信号を与える場合も同様の構
成が可能である。また、高値選択回路に代って、演算１
ａ号の極性に応じて低値選択回路金柑いることもでき、
更に、アナログ信号を例としたがディジタル制御装置で
あっても、同様な（１４成がＥｆＪ能であることは云う
までもない。
が、制御対象機器２に電流信号を与える場合も同様の構
成が可能である。また、高値選択回路に代って、演算１
ａ号の極性に応じて低値選択回路金柑いることもでき、
更に、アナログ信号を例としたがディジタル制御装置で
あっても、同様な（１４成がＥｆＪ能であることは云う
までもない。
以上の説明から明らかなように、本発明によれは、極め
て簡単な構成委素で三重系のいずれの系統が故障しても
、制徘１ｊ対象を戊器２に外乱を与えることなくすみや
かにその酸１幇系統の除外かり能となり、最後の一系統
が正常な限り運転が続行できて、運転中に故隙系絖の１
１１理が可曲な、商信頼化した三重糸制醐ｊ装置龜を災
現できる。
て簡単な構成委素で三重系のいずれの系統が故障しても
、制徘１ｊ対象を戊器２に外乱を与えることなくすみや
かにその酸１幇系統の除外かり能となり、最後の一系統
が正常な限り運転が続行できて、運転中に故隙系絖の１
１１理が可曲な、商信頼化した三重糸制醐ｊ装置龜を災
現できる。
第１ｍは、従来の三改化制御装箇の構成例を示すブロッ
ク図、第２図は本発明の一実施例を示す図、第３図は第
２図の実施例の信号制限器の実施しＵを示す図、第４図
及び第５図は第２図の低値異常検出回路及び高値異常検
出回路の動作説明図である。 １２．２２．３２・・・制御回路、４０．５０．６０・
・・制御装置、４１．５１’、６１・・・１４号制限Ｈ
：（，４３，５３，６３・・・出力回路、４４，５４．
６４・・・低値異常検出回路、４５，５５．６５・・憚
−４３値異常検出回路、４６，５６．６６・・・除外リ
レー、４７．５７．６７・・・制限直切性接点、４８，
５８゜６８・・・信号除外接点、４９，５９．６９・・
・ダイオード。 著４ｍ 殻５ｍ ２１−
ク図、第２図は本発明の一実施例を示す図、第３図は第
２図の実施例の信号制限器の実施しＵを示す図、第４図
及び第５図は第２図の低値異常検出回路及び高値異常検
出回路の動作説明図である。 １２．２２．３２・・・制御回路、４０．５０．６０・
・・制御装置、４１．５１’、６１・・・１４号制限Ｈ
：（，４３，５３，６３・・・出力回路、４４，５４．
６４・・・低値異常検出回路、４５，５５．６５・・憚
−４３値異常検出回路、４６，５６．６６・・・除外リ
レー、４７．５７．６７・・・制限直切性接点、４８，
５８゜６８・・・信号除外接点、４９，５９．６９・・
・ダイオード。 著４ｍ 殻５ｍ ２１−
Claims (1)
- １、 １つの入力信号を共通の入力とする３個の系統の
各々に、上１Ｃ入力信号を同じ処理機構によシ処理して
各々の制御信号を生成する制御回路と、上記制御信号の
２個づつの全ての組合せが各系統のいずれかに生じるよ
うに自系統と１つの他系統の制御信号から低値を選択す
るための低値選択回路と、該低値選択回路の出力値が予
め設定された範囲をこえた時にこれ全検出して自系統を
他系統から切離すだめの除去回路とを有せしめるととも
に、上記各系統の低値選択回路出力のうちの最大値を選
択して出力するための高値選択回路を備えたことを特徴
とする三重系制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15655782A JPS5947604A (ja) | 1982-09-10 | 1982-09-10 | 三重系制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15655782A JPS5947604A (ja) | 1982-09-10 | 1982-09-10 | 三重系制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947604A true JPS5947604A (ja) | 1984-03-17 |
Family
ID=15630395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15655782A Pending JPS5947604A (ja) | 1982-09-10 | 1982-09-10 | 三重系制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228839A (ja) * | 1990-05-24 | 1992-08-18 | Hitachi Ltd | サーボ弁の制御方法 |
-
1982
- 1982-09-10 JP JP15655782A patent/JPS5947604A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04228839A (ja) * | 1990-05-24 | 1992-08-18 | Hitachi Ltd | サーボ弁の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5831602B2 (ja) | 二重系制御装置 | |
| JP2002354825A (ja) | 電力変換装置 | |
| JPS5947604A (ja) | 三重系制御装置 | |
| JPH0117087B2 (ja) | ||
| JPS6136803A (ja) | プロセス制御装置 | |
| US4185277A (en) | Trip alarm circuit | |
| JPS60118904A (ja) | 制御演算装置弁別方式 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS60205706A (ja) | プロセス制御装置 | |
| JPH0254640A (ja) | 回線切替制御装置 | |
| JPH0256007B2 (ja) | ||
| JPS61169036A (ja) | システム監視装置 | |
| JPS5829524B2 (ja) | デイジタルセツテイシステム | |
| JP2795968B2 (ja) | 系統安定化装置 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPH0244401A (ja) | 多重型電気式プロセス制御装置 | |
| JPH0435761B2 (ja) | ||
| JPS61156438A (ja) | 計算機制御装置 | |
| JPS60159901A (ja) | 多重化制御装置 | |
| JPS62206602A (ja) | 多重化検出器をもつた制御装置 | |
| JPS5920056A (ja) | 二重化構成装置における現用ユニツト設定方式 | |
| JPH0563801B2 (ja) | ||
| JPH05108103A (ja) | 多重化制御装置 | |
| JPH0981406A (ja) | 電源障害処理システム | |
| JPS61161550A (ja) | 計算機制御装置 |