JPS5947837A - デジタル信号処理装置 - Google Patents
デジタル信号処理装置Info
- Publication number
- JPS5947837A JPS5947837A JP15660782A JP15660782A JPS5947837A JP S5947837 A JPS5947837 A JP S5947837A JP 15660782 A JP15660782 A JP 15660782A JP 15660782 A JP15660782 A JP 15660782A JP S5947837 A JPS5947837 A JP S5947837A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- mantissa
- converter
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデジタル信号の減衰器動作１０、高精度かつ高
減衰量処理に好適なテジタル信号処理装置に関する。
減衰量処理に好適なテジタル信号処理装置に関する。
従来の減衰動作を行なうテジオルイａｉ号処理装置は、
一般に演算部におい−ＣＣ入信信号データ被演算データ
、減衰率を演ηデータとし乗ｑ４を行なうことによって
実現している。寸た２進法によるデジタルデータ如おい
てに１ｌｂｉｔデータがシフトするととはデータの内容
値が２倍寸たけ１／２に当るので、６ｄｎきざみの減衰
動作のみで良ければ単にｂｉｔシフト演算で簡略したＨ
／を成で実現している。しかしながら、アナログ係号の
減衰器で問題となる企みゃ周波防上の劣化は起うないも
のの、乗３１器の一フ′ンクーフローによって切すて、
契り上は丸め等による頼追の発生や、再度増幅されたと
きのデータ１１＋現性の劣化 −俳が発生してし７ま
う。したがって、これらの性能を補なうためには、Ａ／
ｆ）（アナログ、デジタル）変換の際分解能を上げたり
、入力レンジを拡大したシして、結局データのｂｉｔ
Ｆの増加等の、装置の拡大やコストの上昇等の欠点があ
った。
一般に演算部におい−ＣＣ入信信号データ被演算データ
、減衰率を演ηデータとし乗ｑ４を行なうことによって
実現している。寸た２進法によるデジタルデータ如おい
てに１ｌｂｉｔデータがシフトするととはデータの内容
値が２倍寸たけ１／２に当るので、６ｄｎきざみの減衰
動作のみで良ければ単にｂｉｔシフト演算で簡略したＨ
／を成で実現している。しかしながら、アナログ係号の
減衰器で問題となる企みゃ周波防上の劣化は起うないも
のの、乗３１器の一フ′ンクーフローによって切すて、
契り上は丸め等による頼追の発生や、再度増幅されたと
きのデータ１１＋現性の劣化 −俳が発生してし７ま
う。したがって、これらの性能を補なうためには、Ａ／
ｆ）（アナログ、デジタル）変換の際分解能を上げたり
、入力レンジを拡大したシして、結局データのｂｉｔ
Ｆの増加等の、装置の拡大やコストの上昇等の欠点があ
った。
本発明の目的は、テークの４１４現性の向上や丸め雑音
の低減を図った減衰処理がｏＪ能となる、デジタル信号
処理袋ｆｆ’ｊを提供することにある。
の低減を図った減衰処理がｏＪ能となる、デジタル信号
処理袋ｆｆ’ｊを提供することにある。
本発明は、演算部において浮動小数点演算をｑ：１なう
ことにより、取り扱うデジクルデータのレンジを拡大し
、さらにＤ ／ Ａ変換部において、４’Ｎ １１デー
タの結果を仮数データに乗することによってアナログ信
号出方が得られる様に構成することとしたので、丸め誤
差やアンダーフローによるデータ情報の劣化が最小限に
おさえることが出来るようになった。
ことにより、取り扱うデジクルデータのレンジを拡大し
、さらにＤ ／ Ａ変換部において、４’Ｎ １１デー
タの結果を仮数データに乗することによってアナログ信
号出方が得られる様に構成することとしたので、丸め誤
差やアンダーフローによるデータ情報の劣化が最小限に
おさえることが出来るようになった。
以下、本発明の一実施例の要部ブロックを第１図に、ま
た第１図にて示された実施例の動作波形図を汀１２図に
示す。図において、１は信号入力端子、２は被演算テー
タ入カ部、６ｉｌ−ｉ′演算テテー入力部、４は演初８
部、８はＤ ／ Ａ変換部、９はり ／ Ａ変換部８の
一部で指数部データのＤ／Ａ変換部、１ｏは同じ＜ Ｄ
／ Ａ変換部８の一部で仮数部テークの１）／ＡＸ換
部、１１はＤ／Ａ変４す１部８の出力端子、１２は演算
部４の指数テーク出力部、１５は演算Ｊ）１４の仮１′
Ｙ（テーク出力部、１４ハ指数テ一タ出力部１２よりの
指数テークパスライン、１５は仮数テーク出力部１ろよ
りのイ反数データバスライン２１妊指数ス゛１１〜テー
タのＤ／ Ａ 変換部９のＤ／Ａ出力出力子１子）る。
た第１図にて示された実施例の動作波形図を汀１２図に
示す。図において、１は信号入力端子、２は被演算テー
タ入カ部、６ｉｌ−ｉ′演算テテー入力部、４は演初８
部、８はＤ ／ Ａ変換部、９はり ／ Ａ変換部８の
一部で指数部データのＤ／Ａ変換部、１ｏは同じ＜ Ｄ
／ Ａ変換部８の一部で仮数部テークの１）／ＡＸ換
部、１１はＤ／Ａ変４す１部８の出力端子、１２は演算
部４の指数テーク出力部、１５は演算Ｊ）１４の仮１′
Ｙ（テーク出力部、１４ハ指数テ一タ出力部１２よりの
指数テークパスライン、１５は仮数テーク出力部１ろよ
りのイ反数データバスライン２１妊指数ス゛１１〜テー
タのＤ／ Ａ 変換部９のＤ／Ａ出力出力子１子）る。
寸だ、第２図の２２は標漁時のＤ ／ Ａ変４ぢ・・部
８の出力特性、２３は上記出力特性２２の状態での理想
的紳’ｌ！Ｊ性、２４は指数モード時の出力％伯、２５
）；ｌ Ｌａ）：出力を特性２４の状態でのｊｊｌＨ想
直Ｈ％性であり、横１ｉ＋１は人カレペル、縦軸ば出力
デジタル値である。寸だ同図すは入力波形、Ｃは標準出
力波形、ｄけ固定小数点演宏モードによる出力波形、ｅ
は浮動小数点モードによる出力波形でλ・・／・。この
実施例においては、信号入力、ｊ：＃Ｈイ１にυ連続ま
た被処理信号が入力きれ、被演３７テーク人カ↑Ｉｓに
て処理きれデジタル信号としてバスタ・ｆンより酸９部
４に入力される。一方、演Ｊｖ−テータ入力部ろにて減
衰率の定数や随時変化するイ糸数などの子−りが処理さ
れテジ〃ル信只としてパスラインより演初一部４に入力
される。当然、元々被演算テーク入力部２や演１ζ−デ
ータ入力部ろへのデータ入力は、アナログ信号の場合と
デジタル信号の場合でも同様に構成できるのは明白であ
る。よって、演１９部４は定められた時間々隔で連続し
て浮動小数点モードによ、る乗算を行ない、結果をそれ
ぞれ指数テーク出力部１２および仮数デーｉ出力部１ろ
に出力される。指数テーク出力部１２と仮数テーク出力
部１３に出力されたテークはそれぞれ指数テークパスラ
イン１４と、仮数テークバスライン１５を経て、Ｉ）
／ Ａ ｌ”換部８へ供給され、。
８の出力特性、２３は上記出力特性２２の状態での理想
的紳’ｌ！Ｊ性、２４は指数モード時の出力％伯、２５
）；ｌ Ｌａ）：出力を特性２４の状態でのｊｊｌＨ想
直Ｈ％性であり、横１ｉ＋１は人カレペル、縦軸ば出力
デジタル値である。寸だ同図すは入力波形、Ｃは標準出
力波形、ｄけ固定小数点演宏モードによる出力波形、ｅ
は浮動小数点モードによる出力波形でλ・・／・。この
実施例においては、信号入力、ｊ：＃Ｈイ１にυ連続ま
た被処理信号が入力きれ、被演３７テーク人カ↑Ｉｓに
て処理きれデジタル信号としてバスタ・ｆンより酸９部
４に入力される。一方、演Ｊｖ−テータ入力部ろにて減
衰率の定数や随時変化するイ糸数などの子−りが処理さ
れテジ〃ル信只としてパスラインより演初一部４に入力
される。当然、元々被演算テーク入力部２や演１ζ−デ
ータ入力部ろへのデータ入力は、アナログ信号の場合と
デジタル信号の場合でも同様に構成できるのは明白であ
る。よって、演１９部４は定められた時間々隔で連続し
て浮動小数点モードによ、る乗算を行ない、結果をそれ
ぞれ指数テーク出力部１２および仮数デーｉ出力部１ろ
に出力される。指数テーク出力部１２と仮数テーク出力
部１３に出力されたテークはそれぞれ指数テークパスラ
イン１４と、仮数テークバスライン１５を経て、Ｉ）
／ Ａ ｌ”換部８へ供給され、。
Ｄ／Ａ変換されて、アナログ信号として出力される。
この時Ｄ／Ａ変挾部８にては指数データは指ｈ ｉｉｌ
＼テークのＤ／Ａ変換部９、仮数部テークのＤ ／ Ａ
ｙ換部１０にて俊侠される。このＤ／Ａ変侠部８では
、Ｄ／Ａ変侠をする際、指数部テークのＤ ／ Ａ 変
換部９での基準電圧があらかじめ定めら７ｔ ７’ｎ電
圧に設Ｗされている。一方、仮数部テークのＩＪ ／’
Ａ変１Ｑ部１０での基準電圧は上記指数部デー・りの
Ｌ）／Ａ変換部１０の出力電圧に依存している。したが
って指数部テークの１）／Ａ変換部１０の入力テークに
−１乗か入力されり、 Ｉ−ｉ“基数は２であＺので、
２つ丑り１／２の重みとなり、上記出力電圧ｄＸ斗’ｙ
） （Ｃ在る以−（’ −ＩＪ策ては２ つ１す１／２
の電圧を仮数１９１５子−ａ ｏ ｌ） ／ Ａ変換部
１０に基準策圧仙として供Ｘ６することが出来る理であ
る。したがって仮数部テークのＤ／Ａ変換部１０では、
この基準Ｎ川を最大価としてあらかじめ設定された分Ｊ
ｌ／Ｃ率にて出力が発生することになる。第２図を１月
いてさらに詳しく説明すると、第２図すの三角波が本実
ノ寵し１１の信号入力端子１に入力されると、同図ａ
ＩｔＣ示された標準理想直線特性２６にもとづいた一１
ｄ子化力・なされる。したがって、減衰率０、つまシ１
：１の出力がなされると、標準出力ＱＹ＋性２２にて出
力変換され、同図Ｃに示した出力波形が刊！らｉする。
＼テークのＤ／Ａ変換部９、仮数部テークのＤ ／ Ａ
ｙ換部１０にて俊侠される。このＤ／Ａ変侠部８では
、Ｄ／Ａ変侠をする際、指数部テークのＤ ／ Ａ 変
換部９での基準電圧があらかじめ定めら７ｔ ７’ｎ電
圧に設Ｗされている。一方、仮数部テークのＩＪ ／’
Ａ変１Ｑ部１０での基準電圧は上記指数部デー・りの
Ｌ）／Ａ変換部１０の出力電圧に依存している。したが
って指数部テークの１）／Ａ変換部１０の入力テークに
−１乗か入力されり、 Ｉ−ｉ“基数は２であＺので、
２つ丑り１／２の重みとなり、上記出力電圧ｄＸ斗’ｙ
） （Ｃ在る以−（’ −ＩＪ策ては２ つ１す１／２
の電圧を仮数１９１５子−ａ ｏ ｌ） ／ Ａ変換部
１０に基準策圧仙として供Ｘ６することが出来る理であ
る。したがって仮数部テークのＤ／Ａ変換部１０では、
この基準Ｎ川を最大価としてあらかじめ設定された分Ｊ
ｌ／Ｃ率にて出力が発生することになる。第２図を１月
いてさらに詳しく説明すると、第２図すの三角波が本実
ノ寵し１１の信号入力端子１に入力されると、同図ａ
ＩｔＣ示された標準理想直線特性２６にもとづいた一１
ｄ子化力・なされる。したがって、減衰率０、つまシ１
：１の出力がなされると、標準出力ＱＹ＋性２２にて出
力変換され、同図Ｃに示した出力波形が刊！らｉする。
ここで減衰率を一６ｄＢ、つまり１／２とず乙と従来と
同様固定小数点演算により演′ｐを１“１在うと指数テ
ークｄ−２°つま！ｌ１１／１で変化なしであるが、仮
数部はアンダーフローを起ｊ２て、丸め操作が加えられ
る事になυ、同図ｄで示した出力波形が得られる。ここ
で点線で示さｆＬだ波形は切上げた場合、実線で示され
た波形は切すてた場合であり、同図Ｃにて出力された波
形と相似の波形とはいいがたい波形となり、後段のアナ
ログ処理で内度増幅された場合には、もとの波形と同じ
波形とは大きな遣いのφんだ波形となってし、１う。一
方、浮動小数点演算を行なった場合には、本実Ｍ１ｊ例
では前述したように仮数部データのＤ／Ａ変換部１００
基準電圧値が半減するのみで、仮数部テークは同じ値で
あるので、同図ｅに示した波形が得られることになる。
同様固定小数点演算により演′ｐを１“１在うと指数テ
ークｄ−２°つま！ｌ１１／１で変化なしであるが、仮
数部はアンダーフローを起ｊ２て、丸め操作が加えられ
る事になυ、同図ｄで示した出力波形が得られる。ここ
で点線で示さｆＬだ波形は切上げた場合、実線で示され
た波形は切すてた場合であり、同図Ｃにて出力された波
形と相似の波形とはいいがたい波形となり、後段のアナ
ログ処理で内度増幅された場合には、もとの波形と同じ
波形とは大きな遣いのφんだ波形となってし、１う。一
方、浮動小数点演算を行なった場合には、本実Ｍ１ｊ例
では前述したように仮数部データのＤ／Ａ変換部１００
基準電圧値が半減するのみで、仮数部テークは同じ値で
あるので、同図ｅに示した波形が得られることになる。
したがって、後段のアナログ処理で再度増幅された場合
でも、当初設定された標準仕様にもとづいた波形が１↓
Ｊ現できることになる。以上説明したように、本発明の
動作は第２図ａに示した入出力特性の理想直線特性２６
が、動作時の理想直線特性２５のように傾むいた事にな
り、処理系の増幅率が可変動作していることである。
でも、当初設定された標準仕様にもとづいた波形が１↓
Ｊ現できることになる。以上説明したように、本発明の
動作は第２図ａに示した入出力特性の理想直線特性２６
が、動作時の理想直線特性２５のように傾むいた事にな
り、処理系の増幅率が可変動作していることである。
次に、本発明の実施例の要部ブロックを第６図により説
明する。第ろ図に丸・いて、第１図と同じ符号が付され
たプロ、りｄ同様の働きをするブロックである。５ｔ−
１指数判定部、６は仮数出力制御部、７はＤ ／ Ａ制
御部、１６は仮数出力制御部６によって制御されだ仮え
、４データと１〕／Ａ制御部７により制御さｉ′Ｌｋ相
数子−夕のパスライン、１９はＤ／Ａ匍制御部７によっ
て出力されるＤ／Ａ制御信号、２ｏは仮数出力制御部６
によって出力される仮数出力制征ｌ信号である。第６図
に示しだ実施例にても、部１図に７１＜された実施例と
同様に、演算部４に−Ｃ浮動小数点演算を行ない結果が
指数デー〃出力部１２および仮数データ出力部１６に出
力される。図に示されている様に、仮数テークは板敷テ
ークパスライン１５ヲ経て仮数出力側（ｙ＋部６へ供給
される。他方、指数テークは指数チークパスライン１４
を経て、指数判定部５とＤ／Ａ制御部７へ供給される。
明する。第ろ図に丸・いて、第１図と同じ符号が付され
たプロ、りｄ同様の働きをするブロックである。５ｔ−
１指数判定部、６は仮数出力制御部、７はＤ ／ Ａ制
御部、１６は仮数出力制御部６によって制御されだ仮え
、４データと１〕／Ａ制御部７により制御さｉ′Ｌｋ相
数子−夕のパスライン、１９はＤ／Ａ匍制御部７によっ
て出力されるＤ／Ａ制御信号、２ｏは仮数出力制御部６
によって出力される仮数出力制征ｌ信号である。第６図
に示しだ実施例にても、部１図に７１＜された実施例と
同様に、演算部４に−Ｃ浮動小数点演算を行ない結果が
指数デー〃出力部１２および仮数データ出力部１６に出
力される。図に示されている様に、仮数テークは板敷テ
ークパスライン１５ヲ経て仮数出力側（ｙ＋部６へ供給
される。他方、指数テークは指数チークパスライン１４
を経て、指数判定部５とＤ／Ａ制御部７へ供給される。
この指数判定部５からは判定出力信号１８を仮数出力制
御部６と、Ｄ／Ａ制御部７へ伝える。
御部６と、Ｄ／Ａ制御部７へ伝える。
この判定出力信号１８は、指数判定部５にてあらかしめ
指示されている仙より大きいか小さいかの指数テークの
大小比較を行ない、その結果太きけれは浮動小数７壱モ
ード、小さければ固定小数点モードと判定する。ここで
、浮動小数点モードの」転合は、判定出力信号１Ｂが供
給されている仮数出力制御部６は仮数データをパスライ
ン１６ｆ経てｆ） ／ Ａ変換部８へ供給される。一方
、Ｄ／Ａ制御￥；ＩＳ７も、指数チー々をパスライン１
６を経てＤ／Ａ変換部８へ供給される。この時、これら
のデータのｂｉｔ数はそすＬ（′れ設けられた）） ｉ
を数で０１９部４の被演算データ人力部２または演豹
デーク入力部６の入カテータｂｉｔ数に等しいテークｔ
￥で構成さｉｔている。上記構成によシ、上記第１し１
の実施例と同様の動作により出力端子１１により出力さ
れる。
指示されている仙より大きいか小さいかの指数テークの
大小比較を行ない、その結果太きけれは浮動小数７壱モ
ード、小さければ固定小数点モードと判定する。ここで
、浮動小数点モードの」転合は、判定出力信号１Ｂが供
給されている仮数出力制御部６は仮数データをパスライ
ン１６ｆ経てｆ） ／ Ａ変換部８へ供給される。一方
、Ｄ／Ａ制御￥；ＩＳ７も、指数チー々をパスライン１
６を経てＤ／Ａ変換部８へ供給される。この時、これら
のデータのｂｉｔ数はそすＬ（′れ設けられた）） ｉ
を数で０１９部４の被演算データ人力部２または演豹
デーク入力部６の入カテータｂｉｔ数に等しいテークｔ
￥で構成さｉｔている。上記構成によシ、上記第１し１
の実施例と同様の動作により出力端子１１により出力さ
れる。
他方、判定出力信＋３１８が固定小数点モードを伝えた
場合は、仮数出力制御部６は、仮数制御イ８゛号２０を
演算部４へ伝えて、演算テークを固定小数点型に整えて
再出力を要求する。その間、仮数出力制御部６は、デー
タ出力を一瞬停止し固定小数点テークに整えてデー 々
バス１６にｇ（玲する。また、Ｄ／Ａ制徊１部７ にお
いては、固定小数点モードでは、指数テーク０というこ
とであるから出力を阻止するだめ、Ｄ／Ａ制仙ｊ１呂骨
１９を出力し、Ｄ ／’ Ａ変換部８にての浮動小数点
モードでの動作を標準状態にて固定する。しだがってこ
の時は、指数部テークのＤ／Ａ変換部９は、標準値を出
力端子２１より仮数部テークのＤ／Ａ変換部１０の基準
１１１．汁イ１１１として供給する。
場合は、仮数出力制御部６は、仮数制御イ８゛号２０を
演算部４へ伝えて、演算テークを固定小数点型に整えて
再出力を要求する。その間、仮数出力制御部６は、デー
タ出力を一瞬停止し固定小数点テークに整えてデー 々
バス１６にｇ（玲する。また、Ｄ／Ａ制徊１部７ にお
いては、固定小数点モードでは、指数テーク０というこ
とであるから出力を阻止するだめ、Ｄ／Ａ制仙ｊ１呂骨
１９を出力し、Ｄ ／’ Ａ変換部８にての浮動小数点
モードでの動作を標準状態にて固定する。しだがってこ
の時は、指数部テークのＤ／Ａ変換部９は、標準値を出
力端子２１より仮数部テークのＤ／Ａ変換部１０の基準
１１１．汁イ１１１として供給する。
したがっで、この時は見かけ上Ｄ ／ Ａ変換部８は、
仮数部テークのＤ／ＡＪ換部１０の単独動作として見え
る。
仮数部テークのＤ／ＡＪ換部１０の単独動作として見え
る。
以下、第６図に示した笑１１」１例の動作を具体的に８
ｂｉｔデータによる動作としてさらに白−シ〈説明す
る。演算部４での入出力テークを８ ｂｉｔとすると、
通常の固定小数点モートでニタつ寸す２５６ レベルの
７’ −４レベルが４ツタ、１− 、＜ということであ
る。し、／ヒがって、減お１Ｎ−が６ｄ１３であれは１
２８．１２ｄＢになれは６４，１８ｄ＋＋でロ６２レベ
ルしか扱えないということである。しプζがって扱う信
妥のオ且さ、ダイナεワクレンジが問題となってきてし
まう。したがって、第１図に示した実施例の様に、仮数
チー〃出力部１ろの扱うｂｉｔ数も同じ（８ｂｉｔ、指
数データ出力部１２の扱うｂｉｔ数も８ ｂｉｔとする
と、１／２ の据幅レベルでも２５６レベルのデータ
が扱えることになる。
ｂｉｔデータによる動作としてさらに白−シ〈説明す
る。演算部４での入出力テークを８ ｂｉｔとすると、
通常の固定小数点モートでニタつ寸す２５６ レベルの
７’ −４レベルが４ツタ、１− 、＜ということであ
る。し、／ヒがって、減お１Ｎ−が６ｄ１３であれは１
２８．１２ｄＢになれは６４，１８ｄ＋＋でロ６２レベ
ルしか扱えないということである。しプζがって扱う信
妥のオ且さ、ダイナεワクレンジが問題となってきてし
まう。したがって、第１図に示した実施例の様に、仮数
チー〃出力部１ろの扱うｂｉｔ数も同じ（８ｂｉｔ、指
数データ出力部１２の扱うｂｉｔ数も８ ｂｉｔとする
と、１／２ の据幅レベルでも２５６レベルのデータ
が扱えることになる。
したがって １／２：’５６−Ｎ−８のレベルが扱える
ことになるので単に１６ビツトのデジタル信号処理装置
よりも高オ「１度かつ高減衰量が得られることになる。
ことになるので単に１６ビツトのデジタル信号処理装置
よりも高オ「１度かつ高減衰量が得られることになる。
しかしながら、実施例のように直接的にＤ／Ａ変換する
ばかりでなく、その他のデジタル処理を行なう場合は扱
うｂｉｔ数が増えてし甘い、装置が大規模になってし捷
う。そこで、第３図に示された実施例の様に、演算部４
での出力データを指数部２ｂｉｔ、仮数部６ ｂｉｔと
して、Ｄ／Ａ制御部７と仮数出力制御部６からパスライ
ン１６に供給する浮動小数点モードとすると、扱えるデ
ータは２６の仮数と２（２２−１）＝２３の指数が扱え
る。つまり１／２ のレベルまで扱え１／２８より精
度が上る。一方、この浮動小数点モードでは、固定小数
点モ・−ドに比べて、２６つ才り６４レベル以上の分解
能が得ら第１ない、従って減）Ｊイ・が少ないとき、つ
まり固定小数巧七−ドの時は固定小数点モード動作とす
る。
ばかりでなく、その他のデジタル処理を行なう場合は扱
うｂｉｔ数が増えてし甘い、装置が大規模になってし捷
う。そこで、第３図に示された実施例の様に、演算部４
での出力データを指数部２ｂｉｔ、仮数部６ ｂｉｔと
して、Ｄ／Ａ制御部７と仮数出力制御部６からパスライ
ン１６に供給する浮動小数点モードとすると、扱えるデ
ータは２６の仮数と２（２２−１）＝２３の指数が扱え
る。つまり１／２ のレベルまで扱え１／２８より精
度が上る。一方、この浮動小数点モードでは、固定小数
点モ・−ドに比べて、２６つ才り６４レベル以上の分解
能が得ら第１ない、従って減）Ｊイ・が少ないとき、つ
まり固定小数巧七−ドの時は固定小数点モード動作とす
る。
以上、実施例にて述べて来たことは、減衰処理について
述べて来たが係数が１ｊソ、上なら増幅処理動作となる
ことは河う丑でもないことであり、利得据幅にかかわる
処理が実現できる。
述べて来たが係数が１ｊソ、上なら増幅処理動作となる
ことは河う丑でもないことであり、利得据幅にかかわる
処理が実現できる。
本発明によれは、再現性の、ｊ：ｉｉい利得ｉ］変処理
のデジタル信号処理がＩｆ易に実用、できる。寸だ等制
約に高分解能、高精度処理が少ないｂｉｔ数で実現でき
る等、装置規模の縮小、コストの低減ができる。一方、
少ないｂｉｔ数にて装置が構成できるということは、従
来技術に比較して、同等の精度、分解能の装置に対して
処理速度を容易に高められる効果−がある。
のデジタル信号処理がＩｆ易に実用、できる。寸だ等制
約に高分解能、高精度処理が少ないｂｉｔ数で実現でき
る等、装置規模の縮小、コストの低減ができる。一方、
少ないｂｉｔ数にて装置が構成できるということは、従
来技術に比較して、同等の精度、分解能の装置に対して
処理速度を容易に高められる効果−がある。
第１図は本発明にょる一実施例の要部ブロック図、第２
図は、ＰＡ１図にて示された一実施例の動作波形図、第
ろ図は本発明にょ２一実施例の要部プロ、り区１である
。 ２・・・被演算チーｌ入力用Ｓ１ ３・、演１−）データ入力部、４・・・濱″９′一部、
５・・・指数判定部、 ６・・イ１叙出力制御部
、７・・ｌ）／Ａ制イ１１１＋部、 ８−１）／Ａ
変換部。 代理人弁理士 薄 １）利パ′辛 部 ２図 −１７７− Ｃｄ １ （ｅ）
図は、ＰＡ１図にて示された一実施例の動作波形図、第
ろ図は本発明にょ２一実施例の要部プロ、り区１である
。 ２・・・被演算チーｌ入力用Ｓ１ ３・、演１−）データ入力部、４・・・濱″９′一部、
５・・・指数判定部、 ６・・イ１叙出力制御部
、７・・ｌ）／Ａ制イ１１１＋部、 ８−１）／Ａ
変換部。 代理人弁理士 薄 １）利パ′辛 部 ２図 −１７７− Ｃｄ １ （ｅ）
Claims (1)
- １、 ビディオ信号やオーディオ信号等の信号処理を行
なうために、浮動小数点演算が行なえる演初１部、上記
演算部にて演算を行なうための被演算データ入力部、上
記演算部忙て演算を行なうための演算デーｌ入力部、上
記演算部にて演算された出力結果より、仮数部データを
変換出力するＤ／Ａ（デジクル。アナログ）変換部、上
記演算部にて演算された出力結果より、指数部データを
変換出力するＤ／Ａ変換部、および上記指数部データの
Ｄ／Ａ変換出力によって上記仮数部デ°−夕のＤ／Ａ変
換部の基準電圧が制御されるＤ／Ａ変換部によって構成
されていることを特徴とするデジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15660782A JPS5947837A (ja) | 1982-09-10 | 1982-09-10 | デジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15660782A JPS5947837A (ja) | 1982-09-10 | 1982-09-10 | デジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947837A true JPS5947837A (ja) | 1984-03-17 |
Family
ID=15631431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15660782A Pending JPS5947837A (ja) | 1982-09-10 | 1982-09-10 | デジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947837A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278213A (ja) * | 1985-06-03 | 1986-12-09 | Nec Corp | デジタルレベル変換回路 |
| JPS62190527A (ja) * | 1986-02-18 | 1987-08-20 | Oki Electric Ind Co Ltd | デイジタル信号処理プロセツサ |
-
1982
- 1982-09-10 JP JP15660782A patent/JPS5947837A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278213A (ja) * | 1985-06-03 | 1986-12-09 | Nec Corp | デジタルレベル変換回路 |
| JPS62190527A (ja) * | 1986-02-18 | 1987-08-20 | Oki Electric Ind Co Ltd | デイジタル信号処理プロセツサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012036B1 (ko) | 오디오 신호 스케일링 장치 및 방법 | |
| US4577287A (en) | Method and apparatus for generating digital signals representing periodic samples of a sine wave | |
| JPS5947837A (ja) | デジタル信号処理装置 | |
| US5511094A (en) | Signal processor for a sub-band coding system | |
| US6345285B1 (en) | Logarithmic value calculation circuit | |
| CN118377457A (zh) | 一种对数近似浮点乘法加速器算法及其电路 | |
| US20220137922A1 (en) | Bit-width optimization method for performing floating point to fixed point conversion | |
| US5182723A (en) | Computing method of floating-point represented data | |
| EP0673564B1 (en) | A device for conversion of a binary floating-point number into a binary 2-logarithm or the opposite | |
| KR960025309A (ko) | 의사발음(擬似發音)이 감소된 전자음원 (音源) 장치 | |
| US4737925A (en) | Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions | |
| KR910008382B1 (ko) | 제 산 기 | |
| US20210072958A1 (en) | Analog arithmetic unit | |
| JP3538512B2 (ja) | データ変換装置 | |
| US20250284461A1 (en) | Exponential function calculation method, exponential function calculation system, and exponential function calculation circuit | |
| US6308194B1 (en) | Discrete cosine transform circuit and operation method thereof | |
| JP2801472B2 (ja) | 浮動小数点演算装置 | |
| JPS62262900A (ja) | 正規化係数決定方式 | |
| JP3523104B2 (ja) | 固定小数点型乗加算器 | |
| JPH0870225A (ja) | 出力特性設定装置及び係数設定装置 | |
| JP3517979B2 (ja) | オーディオ信号処理方法とその装置 | |
| US20050283506A1 (en) | Attenuator, data signal processor, method for acquiring attenuation of attenuator, recording medium, and computer data signal | |
| CN116244558A (zh) | 一种减少大动态fft运算损失的截位与数制转换方法 | |
| JP2638344B2 (ja) | ディジタルデータ変換装置 | |
| US20070083587A1 (en) | Apparatus and method for calculating square root |