JPS5948899A - Ｒａｍのエラ−チエツク方法 - Google Patents
Ｒａｍのエラ−チエツク方法Info
- Publication number
- JPS5948899A JPS5948899A JP57157821A JP15782182A JPS5948899A JP S5948899 A JPS5948899 A JP S5948899A JP 57157821 A JP57157821 A JP 57157821A JP 15782182 A JP15782182 A JP 15782182A JP S5948899 A JPS5948899 A JP S5948899A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- data
- stored
- specific pattern
- error checking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000003860 storage Methods 0.000 abstract description 9
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 abstract 3
- 101150046378 RAM1 gene Proteins 0.000 abstract 3
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 abstract 3
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 5
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 5
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＲＡＭに記憶されたデータかバンクアンプ
電源電圧の低下や外部ノイズ等によって変化したか否か
詮簡単にチェックすることができるＲＡＭのエラーチェ
ック方法に関する。
電源電圧の低下や外部ノイズ等によって変化したか否か
詮簡単にチェックすることができるＲＡＭのエラーチェ
ック方法に関する。
例えば、料金秤とプリンタとを連０Ｊさせて１０ツト毎
の小計印字や日々の合計印字を行わせるものに”おいて
は、印字すべき計量データや価格データ等は、通常ＲＡ
Ｍ （ランダムアクセスメモリ）に記憶される。
の小計印字や日々の合計印字を行わせるものに”おいて
は、印字すべき計量データや価格データ等は、通常ＲＡ
Ｍ （ランダムアクセスメモリ）に記憶される。
ところが、周知のようにＲＡＭに記憶されたテークは、
バンクアップ電源の電圧低下や電源ライン、データライ
ン等からのノイズによって簡単に変化してし捷うことが
ある。
バンクアップ電源の電圧低下や電源ライン、データライ
ン等からのノイズによって簡単に変化してし捷うことが
ある。
このだめ、特に集計結果に信頼性か要求される−」二記
料金秤等においては、このような記憶テークの変化は重
大な問題となっていた。
料金秤等においては、このような記憶テークの変化は重
大な問題となっていた。
この発明は、このような問題に鑑みて捉案したもので、
ＲＡＭに記憶されたデータが変化したか否かを事前にチ
ェックすることかでき、したかつて、料金秤等の集計結
果の正誤を判定することかてきる新たな方法を提供する
ことを１」的とする。
ＲＡＭに記憶されたデータが変化したか否かを事前にチ
ェックすることかでき、したかつて、料金秤等の集計結
果の正誤を判定することかてきる新たな方法を提供する
ことを１」的とする。
この発１月は、ＲＡＭにエラーチェック用の特定パター
ンを記憶させ、該パターンの変化を検出することにより
、ＲＡｈｉに記憶されたテークのエラーをチェックする
ことを要旨とするものてあり。
ンを記憶させ、該パターンの変化を検出することにより
、ＲＡｈｉに記憶されたテークのエラーをチェックする
ことを要旨とするものてあり。
これにより記憶テークか変化したか否かを事前に調べる
ことができるようになり、上記料金秤等における集計結
果の正誤の判定が可能となる。
ことができるようになり、上記料金秤等における集計結
果の正誤の判定が可能となる。
また、この発明１は、エラーチェック用の特定パターン
を、同一内容のテークを記・１食した複数のＲＡＭに記
憶させ、これらのＲＡＭの特定パターンの変化を検出し
て、記憶データの正常なＲＡＭを検出するようにしてい
るので、いずれかのＲＡＭの記憶データか変化［７ても
、記憶データの正常なＲＡＭを選出して、このテ゛−夕
を用いるごとができる。
を、同一内容のテークを記・１食した複数のＲＡＭに記
憶させ、これらのＲＡＭの特定パターンの変化を検出し
て、記憶データの正常なＲＡＭを検出するようにしてい
るので、いずれかのＲＡＭの記憶データか変化［７ても
、記憶データの正常なＲＡＭを選出して、このテ゛−夕
を用いるごとができる。
以下、この発明の具体的方法の−ρｎを説１−Ｉ１．ｌ
する。
する。
捷ず、この発り」ては、例えば２進化１０′ｆｉＬコー
ド、あるいは１６進法におけるゝ’Ａ、” （１０１０
）からゝゝＦ″（１１１１）ｔでのいずれかのコードが
エラーチェック用の特定パターンとしてＲＡＭＫ記憶、
される。寸だ、この特定パターンＣゴ、第１図に示すよ
うに、例えば、価格、重ＪＪ１等のデータが記・膿され
たその残りの全判エリア（２）に記憶される。また、前
者のように特定パターンを特定エリア（２）に記憶させ
るときは、該特定エリア（２）は保存すべきデータが記
憶されたそのエリア（３）の近傍に設けられる。
ド、あるいは１６進法におけるゝ’Ａ、” （１０１０
）からゝゝＦ″（１１１１）ｔでのいずれかのコードが
エラーチェック用の特定パターンとしてＲＡＭＫ記憶、
される。寸だ、この特定パターンＣゴ、第１図に示すよ
うに、例えば、価格、重ＪＪ１等のデータが記・膿され
たその残りの全判エリア（２）に記憶される。また、前
者のように特定パターンを特定エリア（２）に記憶させ
るときは、該特定エリア（２）は保存すべきデータが記
憶されたそのエリア（３）の近傍に設けられる。
次に、この特定パターンが変化したか否かの検出は、こ
の特定パターンと、ＲＯＭ（リードオンリーメモリ）に
記憶された同一の特定パターンとを比較することにより
行われる。比較の結果、両パターンか−っても不一致で
あれば、そのＲＡＭの記憶データは変化したと判断し、
アラーム等を作動させるのである。
の特定パターンと、ＲＯＭ（リードオンリーメモリ）に
記憶された同一の特定パターンとを比較することにより
行われる。比較の結果、両パターンか−っても不一致で
あれば、そのＲＡＭの記憶データは変化したと判断し、
アラーム等を作動させるのである。
尚、第１図はこの特定パターンとして１６進法のゝゝＡ
” （１０１０）を記憶せしめた場合を示し、第″２
図は２進法のゝゝ５″（０１０１）を記憶せしめた場合
を示している。
” （１０１０）を記憶せしめた場合を示し、第″２
図は２進法のゝゝ５″（０１０１）を記憶せしめた場合
を示している。
以」二の例は、エラーチェック用の特定パターンを積極
的にＲＡＭＫ１１き込んで、記憶データのエラーをチェ
ックするものであるか、その他にＲＡＭに川き込まれた
データそのものか、エラーチェック用の特定パターンと
して利用できる場合かある。
的にＲＡＭＫ１１き込んで、記憶データのエラーをチェ
ックするものであるか、その他にＲＡＭに川き込まれた
データそのものか、エラーチェック用の特定パターンと
して利用できる場合かある。
例えば、価格、重量等の数値データか２進化ｌＯ進コー
ドて記・臆されている場合である。かかる場合には、こ
の数値データそのものをエラーチェック用の特定パター
ンとして利用Ｌ、該パターンか１６進法の”Ａ″（１０
１０）からゝゝＦ″ （１１１１）までの８ずれかに変
化していることが検出されれば、この数値データは変化
したと判断し、アラ−・ム等を作動させるのである。
ドて記・臆されている場合である。かかる場合には、こ
の数値データそのものをエラーチェック用の特定パター
ンとして利用Ｌ、該パターンか１６進法の”Ａ″（１０
１０）からゝゝＦ″ （１１１１）までの８ずれかに変
化していることが検出されれば、この数値データは変化
したと判断し、アラ−・ム等を作動させるのである。
次に、記憶データが変化しているこ吉か検出された場合
、該データをいかに処理するかが間！ｍとなる。一般に
は、変化の生じた記憶データはクリアされ、再度記憶せ
しめられる。しかし、記憶テークか一元性のものである
場合は、これを山：度記憶させることはできない。
、該データをいかに処理するかが間！ｍとなる。一般に
は、変化の生じた記憶データはクリアされ、再度記憶せ
しめられる。しかし、記憶テークか一元性のものである
場合は、これを山：度記憶させることはできない。
このような場合は、同一内容のデータを記憶させた複数
のＲＡＭにエラーチェック用の特定パターンを記憶させ
、これらのＲＡＭの特定パターンの変化を険“出するこ
とにより、いずれのＲＡ Ｍの記憶データにエラーが生
じたかをチェックするのである。これにより、記憶テー
クの正常なＲＡＭを選出することが可能になるとともに
、エラー・イ＆生による貴重なテークの消失を回ＩＩｒ
ｔするこ志かてきる。
のＲＡＭにエラーチェック用の特定パターンを記憶させ
、これらのＲＡＭの特定パターンの変化を険“出するこ
とにより、いずれのＲＡ Ｍの記憶データにエラーが生
じたかをチェックするのである。これにより、記憶テー
クの正常なＲＡＭを選出することが可能になるとともに
、エラー・イ＆生による貴重なテークの消失を回ＩＩｒ
ｔするこ志かてきる。
この場合、各ＲＡＭの記憶データの変化は、これらの記
憶データを互いに比較することで検出することができる
し、あるい（ｒｉ、各ＲＡＭに記憶された前記特定パタ
ーンの変化を調べることで検出することができる。この
前者の場合では、各記憶データを逐次比較することがで
きるので、記憶データの変化の検出に、より正確を期す
ことかできる。
憶データを互いに比較することで検出することができる
し、あるい（ｒｉ、各ＲＡＭに記憶された前記特定パタ
ーンの変化を調べることで検出することができる。この
前者の場合では、各記憶データを逐次比較することがで
きるので、記憶データの変化の検出に、より正確を期す
ことかできる。
第３図は、同一内容のテ゛−夕を記憶させたＲＡＭを２
つ用いて、いずれのＲＡＭの記憶テ゛−夕にエラーが生
じているかをチェックするフローチャートの一例を示す
。そして、そのフローは次のステップからなる。
つ用いて、いずれのＲＡＭの記憶テ゛−夕にエラーが生
じているかをチェックするフローチャートの一例を示す
。そして、そのフローは次のステップからなる。
ステップ１ニー１１ず、同一内容のテークを記憶させた
ＲＡＭ１とＲＡＭ ２吉を比較して両テータの一致、不
一致を判断する（ Ｓｌ）。一致しておれば、両データは 正常であるので、ＲＡＭのエラーチ ェックを終了し、メインのプログラ ムに戻る。捷た、不一致であれば、 次のステップ（Ｓ２）に移行する。
ＲＡＭ１とＲＡＭ ２吉を比較して両テータの一致、不
一致を判断する（ Ｓｌ）。一致しておれば、両データは 正常であるので、ＲＡＭのエラーチ ェックを終了し、メインのプログラ ムに戻る。捷た、不一致であれば、 次のステップ（Ｓ２）に移行する。
ステップ２：ここではＲＡＭ １の特定パターンの変化
を調べて、そのパターンに、ｆ化か あるか否かを判断する（Ｓ２）。゛トリ断の結果、特定
パターンに変化かあれ ば、■＜ＡＭｌの記憶データは変化していると判断され
るので、次のＲＡＭ２ のエラーチェック（Ｓ４．＋に移行する。
を調べて、そのパターンに、ｆ化か あるか否かを判断する（Ｓ２）。゛トリ断の結果、特定
パターンに変化かあれ ば、■＜ＡＭｌの記憶データは変化していると判断され
るので、次のＲＡＭ２ のエラーチェック（Ｓ４．＋に移行する。
ステップ３：捷だ、特定パターンに変化かなけれは、こ
のＲＡＭ １の記憶データは正常であると判断されるの
で、このＲＡＭ １の記憶データをＲＡＭ ２にも記憶させて（Ｓ３）、
メインのプログラムに 戻る。
のＲＡＭ １の記憶データは正常であると判断されるの
で、このＲＡＭ １の記憶データをＲＡＭ ２にも記憶させて（Ｓ３）、
メインのプログラムに 戻る。
ステップ４ ： ＲＡＭ １の特定パターンに変化があ
れば、次ＫＲＡＭ２の特定パターンの変 化ケ調へて、そのパターンに変化が あるか否かを判断する（Ｓ４）。ナ１ノ断の結果その特
定パターンに変化かな ければ、後述のステップ６に移行し、 また、変化があれば、次のステップ ５に移行する。
れば、次ＫＲＡＭ２の特定パターンの変 化ケ調へて、そのパターンに変化が あるか否かを判断する（Ｓ４）。ナ１ノ断の結果その特
定パターンに変化かな ければ、後述のステップ６に移行し、 また、変化があれば、次のステップ ５に移行する。
ステップ５：ＲＡＭ２の特定パターンに変化かあれば、
ＲＡＭ １ 、 ＲＡＭ ２のいずれの記憶データも変
化していると判断される ので、両データを全てクリアしくＳ５）。
ＲＡＭ １ 、 ＲＡＭ ２のいずれの記憶データも変
化していると判断される ので、両データを全てクリアしくＳ５）。
次のエラーチェックに備えるために
ステップ７ （Ｓ７）に移行する。
ステップ６：ｔた、ＲＡＭ２の特定パターンに変化がな
ければ、ＲＡＭ２の記憶データは 正常であると判断されるので、この ＲＡＭ２の記憶データをＲＡＭ Ｉ Ｋも記憶させて（
Ｓ６）、メインのプログラ ムに戻る。
ければ、ＲＡＭ２の記憶データは 正常であると判断されるので、この ＲＡＭ２の記憶データをＲＡＭ Ｉ Ｋも記憶させて（
Ｓ６）、メインのプログラ ムに戻る。
ステップ７．８：全データかクリアされた場合（Ｓ５）
は、エラーチェック用の特定パター ンをＲＡＭ １、ＲＡｌｖｉ２に記憶させ（Ｓ７）、続
いて、全データかクリアされた ことを表示するアラームを表示させ てメインのプログラムに仄る（Ｓ８）。
は、エラーチェック用の特定パター ンをＲＡＭ １、ＲＡｌｖｉ２に記憶させ（Ｓ７）、続
いて、全データかクリアされた ことを表示するアラームを表示させ てメインのプログラムに仄る（Ｓ８）。
この場合、記憶データが２進化１，０進コードで表わさ
れた数値データであるときは、前述したように該デ゛−
夕そのものをエラーチェック用の特定パターンとして利
用することができるので、この場合にはステップ７の処
理を省略することかできる。まだ、このフローにおいて
は、同一内容のデータを記憶させるＲＡＭを２つ用いた
場合の例を示したか、これに限定されるもので１はなく
、多数のＲＡＭを用いて同様なチェックを行わせること
もできる。この場合には記憶テークの正常なＲＡＭの確
保か容易になる。
れた数値データであるときは、前述したように該デ゛−
夕そのものをエラーチェック用の特定パターンとして利
用することができるので、この場合にはステップ７の処
理を省略することかできる。まだ、このフローにおいて
は、同一内容のデータを記憶させるＲＡＭを２つ用いた
場合の例を示したか、これに限定されるもので１はなく
、多数のＲＡＭを用いて同様なチェックを行わせること
もできる。この場合には記憶テークの正常なＲＡＭの確
保か容易になる。
勿論、ＲＡＭを複数用いる場合は、１つのＲＡＭに発生
した記憶テークのエラーか能のＲＡ、Ｍにも波及しない
ように夫々を電気的に独立させる必票かある。
した記憶テークのエラーか能のＲＡ、Ｍにも波及しない
ように夫々を電気的に独立させる必票かある。
以上説明したように、この発明は、ＲＡＭにエラーチェ
ック用の特定パターンを記憶させ、該パターンの変化を
検出することにより、ＲＡ、Ｍ Ｋ記憶されたデータの
エラーをチェックするようにしたので、記憶データが変
化したか否かを事前に調べることができる。したかつて
、料金秤等に適用した場合は、その集計結果の正誤の判
定を行うことができ、かかる料金秤等の集計結果の１討
頼性を向」ニさせることができる。また、この発明にお
いては、エラーチェック用の特定パターンを同一内容の
データを記憶した複数のＲＡＭに記憶させ、これらのＲ
ＡＭの特定パターンの変化を検出して、記憶データの正
常なＲＡＭを炭山するようにしたので、いずれかのＲＡ
Ｍの５己（意テ゛−夕か変ｒヒしても、記憶データの正
常なＲＡＭを選出して、そのデータを用いることができ
る。したかつて、」１記料金秤等に適用した場合には、
その集計結果の信頼性をさらに向上することができる。
ック用の特定パターンを記憶させ、該パターンの変化を
検出することにより、ＲＡ、Ｍ Ｋ記憶されたデータの
エラーをチェックするようにしたので、記憶データが変
化したか否かを事前に調べることができる。したかつて
、料金秤等に適用した場合は、その集計結果の正誤の判
定を行うことができ、かかる料金秤等の集計結果の１討
頼性を向」ニさせることができる。また、この発明にお
いては、エラーチェック用の特定パターンを同一内容の
データを記憶した複数のＲＡＭに記憶させ、これらのＲ
ＡＭの特定パターンの変化を検出して、記憶データの正
常なＲＡＭを炭山するようにしたので、いずれかのＲＡ
Ｍの５己（意テ゛−夕か変ｒヒしても、記憶データの正
常なＲＡＭを選出して、そのデータを用いることができ
る。したかつて、」１記料金秤等に適用した場合には、
その集計結果の信頼性をさらに向上することができる。
第１図、第２図はこの発明方法に使用する特定パターン
記憶エリアの説明図であり、第３図は、２つのＲＡＭを
用いて記憶データのエラーをチェックする場合のフロー
チャートである。 １・・・ＲＡＭ、 ２．・特定エリア
、２′・余剰エリア。 第２図 【 第３図
記憶エリアの説明図であり、第３図は、２つのＲＡＭを
用いて記憶データのエラーをチェックする場合のフロー
チャートである。 １・・・ＲＡＭ、 ２．・特定エリア
、２′・余剰エリア。 第２図 【 第３図
Claims (1)
- 【特許請求の範囲】 （１） ＲＡＭ にエラーチェック用の特定パターンを
記憶させ、該パターンの変化を検出することにより、Ｒ
ＡＭに記憶されたデータのエラーをチェックすることを
特徴とするＲＡＭ のエラーチェック方法。 （２、特許請求の範囲第１項記載のＲＡＭのエラーチェ
ック方法において、同一内容のデータを記憶させた複数
のＲＡＭにエラーチェック用の特定パターンを記憶させ
るとともに、これらのＲＡＭの記憶データのエラーをチ
ェックして、記憶データの正常なＲＡＭを検出すること
を特徴とす、るＲＡＭのエラーチェック方法。 （３） エラーチェック用の特定パターンをＲＡＭ内
の金利エリアに記憶させることを特徴とする特許請求の
範囲第１項又は第２項記載のＲＡＭのエラーチェック方
法、。 （４） エラーチェック用の特定パターンを分散的に
指定したＲＡＭ内の複数の特定エリアに記憶させること
を特徴とする特許請求の範囲第１項又は第２項記載のＲ
ＡＭのエラーチェック方法。 （５）２進化１０進コードのデータがＲＡＭに記憶され
ている時は、該テ゛−夕をエラーチェック用の特定パタ
ーンとし、該データか１６進法の１１Ａ″からゝＩＦ″
までのいずれかに変化したか否かを検出することを特徴
とする特許請求の範囲第１項又は第２項記載のＲＡＭの
エラーヂエッタ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157821A JPS5948899A (ja) | 1982-09-09 | 1982-09-09 | Ｒａｍのエラ−チエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57157821A JPS5948899A (ja) | 1982-09-09 | 1982-09-09 | Ｒａｍのエラ−チエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5948899A true JPS5948899A (ja) | 1984-03-21 |
Family
ID=15658037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57157821A Pending JPS5948899A (ja) | 1982-09-09 | 1982-09-09 | Ｒａｍのエラ−チエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948899A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63230370A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | プリンタ装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562600A (en) * | 1978-11-02 | 1980-05-12 | Mitsubishi Electric Corp | Availability decision method of power failure security in volatile semiconductor memory |
| JPS55135395A (en) * | 1979-04-05 | 1980-10-22 | Toshiba Corp | Storage unit for infromation |
| JPS55142499A (en) * | 1979-04-16 | 1980-11-07 | Tektronix Inc | Electronic device having memory |
| JPS5764397A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
| JPS57117195A (en) * | 1981-01-10 | 1982-07-21 | Mitsubishi Electric Corp | Computer device |
| JPS5870496A (ja) * | 1981-10-21 | 1983-04-26 | Matsushita Electric Ind Co Ltd | メモリ装置のチエツク方法 |
-
1982
- 1982-09-09 JP JP57157821A patent/JPS5948899A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5562600A (en) * | 1978-11-02 | 1980-05-12 | Mitsubishi Electric Corp | Availability decision method of power failure security in volatile semiconductor memory |
| JPS55135395A (en) * | 1979-04-05 | 1980-10-22 | Toshiba Corp | Storage unit for infromation |
| JPS55142499A (en) * | 1979-04-16 | 1980-11-07 | Tektronix Inc | Electronic device having memory |
| JPS5764397A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
| JPS57117195A (en) * | 1981-01-10 | 1982-07-21 | Mitsubishi Electric Corp | Computer device |
| JPS5870496A (ja) * | 1981-10-21 | 1983-04-26 | Matsushita Electric Ind Co Ltd | メモリ装置のチエツク方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63230370A (ja) * | 1987-03-19 | 1988-09-26 | Fujitsu Ltd | プリンタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4055757A (en) | Calculator apparatus with annuity switch for performing begin-and end-period annuity calculations | |
| US4503503A (en) | Transaction processing apparatus for storing and/or calculating costs, sales, deductions, number of sales, cost multiplier, and profit, in a departmentalized format | |
| Tyworth | Modeling transportation-inventory trade-offs in a stochastic setting. | |
| US4180206A (en) | Merchandise sales control system | |
| CN109165959A (zh) | 基于区块链的供应链查询方法和装置 | |
| Tsigas et al. | Estimates of systematic reporting biases in trade statistics | |
| US3571581A (en) | Digit verification system for an electronic transaction recorder | |
| US4742521A (en) | Bar cord information input confirming method | |
| CN110516914B (zh) | 单一窗口辅助方法、终端及计算机可读存储介质 | |
| US3825085A (en) | Price computing scale with parity check of price entry | |
| JP2547981B2 (ja) | デ−タ集計装置 | |
| JPS602714B2 (ja) | 印字文字認識装置 | |
| US2731199A (en) | Computing mechanisms for checking computations | |
| JPS58200388A (ja) | 電子式メモリのデ−タチエツク方式 | |
| JP3182467B2 (ja) | 電子料金秤及びラベルプリンタ | |
| JPH04145575A (ja) | 品出し商品の検品方法とその検品装置 | |
| JPS5920199B2 (ja) | メモリ・チエツク方式 | |
| JPH0417558B2 (ja) | ||
| JPH0418072Y2 (ja) | ||
| DE1956642C3 (de) | Preisberechnungswaage | |
| JPS6358597A (ja) | 電子式キヤツシユレジスタ | |
| JP3093332B2 (ja) | 電子料金秤 | |
| JPS61188692A (ja) | 電子キヤツシユレジスタ | |
| JPS6213166Y2 (ja) | ||
| JPS59153259A (ja) | 取引処理装置 |