JPS5949009A - Signal attenuator - Google Patents
Signal attenuatorInfo
- Publication number
- JPS5949009A JPS5949009A JP16002682A JP16002682A JPS5949009A JP S5949009 A JPS5949009 A JP S5949009A JP 16002682 A JP16002682 A JP 16002682A JP 16002682 A JP16002682 A JP 16002682A JP S5949009 A JPS5949009 A JP S5949009A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- analog switch
- input terminal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 206010034133 Pathogen resistance Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
- Attenuators (AREA)
Abstract
Description
【発明の詳細な説明】
（イ）技術分野
本発明は、所謂、電子ボリュームと称されるオーディオ
装置の音量調整器に好適な信号減衰器に係り、特に、信
号減衰器に含まれるアナログスイッチの切替ノイズの防
止に関する。Detailed Description of the Invention (a) Technical Field The present invention relates to a signal attenuator suitable for a volume adjuster of an audio device, called an electronic volume, and particularly relates to a signal attenuator suitable for a volume adjuster of an audio device, which is called an electronic volume. Regarding prevention of switching noise.
（ロ）背景技術
一般に、電子ボリュームと称される音量調整器の信号減
衰器は、第１図に示すように、アンプ及びスピーカー等
よりなる負荷（１）に接続される信号出力端子（２）と
、負荷（１）に比べ低インピーダンスの入力信号源（３
）及びバイアス回路（４）から、各々、入力信号■１と
バイアス電圧■を入力する信号入力端子（５）及びバイ
アス入力端子（６）と、信号入力端子（５）とバイアス
入力端子（６）との間に接続され、複数の抵抗（７ａ）
（７ｂ）・・（７ｅ）（７ｆ）が直列接続されて構成
された抵抗分圧回路（７）と、抵抗分圧回路（７）の各
抵抗の一端に入力端が接続され、且つ、出力端が共通に
信号出力端子（２）に接続された複数のアナログスイッ
チ（８ａ）（８ｂ） −（８ｆ０８ｇ）とより構成され
ている。そして、操作ボタン（９）を押すと、押した回
数に対応するクロックパルスＣＬが発振器（１０からカ
ウンタ（ロ）に印加され、このカウンタ０υの出力をデ
コードするデコーダ＠の出力り。ＤＩ・・・・・・Ｄｎ
−。(B) Background Art In general, a signal attenuator for a volume adjuster called an electronic volume, as shown in Fig. 1, has a signal output terminal (2) connected to a load (1) consisting of an amplifier, a speaker, etc. and an input signal source (3) with low impedance compared to the load (1).
) and the bias circuit (4), a signal input terminal (5) and a bias input terminal (6) to which input signal ■1 and bias voltage ■ are respectively input, and a signal input terminal (5) and a bias input terminal (6). A plurality of resistors (7a) connected between
(7b)...(7e) (7f) are connected in series to form a resistive voltage divider circuit (7), and an input end is connected to one end of each resistor of the resistive voltage divider circuit (7), and an output It is composed of a plurality of analog switches (8a) (8b) - (8f08g) whose ends are commonly connected to the signal output terminal (2). Then, when the operation button (9) is pressed, a clock pulse CL corresponding to the number of times the button is pressed is applied from the oscillator (10) to the counter (B), and the output of the decoder @ that decodes the output of this counter 0υ is output. ...Dn
−.
Ｄ、が、アナログスイッチ（８ａＸ８ｂ）・’・（８ｆ
）（８ｇ）に制御’ｆＴ号として入力されろ。そして、
この制御信号により複数のアナログスイッチのいずれか
１個がオンされ、オンしたアナログスイッチが接続され
た分圧点の電圧が、出力信号電圧Ｖ。とじて信号出力端
子（２）に現われる。D, is an analog switch (8aX8b)・'・(8f
) (8g) as the control 'fT number. and,
This control signal turns on one of the plurality of analog switches, and the voltage at the voltage dividing point to which the turned-on analog switch is connected is the output signal voltage V. The signal appears at the signal output terminal (2).
又、アナログスイッチ（８ａＸ８１＞） −（８ｆ）
（８ｇ）は、一般に、第２図に示すように、第１及び第
２の電極が各々共通接続されたＰ型及びＮ型のトランジ
スタα■及びα→より構成される伝送ゲートに）を有し
ており、各々の共通電極が入力端θＱ及び出力端（１７
）に接続されている。そして、Ｎ型及びＰ型トランジス
タα→及び０．１の各ゲートには、制御信号り及びその
反転信号が印加され、伝送ゲート■のオンオフ制御が行
なわれる。Also, analog switch (8aX81>) - (8f)
(8g) generally has a transmission gate consisting of P-type and N-type transistors α■ and α→ whose first and second electrodes are commonly connected, respectively, as shown in FIG. Each common electrode is connected to the input end θQ and the output end (17
)It is connected to the. A control signal and its inverted signal are applied to the gates of the N-type and P-type transistors α→ and 0.1, and the on/off control of the transmission gate (2) is performed.
ところで、信号減衰器の複数のアナログスイッチのうち
、アナログスイッチ（８ｇ）は、入力端が抵抗分圧回路
（７）を介することフエ＜直接バイアス入力端子（６）
に接続されており、電子ボリュームに適用した場合には
、クロスト−りを小さくするために、このアナログスイ
ッチ（８ｇ）のオン抵抗を小さくしなくてはならない。By the way, among the multiple analog switches of the signal attenuator, the analog switch (8g) has an input terminal that is connected via a resistor voltage divider circuit (7).
When applied to an electronic volume, the on-resistance of this analog switch (8g) must be reduced in order to reduce crosstalk.
従って、アナログスイッチ（８ｇ）を構成するＰ型及び
Ｎ型トランジスタθ■及び（１４）のサイズを太きくし
な（ではならないが、トランジスタのサイズを大きくす
ると、ケートソース容量及びゲート・ドレイン容量も太
き（なってしまうため、アナログスイッチの切替時には
、ゲートの電圧変化がこれらの容量を介して出力に漏れ
込み、切替ノイズが出力側に現われて１〜まうという欠
点があった。Therefore, the size of the P-type and N-type transistors θ■ and (14) constituting the analog switch (8g) must be increased (although it is not necessary to increase the size of the transistors), the gate-source capacitance and gate-drain capacitance also increase. Therefore, when switching the analog switch, voltage changes at the gate leak into the output through these capacitors, causing switching noise to appear on the output side, resulting in a shortcoming.
（・→ 発明の目的
本発明は、信号減衰器に含まれろアナログスイッチ、特
に入力端が直接バイアス入力端子に接続されているアナ
ログスイッチの切替ノイズを大幅に減少させることによ
り、電子ボリー−ムに適用した場合、クロストークを極
力抑えることを可能にした新規な信号減衰器を提供する
ものである。(・→ Purpose of the Invention The present invention significantly reduces the switching noise of an analog switch included in a signal attenuator, especially an analog switch whose input terminal is directly connected to a bias input terminal, thereby reducing the electronic volume. The present invention provides a novel signal attenuator that makes it possible to suppress crosstalk as much as possible when applied.
に）実施例
第３図は、本発明による信号減衰器の一実施例を示すブ
ロック図であり、第１図と同一構成には同一番号を付し
ている。B) Embodiment FIG. 3 is a block diagram showing an embodiment of a signal attenuator according to the present invention, and the same components as in FIG. 1 are given the same numbers.
本発明の信号減衰器においては、第３図に示すように、
複数のアナログスイッチのうち、入力端が直接バイアス
端子（６）に接続されているアナログスイッチ（８ｇ）
に、このアナログスイッチ（８ｇ）よりサイズの小さい
アナログスイッチ（ト）を並列に接続している。そして
、アナログスイッチ（８ａ）（８ｂ）・・・（８ｆ）に
は第１図と同様、デコーダ（イ）の出力り。、 Ｄ＋・
・・Ｄｎ−１を制御信号として印加しているが、アナロ
グスイッチ（８ｇ）には制御信号り。を遅延回路θ呻に
より遅延させた信号を印加し、並列に接続したサイズの
小さなアナログスイッチ（ト）には信号り。を印加して
いる。ここで、アナログスイッチ（８ｇ）は、他のアナ
ログスイッチ（８ａ）（８ｂ）−（８ｆ）よりサイズが
大きいものとする。In the signal attenuator of the present invention, as shown in FIG.
Among multiple analog switches, an analog switch (8g) whose input end is directly connected to the bias terminal (6)
An analog switch (G) smaller in size than this analog switch (8g) is connected in parallel. The analog switches (8a), (8b), . . . (8f) have the outputs of the decoder (a) as in FIG. , D+・
...Dn-1 is applied as a control signal, but there is no control signal to the analog switch (8g). A signal delayed by a delay circuit θ is applied, and a signal is sent to a small analog switch (G) connected in parallel. is being applied. Here, it is assumed that the analog switch (8g) is larger in size than the other analog switches (8a), (8b) to (8f).
そこで、制御信号り。Ｄ、・・・Ｄ、、 Ｄ、が「００
・・・・・・１０」から「００・・・・・・０１」に変
化したとすると、アナログスイッチ（８ｇ）には制御信
号り。の遅延信号が印加されているため、すぐにはオン
せず、先に、小さなアナログスイッチ０杓がオンする。Therefore, there is a control signal. D,...D,, D, is "00
...10" to "00...01", the analog switch (8g) receives a control signal. Since the delayed signal is applied, it does not turn on immediately, but the small analog switch 0 is turned on first.
このオン時には、アナログスイッチＱ８１のサイズが小
さいため、小さな切替ノイズしか発生しない。そして、
その後、遅延信号が「１」となって、アナログスイッチ
（８ｇ）がオンする際、大きな切替ノイズが発生するが
、先に小さなアナログスイッチ０８１がオンしており、
しかも信号出力端子（２）に接続された負荷（１）に比
べ、バイアス回路（４）の方が低インピーダンスなので
、発生した切替ノイズは並列に接続した小さなアナログ
スイッチ０枠を介してノくイアス回路（４）側にバイパ
スされてしまい、負荷（１）側には切替ノイズはほとん
ど現われない。このようにして、アナログスイッチ０枠
のオン時の切替ノイズをほとんど出力側に現われないよ
うにすることができる。At this ON time, since the analog switch Q81 is small in size, only small switching noise is generated. and,
After that, when the delay signal becomes "1" and the analog switch (8g) is turned on, a large switching noise occurs, but the small analog switch 081 is turned on first.
Moreover, since the bias circuit (4) has a lower impedance than the load (1) connected to the signal output terminal (2), the generated switching noise is channeled through the small analog switch 0 frame connected in parallel. It is bypassed to the circuit (4) side, and almost no switching noise appears on the load (1) side. In this way, switching noise when the analog switch 0 frame is turned on can be prevented from appearing on the output side.
又、制御信号り。Ｄ、・・・・・・Ｄ、、 Ｄｏが「０
０・・・・・・０月から１００・・・・・・１０」に変
化すると、並列に接続されたアナログスイッチ（至）は
アナログスイッチ（８ｇ）オフするより前に、前段のア
ナログスイット（８ｆ）がオンするので、アナログスイ
ッチ（８ｇ）のオフ時の切替ノイズは、前段のアナログ
スイッチ（８ｆ）を介してバイアス回路（４）側にバイ
パスされてしまい、やはり、出力側にはほとんど切替ノ
イズが現われな（なる。Also, control signal. D,...D,, Do is "0"
When it changes from 0...0 to 100...10, the analog switch connected in parallel (to) turns off the previous analog switch (8g) before turning off the analog switch (8g). 8f) is turned on, the switching noise when the analog switch (8g) is off is bypassed to the bias circuit (4) side via the analog switch (8f) in the previous stage, and as expected, almost no switching noise is transmitted to the output side. The noise does not appear.
次に、伝送ゲートを構成するＰ型及びＮ型トランジスタ
のゲートを定電流で制御するアナログスイッチを用いた
場合の実施例について、第４図を参照しながら説明する
。Next, an embodiment using an analog switch for controlling the gates of P-type and N-type transistors constituting a transmission gate with constant current will be described with reference to FIG.
第４図は、第３図のアナログスイッチ（８ｇ）（ト）（
８ｆ）に対応する部分の要部詳細図であり、伝送ゲート
に）は、入力端が直接バイアス入力端子（６）に接続さ
れ出力端が信号出力端子に接続されている。Figure 4 shows the analog switch (8g) (g) (
8f), in which the input terminal of the transmission gate () is directly connected to the bias input terminal (6) and the output terminal is connected to the signal output terminal.
又、轡は、伝送ゲートリよりサイズが小さく伝送ゲート
Ｈに並列に接続された伝送ゲートであり、■は前段の伝
送ゲートである。尚、第３図の実施例と同様、伝送ゲー
トに）のサイズは伝送ゲート啼のサイズより太きいもの
とする。Further, 轡 is a transmission gate which is smaller in size than the transmission gate and is connected in parallel to the transmission gate H, and ■ is the transmission gate at the previous stage. Note that, as in the embodiment shown in FIG. 3, the size of the transmission gate is larger than the size of the transmission gate.
又、第４図において、翰（ハ）（ホ）（イ）翰翰は定電
流源であり、（４ＣＸ！０ＨａＣｎ■はＰ型及びＮ型ト
ランジスタより構成され、制御信号Ｄ−＋ 、Ｄｎ及び
そσ）反転信号に応じて、伝送ゲートに）轡すを構成す
るＰ型及びＮ型トランジスタのゲートを定電流源に切替
接続するための切替スイッチである。尚、以下の説明に
おいては、全ての定電流値は同一とする。In addition, in FIG. 4, the wires (C), (E), and (A) are constant current sources, and (4CX!0HaCn■ is composed of P-type and N-type transistors, and the control signals D-+, Dn, and This is a selector switch for selectively connecting the gates of the P-type and N-type transistors constituting the transmission gate to a constant current source in response to an inverted signal. In addition, in the following description, all constant current values are assumed to be the same.
そこで、デコーダからの制御信号り。Ｄ、・・・Ｄｎ−
＋Ｄ、が「００・・・・・・１０」から［００・・・・
・・０１］にｉ化すると、切替スイッチのＰ型トランジ
スタ（ト）及びに）とＮ型トランジスタ（ロ）及び（ハ
）がオンするので、伝送ゲートのＰ型トランジスター及
びに）σ）各ゲートは、各々、定電流源（ホ）及び翰に
接続され、そσ）ゲートと基板との間の容量、即ち、ゲ
ート容量Ｃｏｐ及びＣｐは充電が開始される。又、伝送
ゲートのＮ型トランジスタ０η及び（６）の各ゲートは
、各々、定電流源−及び（ハ）に接続され、ゲート容量
ＣｎＮ及びＣＭ も充電が開始される。しかしながら、
伝送ゲート嫂のサイズは伝送ゲートに）のサイズより小
さいため、ゲート容量Ｃｐ及びＣＭは、各々、Ｃｎ１ｌ
及びＣｎＮより容量が小さく、従って、サイズの小さな
伝送ゲーｌ１ｌ）が伝送ゲートに）より先にオンする。Therefore, the control signal from the decoder. D,...Dn-
+D, from "00...10" to [00...
...01], the P-type transistors (G) and 2) of the changeover switch and the N-type transistors (B) and (C) of the changeover switch are turned on, so the P-type transistor of the transmission gate and each gate are connected to a constant current source (e) and a wire, respectively, and the capacitances between the gate and the substrate (σ), that is, the gate capacitances Cop and Cp, start charging. Further, the gates of the N-type transistors 0η and (6) of the transmission gate are connected to the constant current sources - and (c), respectively, and charging of the gate capacitances CnN and CM is also started. however,
Since the size of the transmission gate is smaller than the size of the transmission gate, the gate capacitances Cp and CM are respectively Cn1l
and CnN, and therefore the smaller-sized transmission gate (11l) turns on earlier than the transmission gate (11l).
このため、第３図の実施例と同様、伝送ゲートに）がオ
ンする際の大きな切替ノイズは、伝送ゲート（ロ）を介
してバイアス入力端子（６）からバイアス回路にバイア
スされてしまい、出力側には現われない。Therefore, similar to the embodiment shown in Fig. 3, the large switching noise when the transmission gate (b) is turned on is biased from the bias input terminal (6) to the bias circuit via the transmission gate (b), and the output It doesn't appear on your side.
又、デコーダからの制御信号り。Ｄ、・・・・・・Ｄｎ
−１Ｄｒｌが「００・・・・・・０１」から「００・・
・・・・１０」に変化すると、切換スイッチり及び咎の
Ｐ型トランジスタ（財）及びＮ型トランジスタ（ロ）が
オンして、前段の伝送ゲートりのＰ型トランジスタ（ハ
）及びＮ型トランジスタθＱは、各々、定電流源−及び
（ハ）に接続され・ゲート容量Ｃｎ−１ｐ及びｃｎ−＋
＊は充電を開始・する。一方、伝送ゲートのＰ型トラン
ジスタ（ホ）及び■は、各々定電流源（ホ）及び（ハ）
に、そして、伝送ゲートのＮ型トランジスタ（ロ）及び
θ本マ、各々、定電流源（イ）及びい９に接続され、ゲ
ート容量Ｃｎ、及びＣ２、ＣｎＮ及びＣ９は蓄えた電荷
の放電を開始し、サイズの小さな伝送ゲー）Ｃ２ηが先
にオフする。しかしながら、ゲート容量ｃｎ−ｊｐ及び
Ｃｎ−、Ｎは、各々、Ｃｏｐ及びＣｎＮより容量が小さ
いため、前段の伝送ゲートに）がオンした後、伝送ゲー
ト啼がオフする−このため、伝送ゲートに）のオフ時の
切替ノイズ＆ま、前段の伝送ゲート啼及び抵抗（７ｆ）
を介して、ノ（イアス入力端子（６）からノくイアス回
路に７（イノシスされてしまう。Also, the control signal from the decoder. D...Dn
-1Drl changes from "00...01" to "00...
...10'', the changeover switch turns on the P-type transistor (I) and the N-type transistor (B), and the P-type transistor (C) and N-type transistor in the previous stage transmission gate turn on. θQ are connected to constant current sources - and (c), respectively, and gate capacitances Cn-1p and cn-+
*Starts charging. On the other hand, the P-type transistors (E) and ■ of the transmission gate are constant current sources (E) and (C), respectively.
The N-type transistor (B) and the θ main transistor of the transmission gate are connected to the constant current source (A) and I9, respectively, and the gate capacitance Cn, C2, CnN, and C9 discharge the stored charge. The small-sized transmission game) C2η turns off first. However, since the gate capacitances cn-jp and Cn-, N have smaller capacitances than Cop and CnN, respectively, the transmission gate () turns off after the transmission gate () turns on in the previous stage - for this reason, the transmission gate () Switching noise when off, front transmission gate noise and resistance (7f)
The signal is input from the input terminal (6) to the input terminal (7) through the input terminal (6).
第４図の実施例は、伝送ゲートを構成するＰ型及びＮ型
のトランジスタのゲートに矩形波が加えられず、ゲート
電圧がなめらかに変化するので、切替ノイズはより減少
する。In the embodiment shown in FIG. 4, no square wave is applied to the gates of the P-type and N-type transistors constituting the transmission gate, and the gate voltage changes smoothly, so that switching noise is further reduced.
ところで、実施例においては、オフ時の切替ノイズは前
段のアナログスイッチ（８ｆ）及び□□□を介してバイ
パスされていたが、並列に接続したサイズの小さなアナ
ログスイッチａ枠及びりを介してノ（イパスさせるよう
にしてもよい。即ち、第５図に示すような、遅延回路θ
カ及びＯＲゲート（ハ）より構成される回路を用い、第
３図に示す実施例にお℃・ては、第５図の入力端子（へ
）及び輪に、各々、制御信号Ｄｎと遅延回路ＯＩの出力
を入力し、０１ゲ−ト（ハ）の出力信号Ｇをアナログス
イッチ０萄の制御信号とするのである。又、第４図にお
いては、第５図に示す回路の入力端子０り及び鏝に、共
に制御信号り。を入力し、出力信号Ｇを伝送ゲート（ロ
）より成るアナログスイッチの制御信号と１゛るのであ
る。By the way, in the embodiment, the switching noise when turned off was bypassed through the preceding stage analog switch (8f) and (In other words, the delay circuit θ as shown in FIG.
In the embodiment shown in FIG. 3, a control signal Dn and a delay circuit are connected to the input terminal (f) and the ring of FIG. 5, respectively. The output of OI is input, and the output signal G of gate 01 (c) is used as a control signal for analog switch 0. In addition, in FIG. 4, control signals are applied to both the input terminal 0 and the iron of the circuit shown in FIG. is input, and the output signal G is used as a control signal for an analog switch consisting of a transmission gate (b).
又、バイアス電圧Ｖｂを供給づ−るバイアス回路は、電
圧Ｖｂが０、即ち、接地電位でもよい。Further, in the bias circuit that supplies the bias voltage Vb, the voltage Vb may be 0, that is, the ground potential.
さらに、第４図においては、定電流源の定電流値は全て
同一である必要はなく、又、第３図の如（、制御信号り
。を遅延させる遅延回路ＯＩを追加しても差し支えない
。又、入力端が直接バイアス入力端子に接続されている
アナログスイッチ以外のアナログスイッチ、例えば、第
３−図においてはアナログスイッチ（８ａ）（８ｂ）・
・・（８ｆ）にも、各々、各アナログスイッチよりもサ
イズの小さいアナログスイッチを並列に接続してもよい
。Furthermore, in FIG. 4, the constant current values of the constant current sources do not all have to be the same, and it is also possible to add a delay circuit OI that delays the control signal (as shown in FIG. 3). In addition, analog switches other than analog switches whose input ends are directly connected to the bias input terminal, for example, analog switches (8a), (8b), and
...(8f) may also be connected in parallel with analog switches each having a smaller size than each analog switch.
（ホ）効果
本発明による信号減衰器は、上述の如く、信号減衰器に
含まれろアナログスイッチの切替ノイズを減少させるこ
とができ、従って、電子ボリュームに適用した場合には
、入力端が直接ノ（イアス入力端子に接続されろアナロ
グスイッチとして、サイズの大きな、即ち、オン抵抗の
小さなアナログスイッチを用いることが可能となり、ク
ロス） −りを極力抑えることができる。尚、実験結果
によれば、切替ノイズは数十分の一程度に減少させるこ
とが可能である。(E) Effect As mentioned above, the signal attenuator according to the present invention can reduce the switching noise of the analog switch included in the signal attenuator, and therefore, when applied to an electronic volume, the input terminal can be connected directly to the (It is possible to use a large-sized analog switch, that is, a small on-resistance, as the analog switch connected to the ear input terminal, and cross-resistance can be suppressed as much as possible. According to experimental results, the switching noise can be reduced to several tenths.
第１図は従来の信号減衰器を示すブロック図、第２図は
一般的なアナログスイッチを示す回路図、第３図は本発
明の実施例を示すブロック図、第４図は本発明の他の実
施例を示す要部詳細図、第５図は本発明の更に他の実施
例を実現するための要部回路図である。
主な図番の説明
（１）・・・負荷、（２）・・・信号出力端子、（３）
・・・入力信号源、（４）−・・バイアス回路、（５）
・・・信号入力端子、（６）・・・バイアス入力端子、
（７）・・・抵抗分圧回路、（８ａ）（８ｂ）・・・（
８ｆ）（８ｇ）・・・アナログスイッチ、す・・・伝送
ゲート、θ８）・・・アナログスイッチ、Ｏす・・・遅
延回路、Ｃａ）（２ｕ（ミニー伝送ゲート、翰（Ｎ（ハ
）はｉ（イ）（ト）・・・定電流源、Ｍ ＣＸＩＩ ０
１） Ｃ３→（ト）ぐ炉・・切替スイッチ、０乃・・・
遅延回路、（ト）・・・ＯＲゲート。
出願人 三洋電機株式会社 外１名
第１図
第２図
第３図
第−図
第４図Fig. 1 is a block diagram showing a conventional signal attenuator, Fig. 2 is a circuit diagram showing a general analog switch, Fig. 3 is a block diagram showing an embodiment of the present invention, and Fig. 4 is a block diagram showing an embodiment of the present invention. FIG. 5 is a detailed diagram of a main part showing an embodiment of the present invention, and FIG. 5 is a circuit diagram of a main part for realizing still another embodiment of the present invention. Explanation of main drawing numbers (1)...Load, (2)...Signal output terminal, (3)
...Input signal source, (4)--Bias circuit, (5)
...Signal input terminal, (6)...Bias input terminal,
(7)... Resistor voltage divider circuit, (8a) (8b)...(
8f) (8g)...Analog switch, Su...Transmission gate, θ8)...Analog switch, Os...Delay circuit, Ca) (2u (Minnie transmission gate, 翰(N) is i (I) (G)... Constant current source, M CXII 0
1) C3 → Furnace... changeover switch, 0...
Delay circuit, (g)...OR gate. Applicant Sanyo Electric Co., Ltd. and 1 other person Figure 1 Figure 2 Figure 3 - Figure 4
Claims (1)
インピーダンスの入力信号源及びバイアス回路に各々接
続される信号入力端子及びバイアス入力端子と、複数の
直列接続抵抗より構成され前記信号入力端子とバイアス
入力端子との間に接続された抵抗分圧回路と、入力端が
各々前記抵抗分圧回路の各抵抗の一端に接続され出力端
が共通に前記信号出力端子に接続された複数のアナログ
スイッチとを有する信号減衰器において、前記複数のア
ナログスイッチのうち少な（とも入力端が直接バイアス
端子に接続された第１のアナログスイッチに、該第１の
アナログスイッチよりサイズの小さい第２のアナログス
イッチを並列に接続し、前記第１のアナログスイッチを
オンさせるのに先立ち、前記第２のアナログスイッチを
オンさせるようにしたことを特徴とする信号減衰器。1) The signal input terminal is composed of a signal output terminal to which a load is connected, a signal input terminal and a bias input terminal respectively connected to an input signal source and a bias circuit having impedance lower than the load, and a plurality of series-connected resistors. and a bias input terminal, and a plurality of analog circuits each having an input terminal connected to one end of each resistor of the resistor voltage dividing circuit and an output terminal commonly connected to the signal output terminal. In the signal attenuator having a switch, one of the plurality of analog switches (a first analog switch whose input terminal is directly connected to the bias terminal) is connected to a second analog switch smaller in size than the first analog switch. A signal attenuator, characterized in that switches are connected in parallel, and the second analog switch is turned on before the first analog switch is turned on.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16002682A JPS5949009A (en) | 1982-09-13 | 1982-09-13 | Signal attenuator |
| KR1019830004042A KR860001485B1 (en) | 1982-09-13 | 1983-08-30 | Analog switch circuit |
| US06/531,178 US4611135A (en) | 1982-09-13 | 1983-09-09 | Analog switch circuit and signal attenuator employing an analog switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16002682A JPS5949009A (en) | 1982-09-13 | 1982-09-13 | Signal attenuator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5949009A true JPS5949009A (en) | 1984-03-21 |
| JPS6242408B2 JPS6242408B2 (en) | 1987-09-08 |
Family
ID=15706353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16002682A Granted JPS5949009A (en) | 1982-09-13 | 1982-09-13 | Signal attenuator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949009A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5112112A (en) * | 1987-12-25 | 1992-05-12 | Hashimoto Forming Industry Co., Ltd. | Center hub cap for vehicle wheels |
| EP0753937A1 (en) * | 1995-07-14 | 1997-01-15 | STMicroelectronics S.r.l. | Method and circuit for the suppression of switching distortion in digitally controlled attenuators |
| US5798959A (en) * | 1995-07-14 | 1998-08-25 | Sgs-Thomson Microelectronics S.R.L. | Method and device for soft-driving an array of logic gates and suppression of switching distortion |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7337561B2 (en) * | 2019-06-25 | 2023-09-04 | ローム株式会社 | analog switch circuit, volume circuit, semiconductor integrated circuit |
-
1982
- 1982-09-13 JP JP16002682A patent/JPS5949009A/en active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5112112A (en) * | 1987-12-25 | 1992-05-12 | Hashimoto Forming Industry Co., Ltd. | Center hub cap for vehicle wheels |
| EP0753937A1 (en) * | 1995-07-14 | 1997-01-15 | STMicroelectronics S.r.l. | Method and circuit for the suppression of switching distortion in digitally controlled attenuators |
| US5798959A (en) * | 1995-07-14 | 1998-08-25 | Sgs-Thomson Microelectronics S.R.L. | Method and device for soft-driving an array of logic gates and suppression of switching distortion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6242408B2 (en) | 1987-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611135A (en) | Analog switch circuit and signal attenuator employing an analog switch circuit | |
| JP2996301B2 (en) | Load and time adaptive current supply drive circuit | |
| US4683386A (en) | Electronic attenuation value control circuit in which switching noise is suppressed | |
| US4739193A (en) | Drive circuit with limited signal transition rate for RFI reduction | |
| US5210450A (en) | Active selectable digital delay circuit | |
| JPS6242408B2 (en) | ||
| JPH05315909A (en) | Pulse generator circuit for generating simultaneous complementary output pulses | |
| US4083045A (en) | Mos analog to digital converter | |
| KR900012425A (en) | Gate generator | |
| JPH08102643A (en) | Variable delay circuit, ring oscillator circuit using the same, and PLL circuit using the same | |
| JP2009200825A (en) | Semiconductor integrated circuit | |
| JPH0621723A (en) | Muting control circuit | |
| JPH06125252A (en) | Delay circuit device | |
| JPH01113797A (en) | Electronic sound generation circuit | |
| JPH0548410A (en) | Noise elimination circuit | |
| JPS62122417A (en) | Semiconductor integrated circuit device | |
| JP2981496B2 (en) | Semiconductor output circuit | |
| JPH0227851B2 (en) | ||
| JP3398079B2 (en) | Peak hold circuit | |
| KR840001567Y1 (en) | Audio muting circuit | |
| JPS59215124A (en) | Cmos selecting circuit | |
| KR880001878Y1 (en) | Volume display circuit in remote control TV receiver | |
| JPS5927622A (en) | Analog switch circuit | |
| JPH0333981Y2 (en) | ||
| JPS61281715A (en) | inverter circuit |