JPS5949009A - 信号減衰器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）技術分野 本発明は、所謂、電子ボリュームと称されるオーディオ
装置の音量調整器に好適な信号減衰器に係り、特に、信
号減衰器に含まれるアナログスイッチの切替ノイズの防
止に関する。

（ロ）背景技術 一般に、電子ボリュームと称される音量調整器の信号減
衰器は、第１図に示すように、アンプ及びスピーカー等
よりなる負荷（１）に接続される信号出力端子（２）と
、負荷（１）に比べ低インピーダンスの入力信号源（３
）及びバイアス回路（４）から、各々、入力信号■１と
バイアス電圧■を入力する信号入力端子（５）及びバイ
アス入力端子（６）と、信号入力端子（５）とバイアス
入力端子（６）との間に接続され、複数の抵抗（７ａ）
　（７ｂ）・・（７ｅ）（７ｆ）が直列接続されて構成
された抵抗分圧回路（７）と、抵抗分圧回路（７）の各
抵抗の一端に入力端が接続され、且つ、出力端が共通に
信号出力端子（２）に接続された複数のアナログスイッ
チ（８ａ）（８ｂ）　−（８ｆ０８ｇ）とより構成され
ている。そして、操作ボタン（９）を押すと、押した回
数に対応するクロックパルスＣＬが発振器（１０からカ
ウンタ（ロ）に印加され、このカウンタ０υの出力をデ
コードするデコーダ＠の出力り。ＤＩ・・・・・・Ｄｎ
−。

Ｄ、が、アナログスイッチ（８ａＸ８ｂ）・’・（８ｆ
）（８ｇ）に制御’ｆＴ号として入力されろ。そして、
この制御信号により複数のアナログスイッチのいずれか
１個がオンされ、オンしたアナログスイッチが接続され
た分圧点の電圧が、出力信号電圧Ｖ。とじて信号出力端
子（２）に現われる。

又、アナログスイッチ（８ａＸ８１＞）　−（８ｆ）　
（８ｇ）は、一般に、第２図に示すように、第１及び第
２の電極が各々共通接続されたＰ型及びＮ型のトランジ
スタα■及びα→より構成される伝送ゲートに）を有し
ており、各々の共通電極が入力端θＱ及び出力端（１７
）に接続されている。そして、Ｎ型及びＰ型トランジス
タα→及び０．１の各ゲートには、制御信号り及びその
反転信号が印加され、伝送ゲート■のオンオフ制御が行
なわれる。

ところで、信号減衰器の複数のアナログスイッチのうち
、アナログスイッチ（８ｇ）は、入力端が抵抗分圧回路
（７）を介することフエ＜直接バイアス入力端子（６）
に接続されており、電子ボリュームに適用した場合には
、クロスト−りを小さくするために、このアナログスイ
ッチ（８ｇ）のオン抵抗を小さくしなくてはならない。

従って、アナログスイッチ（８ｇ）を構成するＰ型及び
Ｎ型トランジスタθ■及び（１４）のサイズを太きくし
な（ではならないが、トランジスタのサイズを大きくす
ると、ケートソース容量及びゲート・ドレイン容量も太
き（なってしまうため、アナログスイッチの切替時には
、ゲートの電圧変化がこれらの容量を介して出力に漏れ
込み、切替ノイズが出力側に現われて１〜まうという欠
点があった。

（・→　発明の目的 本発明は、信号減衰器に含まれろアナログスイッチ、特
に入力端が直接バイアス入力端子に接続されているアナ
ログスイッチの切替ノイズを大幅に減少させることによ
り、電子ボリー−ムに適用した場合、クロストークを極
力抑えることを可能にした新規な信号減衰器を提供する
ものである。

に）実施例 第３図は、本発明による信号減衰器の一実施例を示すブ
ロック図であり、第１図と同一構成には同一番号を付し
ている。

本発明の信号減衰器においては、第３図に示すように、
複数のアナログスイッチのうち、入力端が直接バイアス
端子（６）に接続されているアナログスイッチ（８ｇ）
に、このアナログスイッチ（８ｇ）よりサイズの小さい
アナログスイッチ（ト）を並列に接続している。そして
、アナログスイッチ（８ａ）（８ｂ）・・・（８ｆ）に
は第１図と同様、デコーダ（イ）の出力り。、　Ｄ＋・
・・Ｄｎ−１を制御信号として印加しているが、アナロ
グスイッチ（８ｇ）には制御信号り。を遅延回路θ呻に
より遅延させた信号を印加し、並列に接続したサイズの
小さなアナログスイッチ（ト）には信号り。を印加して
いる。ここで、アナログスイッチ（８ｇ）は、他のアナ
ログスイッチ（８ａ）（８ｂ）−（８ｆ）よりサイズが
大きいものとする。

そこで、制御信号り。Ｄ、・・・Ｄ、、　Ｄ、が「００
・・・・・・１０」から「００・・・・・・０１」に変
化したとすると、アナログスイッチ（８ｇ）には制御信
号り。の遅延信号が印加されているため、すぐにはオン
せず、先に、小さなアナログスイッチ０杓がオンする。

このオン時には、アナログスイッチＱ８１のサイズが小
さいため、小さな切替ノイズしか発生しない。そして、
その後、遅延信号が「１」となって、アナログスイッチ
（８ｇ）がオンする際、大きな切替ノイズが発生するが
、先に小さなアナログスイッチ０８１がオンしており、
しかも信号出力端子（２）に接続された負荷（１）に比
べ、バイアス回路（４）の方が低インピーダンスなので
、発生した切替ノイズは並列に接続した小さなアナログ
スイッチ０枠を介してノくイアス回路（４）側にバイパ
スされてしまい、負荷（１）側には切替ノイズはほとん
ど現われない。このようにして、アナログスイッチ０枠
のオン時の切替ノイズをほとんど出力側に現われないよ
うにすることができる。

又、制御信号り。Ｄ、・・・・・・Ｄ、、　Ｄｏが「０
０・・・・・・０月から１００・・・・・・１０」に変
化すると、並列に接続されたアナログスイッチ（至）は
アナログスイッチ（８ｇ）オフするより前に、前段のア
ナログスイット（８ｆ）がオンするので、アナログスイ
ッチ（８ｇ）のオフ時の切替ノイズは、前段のアナログ
スイッチ（８ｆ）を介してバイアス回路（４）側にバイ
パスされてしまい、やはり、出力側にはほとんど切替ノ
イズが現われな（なる。

次に、伝送ゲートを構成するＰ型及びＮ型トランジスタ
のゲートを定電流で制御するアナログスイッチを用いた
場合の実施例について、第４図を参照しながら説明する
。

第４図は、第３図のアナログスイッチ（８ｇ）（ト）（
８ｆ）に対応する部分の要部詳細図であり、伝送ゲート
に）は、入力端が直接バイアス入力端子（６）に接続さ
れ出力端が信号出力端子に接続されている。

又、轡は、伝送ゲートリよりサイズが小さく伝送ゲート
Ｈに並列に接続された伝送ゲートであり、■は前段の伝
送ゲートである。尚、第３図の実施例と同様、伝送ゲー
トに）のサイズは伝送ゲート啼のサイズより太きいもの
とする。

又、第４図において、翰（ハ）（ホ）（イ）翰翰は定電
流源であり、（４ＣＸ！０ＨａＣｎ■はＰ型及びＮ型ト
ランジスタより構成され、制御信号Ｄ−＋　、Ｄｎ及び
そσ）反転信号に応じて、伝送ゲートに）轡すを構成す
るＰ型及びＮ型トランジスタのゲートを定電流源に切替
接続するための切替スイッチである。尚、以下の説明に
おいては、全ての定電流値は同一とする。

そこで、デコーダからの制御信号り。Ｄ、・・・Ｄｎ−
＋Ｄ、が「００・・・・・・１０」から［００・・・・
・・０１］にｉ化すると、切替スイッチのＰ型トランジ
スタ（ト）及びに）とＮ型トランジスタ（ロ）及び（ハ
）がオンするので、伝送ゲートのＰ型トランジスター及
びに）σ）各ゲートは、各々、定電流源（ホ）及び翰に
接続され、そσ）ゲートと基板との間の容量、即ち、ゲ
ート容量Ｃｏｐ及びＣｐは充電が開始される。又、伝送
ゲートのＮ型トランジスタ０η及び（６）の各ゲートは
、各々、定電流源−及び（ハ）に接続され、ゲート容量
ＣｎＮ及びＣＭ　も充電が開始される。しかしながら、
伝送ゲート嫂のサイズは伝送ゲートに）のサイズより小
さいため、ゲート容量Ｃｐ及びＣＭは、各々、Ｃｎ１ｌ
及びＣｎＮより容量が小さく、従って、サイズの小さな
伝送ゲーｌ１ｌ）が伝送ゲートに）より先にオンする。

このため、第３図の実施例と同様、伝送ゲートに）がオ
ンする際の大きな切替ノイズは、伝送ゲート（ロ）を介
してバイアス入力端子（６）からバイアス回路にバイア
スされてしまい、出力側には現われない。

又、デコーダからの制御信号り。Ｄ、・・・・・・Ｄｎ
−１Ｄｒｌが「００・・・・・・０１」から「００・・
・・・・１０」に変化すると、切換スイッチり及び咎の
Ｐ型トランジスタ（財）及びＮ型トランジスタ（ロ）が
オンして、前段の伝送ゲートりのＰ型トランジスタ（ハ
）及びＮ型トランジスタθＱは、各々、定電流源−及び
（ハ）に接続され・ゲート容量Ｃｎ−１ｐ及びｃｎ−＋
＊は充電を開始・する。一方、伝送ゲートのＰ型トラン
ジスタ（ホ）及び■は、各々定電流源（ホ）及び（ハ）
に、そして、伝送ゲートのＮ型トランジスタ（ロ）及び
θ本マ、各々、定電流源（イ）及びい９に接続され、ゲ
ート容量Ｃｎ、及びＣ２、ＣｎＮ及びＣ９は蓄えた電荷
の放電を開始し、サイズの小さな伝送ゲー）Ｃ２ηが先
にオフする。しかしながら、ゲート容量ｃｎ−ｊｐ及び
Ｃｎ−、Ｎは、各々、Ｃｏｐ及びＣｎＮより容量が小さ
いため、前段の伝送ゲートに）がオンした後、伝送ゲー
ト啼がオフする−このため、伝送ゲートに）のオフ時の
切替ノイズ＆ま、前段の伝送ゲート啼及び抵抗（７ｆ）
を介して、ノ（イアス入力端子（６）からノくイアス回
路に７（イノシスされてしまう。

第４図の実施例は、伝送ゲートを構成するＰ型及びＮ型
のトランジスタのゲートに矩形波が加えられず、ゲート
電圧がなめらかに変化するので、切替ノイズはより減少
する。

ところで、実施例においては、オフ時の切替ノイズは前
段のアナログスイッチ（８ｆ）及び□□□を介してバイ
パスされていたが、並列に接続したサイズの小さなアナ
ログスイッチａ枠及びりを介してノ（イパスさせるよう
にしてもよい。即ち、第５図に示すような、遅延回路θ
カ及びＯＲゲート（ハ）より構成される回路を用い、第
３図に示す実施例にお℃・ては、第５図の入力端子（へ
）及び輪に、各々、制御信号Ｄｎと遅延回路ＯＩの出力
を入力し、０１ゲ−ト（ハ）の出力信号Ｇをアナログス
イッチ０萄の制御信号とするのである。又、第４図にお
いては、第５図に示す回路の入力端子０り及び鏝に、共
に制御信号り。を入力し、出力信号Ｇを伝送ゲート（ロ
）より成るアナログスイッチの制御信号と１゛るのであ
る。

又、バイアス電圧Ｖｂを供給づ−るバイアス回路は、電
圧Ｖｂが０、即ち、接地電位でもよい。

さらに、第４図においては、定電流源の定電流値は全て
同一である必要はなく、又、第３図の如（、制御信号り
。を遅延させる遅延回路ＯＩを追加しても差し支えない
。又、入力端が直接バイアス入力端子に接続されている
アナログスイッチ以外のアナログスイッチ、例えば、第
３−図においてはアナログスイッチ（８ａ）（８ｂ）・
・・（８ｆ）にも、各々、各アナログスイッチよりもサ
イズの小さいアナログスイッチを並列に接続してもよい
。

（ホ）効果 本発明による信号減衰器は、上述の如く、信号減衰器に
含まれろアナログスイッチの切替ノイズを減少させるこ
とができ、従って、電子ボリュームに適用した場合には
、入力端が直接ノ（イアス入力端子に接続されろアナロ
グスイッチとして、サイズの大きな、即ち、オン抵抗の
小さなアナログスイッチを用いることが可能となり、ク
ロス）　−りを極力抑えることができる。尚、実験結果
によれば、切替ノイズは数十分の一程度に減少させるこ
とが可能である。

【図面の簡単な説明】

第１図は従来の信号減衰器を示すブロック図、第２図は
一般的なアナログスイッチを示す回路図、第３図は本発
明の実施例を示すブロック図、第４図は本発明の他の実
施例を示す要部詳細図、第５図は本発明の更に他の実施
例を実現するための要部回路図である。 主な図番の説明 （１）・・・負荷、（２）・・・信号出力端子、（３）
・・・入力信号源、（４）−・・バイアス回路、（５）
・・・信号入力端子、（６）・・・バイアス入力端子、
（７）・・・抵抗分圧回路、（８ａ）（８ｂ）・・・（
８ｆ）（８ｇ）・・・アナログスイッチ、す・・・伝送
ゲート、θ８）・・・アナログスイッチ、Ｏす・・・遅
延回路、Ｃａ）（２ｕ（ミニー伝送ゲート、翰（Ｎ（ハ
）はｉ（イ）（ト）・・・定電流源、Ｍ　ＣＸＩＩ　０
１）　Ｃ３→（ト）ぐ炉・・切替スイッチ、０乃・・・
遅延回路、（ト）・・・ＯＲゲート。 出願人　三洋電機株式会社　外１名 第１図 第２図 第３図 第−図 第４図

Claims (1)

【特許請求の範囲】
1. １）負荷が接続される信号出力端子と、前記負荷より低
   インピーダンスの入力信号源及びバイアス回路に各々接
   続される信号入力端子及びバイアス入力端子と、複数の
   直列接続抵抗より構成され前記信号入力端子とバイアス
   入力端子との間に接続された抵抗分圧回路と、入力端が
   各々前記抵抗分圧回路の各抵抗の一端に接続され出力端
   が共通に前記信号出力端子に接続された複数のアナログ
   スイッチとを有する信号減衰器において、前記複数のア
   ナログスイッチのうち少な（とも入力端が直接バイアス
   端子に接続された第１のアナログスイッチに、該第１の
   アナログスイッチよりサイズの小さい第２のアナログス
   イッチを並列に接続し、前記第１のアナログスイッチを
   オンさせるのに先立ち、前記第２のアナログスイッチを
   オンさせるようにしたことを特徴とする信号減衰器。