JPS5949592B2 - タツチコントロ−ル装置 - Google Patents
タツチコントロ−ル装置Info
- Publication number
- JPS5949592B2 JPS5949592B2 JP51037516A JP3751676A JPS5949592B2 JP S5949592 B2 JPS5949592 B2 JP S5949592B2 JP 51037516 A JP51037516 A JP 51037516A JP 3751676 A JP3751676 A JP 3751676A JP S5949592 B2 JPS5949592 B2 JP S5949592B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- electrical signal
- multiplier
- output
- keystroke
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は、電子楽器において、打鍵の速度や加速度など
のように打鍵強度に対応した信号により楽音の音高・音
色・音量などを制御するようにしたタッチコントロール
装置に関するものである。
のように打鍵強度に対応した信号により楽音の音高・音
色・音量などを制御するようにしたタッチコントロール
装置に関するものである。
従来、タッチコントロール装置として、鍵盤の鍵の押圧
力や左右のゆれを検出して、これにより、音高・音色・
音量を制御するようにしたものがある。しかし、鍵の速
度を検出するものについては、ピアノのような減衰音の
音量を制御するようにしたものがあるのみで、他の音色
などを制御するようにしたものはまだ実用になつていな
い。また、従来より第１図に示すように打鍵強度に応じ
てエンベロープ信号を比例的に変化させ、これによつて
楽音にエンベロープを与えるようにしたものも知られて
いる。
力や左右のゆれを検出して、これにより、音高・音色・
音量を制御するようにしたものがある。しかし、鍵の速
度を検出するものについては、ピアノのような減衰音の
音量を制御するようにしたものがあるのみで、他の音色
などを制御するようにしたものはまだ実用になつていな
い。また、従来より第１図に示すように打鍵強度に応じ
てエンベロープ信号を比例的に変化させ、これによつて
楽音にエンベロープを与えるようにしたものも知られて
いる。
第１図において、端子５には打鍵強度に対応した第１の
電気信号ＶＴが印加される。端子６には、楽音の時間的
変動に対応した第２の電気信号ＶＥが印加される。この
信号ＶＥはたとえぱ音高の場合、ポルタメントやグライ
ドのような正規のピッチからの一時的なずれに対応した
信号であり、音色の場合は、各高調波のレベルの時間的
な変化に応じた信号である。そしてこの場合音色を決定
する音色フィルタの周波数特性、たとえば、低域濾波器
の場合には、カットオフ周波数の時間的変動を制御する
ような信号でもよい。別の場合には、音量の時間的変化
、すなわち楽音のエンベロープ信号でもよい。
電気信号ＶＴが印加される。端子６には、楽音の時間的
変動に対応した第２の電気信号ＶＥが印加される。この
信号ＶＥはたとえぱ音高の場合、ポルタメントやグライ
ドのような正規のピッチからの一時的なずれに対応した
信号であり、音色の場合は、各高調波のレベルの時間的
な変化に応じた信号である。そしてこの場合音色を決定
する音色フィルタの周波数特性、たとえば、低域濾波器
の場合には、カットオフ周波数の時間的変動を制御する
ような信号でもよい。別の場合には、音量の時間的変化
、すなわち楽音のエンベロープ信号でもよい。
以下の説明では、楽音のエンベロープ信号をＶＥとした
場合について説明する。信号ＶＴと信号ＶＥは、掛算器
１において掛合わされ、積信号ＶＴＥが出力線Ｔに現わ
れる。積信号ＴＴＥは、掛算器２に印加され、掛算器２
の入力端子３に印加された楽音のエンベロープを制御す
る。
場合について説明する。信号ＶＴと信号ＶＥは、掛算器
１において掛合わされ、積信号ＶＴＥが出力線Ｔに現わ
れる。積信号ＴＴＥは、掛算器２に印加され、掛算器２
の入力端子３に印加された楽音のエンベロープを制御す
る。
したがつて、出力端子４にはエンベロープの付与された
楽音信号が出力される。信号ＶＴは打鍵の強度に応じた
電圧を打鍵と同時に保持し、つぎの打鍵まで持続する第
２図ＶＴに示すような電圧である。
楽音信号が出力される。信号ＶＴは打鍵の強度に応じた
電圧を打鍵と同時に保持し、つぎの打鍵まで持続する第
２図ＶＴに示すような電圧である。
このような電圧は、打鍵時の押鍵の深さ、すなわち、位
置を検出し、この信号を微分して速度信号に変換し、こ
の速度信号のピーク値を、ダイオードとキヤパシタで構
成されるピークホールド回路で記憶することによつて得
ることができる。またエンベロープ信号ＶＥは第２図Ｖ
Ｅに示すように打鍵と共に所定の時定数τＡで立上り、
所定レベルに到達すると、別の時定数τＤで立下り、所
定電圧レベルＶｓに到達し、離鍵と共に時定数τＲで立
下るような波形をもつものである。したがつて信号ＶＴ
とエンベロープ信号ＶＥの積信号は第２図ＶＴＥのよう
になる。
置を検出し、この信号を微分して速度信号に変換し、こ
の速度信号のピーク値を、ダイオードとキヤパシタで構
成されるピークホールド回路で記憶することによつて得
ることができる。またエンベロープ信号ＶＥは第２図Ｖ
Ｅに示すように打鍵と共に所定の時定数τＡで立上り、
所定レベルに到達すると、別の時定数τＤで立下り、所
定電圧レベルＶｓに到達し、離鍵と共に時定数τＲで立
下るような波形をもつものである。したがつて信号ＶＴ
とエンベロープ信号ＶＥの積信号は第２図ＶＴＥのよう
になる。
そのため入力端子３に加えられた楽音信号には第２図Ｖ
ＴＥのようなエンベロープが付与されて出力端子４に出
力される。このようにすれば、打鍵強度に応じた音量の
楽音信号が得られる。
ＴＥのようなエンベロープが付与されて出力端子４に出
力される。このようにすれば、打鍵強度に応じた音量の
楽音信号が得られる。
また、エンベロープ信号の波形が広範囲に変化しても、
積信号ＶＴＥは、エンベロープ信号ＶＥの各部分の時定
数τＡ，τＤ，τＲを保存している。とくに楽音の特徴
を表わすのに重要な時定数τＡ，τＤが保てるようにな
る。ところが、この構成では、エンベロープ信号ＶＥの
時定数τＤによる立下りがゆつくり行なわれているとき
に、つぎの打鍵が行なわれ、かつそのときの打鍵強度が
小さいときなどに、積信号ＶＴＥが急激に立下り、それ
によつてクリツク雑音が発生してしまう欠点がある。キ
発朋はこのような欠点を解決するタッチコントロール装
置を提供するものである。
積信号ＶＴＥは、エンベロープ信号ＶＥの各部分の時定
数τＡ，τＤ，τＲを保存している。とくに楽音の特徴
を表わすのに重要な時定数τＡ，τＤが保てるようにな
る。ところが、この構成では、エンベロープ信号ＶＥの
時定数τＤによる立下りがゆつくり行なわれているとき
に、つぎの打鍵が行なわれ、かつそのときの打鍵強度が
小さいときなどに、積信号ＶＴＥが急激に立下り、それ
によつてクリツク雑音が発生してしまう欠点がある。キ
発朋はこのような欠点を解決するタッチコントロール装
置を提供するものである。
以下本発明の一実施例を第３図とともに説明する。
第３図において、第１図と同一機能のものには同一符号
を付し、第１図との相異点に着目して説明する。第３図
においては、掛算器１の出力である積信号ＶＴＥが、ダ
イオードＤのアノードに印加され、積分用のキヤパシタ
Ｃを急速に充電する。放電はキヤパシタＣに並列に接続
された抵抗Ｒを介して行なわれる。ダイオードＤのカソ
ードにおける信号ＶＴＥ’は、掛算器２に印加される。
ダイオードＤ）キヤパシタＣ）抵抗Ｒは、一種の積分器
であり、これは積信号ＶＴＥの立上りに対してそのまま
速やかに応答するが、立下りに対してはキヤパシタＣと
抵抗Ｒによる遅れをもつて応答し積信号の立下りがキヤ
パシタＣと抵抗Ｒにより決まる時定数以下になつても、
信号ＶＴＥ’の立下りは、積分器の時定数ＣＲより小さ
くならない。したがつて、この積分器がない場合にはエ
ンベロープ信号ＶＥの時定数τＤによる立下りがゆつく
り行なわれているときにつぎの打鍵が行なわれ、かつこ
の打鍵強度が小さいと第５図の実線のように、積信号Ｖ
ＴＥが急激に立下がるのであるが、積分器があるとこの
ような場合にも、第５図の破線に示すような信号になる
。第５図の実線の場合には、楽音波形が急に小さくなる
ため、波形に不連続点が生じて、クリツク雑音になるが
、破線の場合にはクリツク雑音が発生しない。このよう
に積分器により従来の欠点が改善される。第４図は本発
明の他の実施例を示すものである。
を付し、第１図との相異点に着目して説明する。第３図
においては、掛算器１の出力である積信号ＶＴＥが、ダ
イオードＤのアノードに印加され、積分用のキヤパシタ
Ｃを急速に充電する。放電はキヤパシタＣに並列に接続
された抵抗Ｒを介して行なわれる。ダイオードＤのカソ
ードにおける信号ＶＴＥ’は、掛算器２に印加される。
ダイオードＤ）キヤパシタＣ）抵抗Ｒは、一種の積分器
であり、これは積信号ＶＴＥの立上りに対してそのまま
速やかに応答するが、立下りに対してはキヤパシタＣと
抵抗Ｒによる遅れをもつて応答し積信号の立下りがキヤ
パシタＣと抵抗Ｒにより決まる時定数以下になつても、
信号ＶＴＥ’の立下りは、積分器の時定数ＣＲより小さ
くならない。したがつて、この積分器がない場合にはエ
ンベロープ信号ＶＥの時定数τＤによる立下りがゆつく
り行なわれているときにつぎの打鍵が行なわれ、かつこ
の打鍵強度が小さいと第５図の実線のように、積信号Ｖ
ＴＥが急激に立下がるのであるが、積分器があるとこの
ような場合にも、第５図の破線に示すような信号になる
。第５図の実線の場合には、楽音波形が急に小さくなる
ため、波形に不連続点が生じて、クリツク雑音になるが
、破線の場合にはクリツク雑音が発生しない。このよう
に積分器により従来の欠点が改善される。第４図は本発
明の他の実施例を示すものである。
この実施例は、強打鍵の直後に弱打鍵が発生して打鍵強
度信号ＶＴが急に小さくなつたときに信号ＶＴＥが急に
小さくなることを防止して、クリツク音が発生しないよ
うにしたものである。第４図において、掛算器１０は、
エンベロープ信号ＶＥと打鍵強度に対応した信号ＶＴの
積信号を電流ＩＴＥの形で出力するものである。
度信号ＶＴが急に小さくなつたときに信号ＶＴＥが急に
小さくなることを防止して、クリツク音が発生しないよ
うにしたものである。第４図において、掛算器１０は、
エンベロープ信号ＶＥと打鍵強度に対応した信号ＶＴの
積信号を電流ＩＴＥの形で出力するものである。
このような掛算器１０の例として、ＲＣＡ社製演算増幅
器ＣＡ３Ｏ８Ｏをあげることができる。上記演算増幅器
の掛算入力の一方は電流に応答するようになつているの
で抵抗Ｒ５を設けて、エンベロープ信号ＶＥを印加する
ように構成されている。そして掛算器１０の出力である
電流ＩＴＥは、抵抗Ｒ１を介して、掛算器２０に流入す
るように構成され抵抗Ｒ，の下端に発生した電圧は、ト
ランジスタＱ１のベースにも印加されるように構成され
ている。一方トランジスタＱ１のコレクタは、トランジ
スタＱ２のベースに接続されトランジスタＱ２のエミツ
タは直接電源＋Ｖｃｃに接続されている。そしてトラン
ジスタＱ２のコレクタとトランジスタＱ，のエミツタと
はダイオードＤ２を介して互に接続されダイオードＤ２
のアノードは抵抗馬と現の一端に接続されている。また
ダイオードＤ１のカソードは抵抗Ｒ３の一端に接続され
抵抗Ｒ３と現の他端は直接電源−Ｖｃｃに接続されてい
る。尚抵抗Ｒ２の他端はキヤパシタＣを介して電源一Ｃ
ｃに接続され、また、抵抗Ｒ２とキヤパシタＣの接続点
と抵抗Ｒ１の下端とはダイオードＤ１を介して互に接続
されている。したがつてトランジスタＱ１のベースに上
昇する電圧が印加されると、トランジスタＱ１のベース
エミツタ間電圧とダイオードＤ２の順方向電圧とがほぼ
等しいのでトランジスタＱ２のコレクタには、上記ベー
スと同電圧が発生し、抵抗Ｒ２を介してキヤパシタＣを
充電する。
器ＣＡ３Ｏ８Ｏをあげることができる。上記演算増幅器
の掛算入力の一方は電流に応答するようになつているの
で抵抗Ｒ５を設けて、エンベロープ信号ＶＥを印加する
ように構成されている。そして掛算器１０の出力である
電流ＩＴＥは、抵抗Ｒ１を介して、掛算器２０に流入す
るように構成され抵抗Ｒ，の下端に発生した電圧は、ト
ランジスタＱ１のベースにも印加されるように構成され
ている。一方トランジスタＱ１のコレクタは、トランジ
スタＱ２のベースに接続されトランジスタＱ２のエミツ
タは直接電源＋Ｖｃｃに接続されている。そしてトラン
ジスタＱ２のコレクタとトランジスタＱ，のエミツタと
はダイオードＤ２を介して互に接続されダイオードＤ２
のアノードは抵抗馬と現の一端に接続されている。また
ダイオードＤ１のカソードは抵抗Ｒ３の一端に接続され
抵抗Ｒ３と現の他端は直接電源−Ｖｃｃに接続されてい
る。尚抵抗Ｒ２の他端はキヤパシタＣを介して電源一Ｃ
ｃに接続され、また、抵抗Ｒ２とキヤパシタＣの接続点
と抵抗Ｒ１の下端とはダイオードＤ１を介して互に接続
されている。したがつてトランジスタＱ１のベースに上
昇する電圧が印加されると、トランジスタＱ１のベース
エミツタ間電圧とダイオードＤ２の順方向電圧とがほぼ
等しいのでトランジスタＱ２のコレクタには、上記ベー
スと同電圧が発生し、抵抗Ｒ２を介してキヤパシタＣを
充電する。
キヤパシタＣが完全に充電された場合にも、トランジス
タＱ，のベースとダイオードＤ１のアノードの電圧はほ
ぼ等しいので、ダイオードＤ１は０ＦＦの状態を維持す
る。ここで、仮に、電流１ＴＥが急激に減少したとする
と、ベース電位も同様に減少し、このとき、ダイオード
Ｄ１が０Ｎになり、キヤパシタＣより抵抗Ｒ１に電流が
流れる。このときの放電時定数は、ＣＸ（Ｒ１／Ｒ３／
Ｒ４）になる。ただし、抵抗Ｒ２は抵抗Ｒ３，Ｒ４の値
にくらべ十分小さいものとする。したがつて、抵抗Ｒ１
を流れる電流ＩＴＩは、ＩＴＥが急に減少しても、それ
には応じず、ゆつくり減少することになる。この様子は
、先に用いた第５図の波形と同様になる。したがつて、
掛算器１０の出力端子に設けた第４図の回路は、積信号
を入力とするバツフア増幅器（トランジスタＱｌ，Ｑ２
、ダイオードＤ２）、バツフア増幅器の出力信号を急速
に充電し、所定の時定数で放電する積分器（抵抗Ｒ２，
Ｒ３，Ｒ４，キヤパシタＣ）、および積分器の電圧を上
記バツフア増幅器にもどす一方向性素子とで構成されて
いることになり、このようにすれば、積信号の急速な減
少があつても、クリツク雑音の発生が防止される。
タＱ，のベースとダイオードＤ１のアノードの電圧はほ
ぼ等しいので、ダイオードＤ１は０ＦＦの状態を維持す
る。ここで、仮に、電流１ＴＥが急激に減少したとする
と、ベース電位も同様に減少し、このとき、ダイオード
Ｄ１が０Ｎになり、キヤパシタＣより抵抗Ｒ１に電流が
流れる。このときの放電時定数は、ＣＸ（Ｒ１／Ｒ３／
Ｒ４）になる。ただし、抵抗Ｒ２は抵抗Ｒ３，Ｒ４の値
にくらべ十分小さいものとする。したがつて、抵抗Ｒ１
を流れる電流ＩＴＩは、ＩＴＥが急に減少しても、それ
には応じず、ゆつくり減少することになる。この様子は
、先に用いた第５図の波形と同様になる。したがつて、
掛算器１０の出力端子に設けた第４図の回路は、積信号
を入力とするバツフア増幅器（トランジスタＱｌ，Ｑ２
、ダイオードＤ２）、バツフア増幅器の出力信号を急速
に充電し、所定の時定数で放電する積分器（抵抗Ｒ２，
Ｒ３，Ｒ４，キヤパシタＣ）、および積分器の電圧を上
記バツフア増幅器にもどす一方向性素子とで構成されて
いることになり、このようにすれば、積信号の急速な減
少があつても、クリツク雑音の発生が防止される。
以上のように、本発明によれば、第２の電気信号の波形
を楽器の音に応じていろいろ変化させても、打鍵強度に
応じて、第２の電気信号の波形を比例的に変えて、楽音
にエンベロープを与えることができるから、打鍵強度に
応じて正確なタツチコントロールを行なうことが可能に
なる。
を楽器の音に応じていろいろ変化させても、打鍵強度に
応じて、第２の電気信号の波形を比例的に変えて、楽音
にエンベロープを与えることができるから、打鍵強度に
応じて正確なタツチコントロールを行なうことが可能に
なる。
しかも本発明は、掛算器の出力である積信号の立下りを
制限する積分器を設けるとともに、上記積分回路の時定
数を、この積分回路が上記第２の電気信号の時間的変動
に十分に応答する小さい値でかつ打鍵強度の変化にとも
なう上記第２の電気信号の急激な下降に応答しない程度
の大きい値に設定し、この積分器の出力信号で楽音を制
御するようにしているから、第２の電気信号であるエン
ベロープ信号の立下りがゆつくり行なわれているときに
、つぎの打鍵が行なわれ、かつそのときの打鍵強度が小
さい場合にも、積信号が急激に立下るのを防止し、クリ
ツク雑音が発生するのを確実に防止することができる。
制限する積分器を設けるとともに、上記積分回路の時定
数を、この積分回路が上記第２の電気信号の時間的変動
に十分に応答する小さい値でかつ打鍵強度の変化にとも
なう上記第２の電気信号の急激な下降に応答しない程度
の大きい値に設定し、この積分器の出力信号で楽音を制
御するようにしているから、第２の電気信号であるエン
ベロープ信号の立下りがゆつくり行なわれているときに
、つぎの打鍵が行なわれ、かつそのときの打鍵強度が小
さい場合にも、積信号が急激に立下るのを防止し、クリ
ツク雑音が発生するのを確実に防止することができる。
第１図は従来のタツチコントロール装置を示すプロツク
ダイヤグラム、第２図は第１図の動作波形図、第３図、
第４図は本発明の第１、第２の実施例のプロツクダイヤ
グラム、第５図は第３図、第４図の実施例の動作波形図
である。 １，１０・・・・・・掛算器、２，２０・・・・・・掛
算器、３・・・・・・楽音入力端子、４・・・・・・楽
音出力端子、５・・・・・・第１の電気信号の入力端子
、６・・・・・・第２の電気信号の入力端子、Ｄ，Ｒ，
Ｃ・・・・・・積分器、Ｒ２，Ｒ３，Ｒ４，Ｃ・・・・
・・積分器、Ｑｌ，Ｑ２，Ｄ２・・・・・・バツフア増
幅器、Ｄ１・・・・・・一方向性素子。
ダイヤグラム、第２図は第１図の動作波形図、第３図、
第４図は本発明の第１、第２の実施例のプロツクダイヤ
グラム、第５図は第３図、第４図の実施例の動作波形図
である。 １，１０・・・・・・掛算器、２，２０・・・・・・掛
算器、３・・・・・・楽音入力端子、４・・・・・・楽
音出力端子、５・・・・・・第１の電気信号の入力端子
、６・・・・・・第２の電気信号の入力端子、Ｄ，Ｒ，
Ｃ・・・・・・積分器、Ｒ２，Ｒ３，Ｒ４，Ｃ・・・・
・・積分器、Ｑｌ，Ｑ２，Ｄ２・・・・・・バツフア増
幅器、Ｄ１・・・・・・一方向性素子。
Claims (1)
- 【特許請求の範囲】 １ 打鍵強度に対応した第１の電気信号と楽音の時間的
変動に対応した第２の電気信号とを入力とする掛算器の
出力側に、上記掛算器の出力である積信号の立下りを制
限する積分回路を設け、上記積分回路の出力信号により
楽音の音高、振幅、音色のうち少なくとも１つを制御す
るように構成するとともに、上記積分回路の時定数を、
この積分回路が上記第２の電気信号の時間的変動に十分
に応答する小さい値でかつ打鍵強度の変化にともなう上
記第２の電気信号の急激な下降に応答しない程度の大き
い値に設定したことを特徴とするタッチコントロール装
置。 ２ 打鍵強度に対応する第１の電気信号と楽音の時間的
変動に対応する第２の電気信号とを入力とする掛算器と
、該掛算器の出力である積信号を入力とするバッファ増
幅器と、該バッファ増幅器の出力信号にしたがつて急速
に充電されかつ所定の時定数を放電するキャパシタを含
む積分器と、上記掛算器の出力が急激に小さくなつたと
き上記積分器の電圧を上記バッファ増幅器の入力端子に
もどす一方向性素子とを備え、上記バッファ増幅器の入
力端子に現われた電圧により楽音の音高、振幅、音色の
うち少なくとも１つを制御するようにしたことを特徴と
するタッチコントロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51037516A JPS5949592B2 (ja) | 1976-04-02 | 1976-04-02 | タツチコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51037516A JPS5949592B2 (ja) | 1976-04-02 | 1976-04-02 | タツチコントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52120815A JPS52120815A (en) | 1977-10-11 |
| JPS5949592B2 true JPS5949592B2 (ja) | 1984-12-04 |
Family
ID=12499691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51037516A Expired JPS5949592B2 (ja) | 1976-04-02 | 1976-04-02 | タツチコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5949592B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5997196A (ja) * | 1982-11-26 | 1984-06-04 | ヤマハ株式会社 | 電子楽器のタツチレスポンス装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5231732B2 (ja) * | 1972-12-14 | 1977-08-17 |
-
1976
- 1976-04-02 JP JP51037516A patent/JPS5949592B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52120815A (en) | 1977-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5947318B2 (ja) | 電子楽器の楽音制御装置 | |
| US4083284A (en) | Delayed vibrato arrangement for an electronic musical instrument | |
| US4086838A (en) | Vibrato signal generating arrangement for an electronic musical instrument | |
| US4408514A (en) | Electronic musical instrument having portaments property | |
| KR20000023072A (ko) | 펄스 발생 장치 | |
| JPH0119199Y2 (ja) | ||
| US4136595A (en) | Single bus keyboard | |
| JPS59111408A (ja) | Ｆｍ信号復調回路 | |
| JPS6128240Y2 (ja) | ||
| JPS6020057Y2 (ja) | 周波数−電圧変換装置 | |
| JPS5855429Y2 (ja) | 電子楽器のアフタタツチレスポンス回路 | |
| USRE32445E (en) | Electronic musical instrument having portamento property | |
| JPS5855433Y2 (ja) | エンベロ−プ信号発生器 | |
| US4338845A (en) | System for expanding the dynamic volume range of electronic musical instruments | |
| JPS589955B2 (ja) | 電子楽器におけるキ−信号発生装置 | |
| JPS5942313B2 (ja) | 鍵盤式電子楽器 | |
| US3959743A (en) | Linear voltage-controlled saw-tooth oscillator | |
| US4195598A (en) | Method and apparatus for determining the injection time in externally ignited internal combustion engines | |
| KR850001956Y1 (ko) | 경보회로 | |
| JPS5829511Y2 (ja) | 電子楽器の開閉回路 | |
| JPS622821Y2 (ja) | ||
| JPS6114338B2 (ja) | ||
| JPS5825433Y2 (ja) | ポルタメント効果装置 | |
| JPS6042951B2 (ja) | 電子楽器の音源装置 | |
| JPS5815986Y2 (ja) | 電子楽器の開閉制御信号発生器 |