JPS622821Y2 - - Google Patents
Info
- Publication number
- JPS622821Y2 JPS622821Y2 JP2405079U JP2405079U JPS622821Y2 JP S622821 Y2 JPS622821 Y2 JP S622821Y2 JP 2405079 U JP2405079 U JP 2405079U JP 2405079 U JP2405079 U JP 2405079U JP S622821 Y2 JPS622821 Y2 JP S622821Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- monostable multivibrator
- time
- muting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001934 delay Effects 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
本考案はミユーテイング回路およびノイズ発生
の原因となる回路の動作を制御する回路に関す
る。
の原因となる回路の動作を制御する回路に関す
る。
従来のミユーテイング回路では、ミユーテイン
グ時間を得るために、ミユーテイング回路に抵
抗、コンデンサを用いた時定数回路を設けてい
た。そのためミユーテイング回路の立上りが遅
れ、回路が動作する以前に発生したノイズに関し
ては完全に取り去ることができない欠点があつ
た。
グ時間を得るために、ミユーテイング回路に抵
抗、コンデンサを用いた時定数回路を設けてい
た。そのためミユーテイング回路の立上りが遅
れ、回路が動作する以前に発生したノイズに関し
ては完全に取り去ることができない欠点があつ
た。
そこで本考案は、ミユーテイング動作時間内で
ノイズの発生する回路を動作させてノイズを取り
除くことによつて前記従来の欠点を除去したミユ
ーテイング信号発生回路を提供することを目的と
する。
ノイズの発生する回路を動作させてノイズを取り
除くことによつて前記従来の欠点を除去したミユ
ーテイング信号発生回路を提供することを目的と
する。
以下本考案を一実施例につき図面にしたがつて
詳細に説明する。
詳細に説明する。
第１図において、スイツチ等から入力されたミ
ユーテイング信号としてトリガ入力Ｉが入力端ａ
に入力され、２つに分岐して一方は単安定マルチ
バイブレータ１に入力されその出力端ｂからミユ
ーテイング回路ｍ（図示せず）に出力される。他
方に分岐した入力Ｉは抵抗R1，R2とコンデンサ
C1からなる遅延回路２を通つて単安定マルチバ
イブレータ３にその入力端ｄから入力され、その
出力端ｃからノイズ発生の原因となる回路ｎ（図
示せず）に出力されるようになつている。
ユーテイング信号としてトリガ入力Ｉが入力端ａ
に入力され、２つに分岐して一方は単安定マルチ
バイブレータ１に入力されその出力端ｂからミユ
ーテイング回路ｍ（図示せず）に出力される。他
方に分岐した入力Ｉは抵抗R1，R2とコンデンサ
C1からなる遅延回路２を通つて単安定マルチバ
イブレータ３にその入力端ｄから入力され、その
出力端ｃからノイズ発生の原因となる回路ｎ（図
示せず）に出力されるようになつている。
次に以上のように構成された回路の動作を説明
する。第２図は第１図に示した回路の要部の電圧
変化のタイムチヤートでａ，ｂ，ｃ，ｄはそれぞ
れ同符号で示された第１図における各端ａ，ｂ，
ｃ，ｄにおける電圧変化を示している。ａ図に示
す入力端ａの電圧変化は、トリガ入力Ｉによつて
時刻t0を立上りとしたパルスｐとなる。単安定マ
ルチバイブレータ１の出力端ｂはｂ図に示すよう
に時刻t0から時刻t3迄の間すなわち単安定マルチ
バイブレータ１の時定数ＴAの間Ｈレベル（高レ
ベル）になる。
する。第２図は第１図に示した回路の要部の電圧
変化のタイムチヤートでａ，ｂ，ｃ，ｄはそれぞ
れ同符号で示された第１図における各端ａ，ｂ，
ｃ，ｄにおける電圧変化を示している。ａ図に示
す入力端ａの電圧変化は、トリガ入力Ｉによつて
時刻t0を立上りとしたパルスｐとなる。単安定マ
ルチバイブレータ１の出力端ｂはｂ図に示すよう
に時刻t0から時刻t3迄の間すなわち単安定マルチ
バイブレータ１の時定数ＴAの間Ｈレベル（高レ
ベル）になる。
次に入力端ａから分岐して遅延回路２に入力さ
れたトリガ入力Ｉはｄ図に示すように積分された
波形となり、パルスｐの立上り時刻t0から遅延し
て時刻t1において単安定マルチバイブレータ３の
動作しきい値ｑとなる。すなわち単安定マルチバ
イブレータ３が動作する電圧に入力端ｄがなる時
刻t1が、時刻t0より遅れることを示している。従
つて単安定マルチバイブレータ３の時定数ＴBの
大きさを単安定マルチバイブレータ１の時定数Ｔ
Aより短く設定して時刻t2で出力端ｃがＬレベル
（低レベル）になるようにすれば、単安定マルチ
バイブレータ３の出力端ｃのＨレベル期間（すな
わち時定数ＴB）が単安定マルチバイブレータ１
の出力端ｂのＨレベル期間（すなわち時定数Ｔ
A）の内側に必ずなるようにすることができる。
れたトリガ入力Ｉはｄ図に示すように積分された
波形となり、パルスｐの立上り時刻t0から遅延し
て時刻t1において単安定マルチバイブレータ３の
動作しきい値ｑとなる。すなわち単安定マルチバ
イブレータ３が動作する電圧に入力端ｄがなる時
刻t1が、時刻t0より遅れることを示している。従
つて単安定マルチバイブレータ３の時定数ＴBの
大きさを単安定マルチバイブレータ１の時定数Ｔ
Aより短く設定して時刻t2で出力端ｃがＬレベル
（低レベル）になるようにすれば、単安定マルチ
バイブレータ３の出力端ｃのＨレベル期間（すな
わち時定数ＴB）が単安定マルチバイブレータ１
の出力端ｂのＨレベル期間（すなわち時定数Ｔ
A）の内側に必ずなるようにすることができる。
以上のことから単安定マルチバイブレータ１の
出力によつて動作するミユーテイング回路ｍは時
刻t0から時刻t3迄動作し、また単安定マルチバイ
ブレータ３の出力によつて動作するノイズ発生の
原因となる回路ｎは時刻t1から時刻t2迄動作す
る。従つて時定数ＴA＞時定数ＴBであることか
ら、ノイズ発生の原因となる回路ｎはミユーテイ
ング動作時間内に動作するから必ずノイズを消去
することができる。
出力によつて動作するミユーテイング回路ｍは時
刻t0から時刻t3迄動作し、また単安定マルチバイ
ブレータ３の出力によつて動作するノイズ発生の
原因となる回路ｎは時刻t1から時刻t2迄動作す
る。従つて時定数ＴA＞時定数ＴBであることか
ら、ノイズ発生の原因となる回路ｎはミユーテイ
ング動作時間内に動作するから必ずノイズを消去
することができる。
本考案によれば、以上説明したようにミユーテ
イング回路が動作する前にはノイズ発生の要因と
なる回路を動作させないように構成されているか
ら、プランジヤ等のポツプノイズを取り除く手段
として用いるのに特に好適である。またミユーテ
イング回路に抵抗、コンデンサ等からなる立上り
時間を必要とする時定数回路を必要としないから
立上りの早いノイズを取り除くことができる。
イング回路が動作する前にはノイズ発生の要因と
なる回路を動作させないように構成されているか
ら、プランジヤ等のポツプノイズを取り除く手段
として用いるのに特に好適である。またミユーテ
イング回路に抵抗、コンデンサ等からなる立上り
時間を必要とする時定数回路を必要としないから
立上りの早いノイズを取り除くことができる。
またノイズの発生する要因となる回路、および
ミユーテイング回路の動作時間の設定が容易であ
る。また主としてデジタル回路によつて構成する
ことができるから集積回路化が容易である等の効
果がある。
ミユーテイング回路の動作時間の設定が容易であ
る。また主としてデジタル回路によつて構成する
ことができるから集積回路化が容易である等の効
果がある。
第１図は本考案による一実施例のブロツク回路
図、第２図は第１図における要部の動作を説明す
るタイムチヤートである。 １……単安定マルチバイブレータ、２……遅延
回路、３……単安定マルチバイブレータ。
図、第２図は第１図における要部の動作を説明す
るタイムチヤートである。 １……単安定マルチバイブレータ、２……遅延
回路、３……単安定マルチバイブレータ。
Claims (1)
- トリガ信号によりミユーテイング時間を制御す
る第１の単安定マルチバイブレータと、該トリガ
信号を遅延させる遅延回路と、該遅延回路の出力
によつて始動する第２の単安定マルチバイブレー
タとを具備し、前記第１の単安定マルチバイブレ
ータの出力パルス幅よりも前記第２の単安定マル
チバイブレータの出力パルス幅を狭くすると共
に、該第２の単安定マルチバイブレータの出力に
よつてノイズ発生の原因となる回路を制御するよ
うにしたことを特徴とするミユーテイング信号発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405079U JPS622821Y2 (ja) | 1979-02-28 | 1979-02-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405079U JPS622821Y2 (ja) | 1979-02-28 | 1979-02-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55124911U JPS55124911U (ja) | 1980-09-04 |
| JPS622821Y2 true JPS622821Y2 (ja) | 1987-01-22 |
Family
ID=28861794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405079U Expired JPS622821Y2 (ja) | 1979-02-28 | 1979-02-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622821Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7708416B2 (ja) * | 2021-08-16 | 2025-07-15 | 株式会社SinasSP | 聴力補助装置 |
-
1979
- 1979-02-28 JP JP2405079U patent/JPS622821Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55124911U (ja) | 1980-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5842656B2 (ja) | 「ろ」波回路 | |
| KR920001493A (ko) | 윤곽 보정 회로 | |
| JPS5941640Y2 (ja) | オ−デイオ信号のスイツチング回路 | |
| JPS5943598Y2 (ja) | 電気ピアノ用効果装置 | |
| JPS641653Y2 (ja) | ||
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPH02125515A (ja) | クロック発生回路 | |
| JPS6128240Y2 (ja) | ||
| KR920002882Y1 (ko) | D/A(Digital/Analog) 변환기의 출력 잡음 제거회로 | |
| JP3281808B2 (ja) | パルス伸張回路 | |
| JPH0134439Y2 (ja) | ||
| JPH0220167B2 (ja) | ||
| JPS6372937U (ja) | ||
| JPS6141220A (ja) | デイジタル信号遅延回路 | |
| JPS6372936U (ja) | ||
| JPS60154711A (ja) | 周波数２逓倍回路 | |
| JPS5854394A (ja) | 包絡線信号制御回路 | |
| JPS6239569B2 (ja) | ||
| JPH0582775B2 (ja) | ||
| JPS63156158U (ja) | ||
| JPS6210041B2 (ja) | ||
| JPS5526720A (en) | Noise pulse suppression system | |
| JPS54110413A (en) | Pulse motor drive circuit | |
| JPH0348925U (ja) | ||
| JPS5885831U (ja) | パルスピツクアツプ回路の試験入力パルス発生器 |