JPS594973A - 溶接機制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は溶接電圧・溶接電流・消耗電極ワイヤの送給速
度あるいは溶接速度などの溶接条件を作アーク溶接を行
う場合、溶接姿勢の変化や被溶接物の形状の変化などに
より溶接条件を変更する必要が生ずることが多い。また
大型の被溶接物を取扱う造船所や鉄工所などにおいては
溶接電源の設置場所と実際の作業場所とは遠く離れてい
ることが多い。このような場合、条件夏型の度毎に溶接
電源のところまで出向いていって溶接条件の切替えをす
るのでは非常に不便であり非能率的である。そこで溶接
条件調整器を作業者の手元に用意しておき必要に応じて
適当な条件に調整して実施できるようにすることが要求
される。このためには、作業者の手元にそれぞれの溶接
条件に対応する可変抵抗器を設けておくことが必要であ
る。

従来はこのような場合には、各可変抵抗器と８接機本体
との間をそれぞれ専用のケーブルで接続していた。しか
しこの場合には、多心ケーブルを用いることが必要とな
り、断線事故の発生率がこれにともなって増加するのみ
ならず、太いケーブルを引き廻す必要から作業性が著し
く阻害されるものであった。

本発明はこのような従来装置の欠点を解消し、ケーブル
が増加せず操作性が良好な溶接条件遠隔調整機能を設け
た溶接機制御装置を提供するものである。

第１図は本発明の実施例を示す構成図である。

同図において１は溶接電源であり、例えば直流電力を溶
接トーチ２および被溶接物３に供給する。

した ４は溶接電源ｌの出力端子ａおよびｂが短絡藝回数を計
数し記憶する計数記憶回路であり短絡あるいは開放を溶
接電源１の非出力時に判別するための補助電源を有する
。５は計数記憶回路４の出力に応じて溶接条件を選択す
る選択回路であり、６は計数記憶回路４の入力側に設け
られて溶接電源１から溶液中信号を受けている間中は計
数記憶回路４への信号の伝達を遮断して内容の書き替え
を禁止する禁止回路である。、また７は溶接起動用の押
ボタンスイッチであり、例えば溶接トーチに設けられた
トーチスイッチが用いられる。

同図においてスイッチ７が閉じられるまでは、溶接電源
１は出力を発せず、溶接トーチ２と被溶接物３との間に
は計数記憶回路４の補助電源からの出力電圧が印加され
ている。この状態で溶接トーチと被溶接物との間を比較
的短い開放間隔で所定回路くりかえして短絡させると、
この短絡回数が計数記憶回路４にて計数される。この計
数記憶回路の出力に応じて選択回路５は溶接条件を選択
して溶接電源１に供給する。溶接の開始に際してスイッ
チ７を閉じると溶接電源１は端子ａ・ｂ間に溶接電力を
出力するとともに端子ｄから溶液中信号Ｗを禁止回路６
に出力し、禁止回路６はこれを受けて計数記憶回路４の
入力信号を遮断し、以後に端子ａ、ｂ間が短絡しても溶
接条件が変更されることを防止する。

この溶接電源１からの溶液中信号は、スイッチ７の閉路
時から溶接終了までの間継続していることが必要である
が、計数記憶回路４に一定時間以上の短絡のみを計数す
るものを用いるときはスイッチ７の閉路時からではなく
、溶接電流を検出したことにより溶液中信号を出力する
ものでもよい。

計数記憶回路４としてはラッチ機能を備えたカウンタを
用いるのが望ましいが、選択される溶接条件の数が少な
いときはラチェットリレー、ステッピングリレ〜、キー
プリレーあるいは通常の補助ＩＪ　Ｌ／−を用いて有接
点により構成してもよい。

第２図は本発明の他の実施例を示す構成図である。同図
の実施例は第１図に示した実施例の計数記憶回路４を計
数回路８．記憶回路９および保持指令回路ｌＯに分離し
たものである。

同図において１ないし３および５ないし７は第１図に示
した実施例と同様の機能を有するものを示す。８は溶接
電源ｌの出力端子３およびｂに接続されて端子ａ、ｂ間
が短絡した回数を計数する計数回路であり、短絡あるい
は開放を溶接電源ｌの非出力時に判別するための補助電
源を有する。

９は計数回路８の出方を端子Ｅに保持指令信号を受け、
たときに取り込みＥ端子の六方消滅時に記憶する記憶回
路であり、１０は計数回路８と並列に接続された保持指
令回路であり溶接電源の出方端子ａ・ｂ間が比較的長い
所定時間以上継続して開放状態になったときにこれを検
出し記憶回路９のＥ端子に保持指令信号りを供給した後
に計数回路８に復帰信号Ｃを供給する。禁止回路６は保
持指令回路１０と記憶回路９との間に設けられて溶接電
源１から溶液中信号Ｗを受けている間中は保持指令信号
りの記憶回路９への伝達を遮断して記憶回路９の内容の
書き替えを禁止するように接続されている。

同図において、スイッチ７が閉じられるまでは、第１図
に示した例と同様に溶接電源１は出力を発せず、溶接ト
ーチ２と被溶接物３との間には計数回路８の補助電源か
らの出力電圧が印加されている。この状態で溶接トーチ
２と被溶接物３との間を比較的短い開放間隔で所定回数
くりかえして短絡させるとこの短絡回数が計数回路８に
て計数されて記憶回路９に伝達される。このとき記憶回
路９のＥ端子には未だ保持指令信号が入力されていない
のでこの値は取込まれない。溶接トーチ２と被溶接物３
との短絡を所定の回数くりかえした後に両者を開放状態
に保つと保持指令回路１ｏはこの比較的長い開放時間を
検出して保持指令信号りを禁止回路６に出力する。この
とき禁止回路６は、未だ溶接中ではないので溶接電源１
からは溶液中信号Ｗを受けておらす保持指令信号りをそ
のまま記憶回路９のＥ端子に伝達する。記憶回路９はＥ
端子に保持指令信号りを受けるとそのときの計数回路８
の計数結果を取込む。一方、保持指令回路１０は長い開
放時間を検出すると保持指令信号りを出力した後に計数
回路８に対して復帰信号Ｃを出力し計数回路８を初期状
態に復帰させる。選択回路５は記憶回路９の記憶内容を
受けて六方信号に該当する溶接条件を選択し溶接電源に
供給する。

このようにして溶接条件を選択した後にスイッチ７を閉
じると、溶接電源１は選択回路５によって選択された溶
接条件に相当する出方を端子ａ−ｂ間に出力し溶接が開
始される。この溶接開始によって溶接電源１のｄ端子が
ら溶液中信号Ｗを出力し、禁止回路６に対して信号の伝
達を行なわないように遮断動作を行なわせ、記憶回路９
に対して信号の取込みおよび記憶を禁止する。この結果
、溶接開始後に溶接トーチ２と被溶接物３との短絡が発
生しても溶接条件が変更されることはない。

同図の場合も溶接電源１からの溶液中信号は、第１図の
例におけると同様に計数回路８に一定時間以上の短絡の
みを計数するものを用いるときはスイッチ７の閉路時で
はなく溶接電流を検出している間中のみ溶液中信号を出
力するものとすること′１ ができる。また計数回路８にラチェットすレーのような
有接点式のものを用いることも、ディジタルカウンタを
用いることも同様に可能である。

第３図は第２図の実施例の要部の具体的な実施例を示す
接続図であり、同図においては計数回路８と保持指令回
路１０とはその一部である補助電源、遅延回路および波
形整形回路は共通としており、保持指令回路１０は計数
回路８の途中から信号を分岐して受けるようになってい
る。計数回路８は補助電源Ｅｌ、溶接電源１がらの出方
の混入を阻止するためのダイオードＤＲ１、抵抗器Ｒ８
１゜Ｒ８２およびコンデンサＣ８１とからなる比較的短
時間の遅延回路およびシュミットトリガ回路８１とから
なる波形整形回路とカウンタ８２とからなっており、溶
接トーチ２と被溶接物３との間の閉路を入力信号のナヤ
ツタリングなどによるノイズを波形整形回路で除去した
後に計数する。記憶回路９は、Ｅ′端子にパルスを受け
たときにカウンタ８２の出力を取り込み、Ｅ端子の入力
パルス立下り時にこれを記憶するラッチ回路９１および
ラッチ回路９１の出力を１０進数に夏換するためのデコ
ーダ９２とからなっている。この記憶回路９としてはラ
ッチ機能付素子として市販されている２進のＩＣ回路と
デコーダとを組合せたものが利用できるが、溶接条件の
数が少なければカウンタ８２とともにロータリ一式ラチ
ェットリレーやキープリレーなどを用いた有接点式のも
のでもよい。保持指令回路ｌＯは、直流電源Ｅ３、トラ
ンジスタＴＲＩＱ、抵抗器に１０１ないしＲ１０４，コ
ンデンサ（１０１、比較器１０１、単安定マルチバイブ
レータ１０２および１０３から構成されている。保持指
令回路ｌＯは計数回路８の途中のシュミットトリガ回路
８１の出力をトランジスタＴＲ１０により受けてコンデ
ンサに１０１を抵抗器に１０１を通して充電する。この
充電電圧はシュミツ１−１−リガ回路８１の出力消滅時
に抵抗器に１０２を通して放電する。

コンデンサＣ１０１の端子電圧は直流電源Ｅ３を抵抗器
に１０３とに１０４とによって分圧した電圧と比較器１
０１によって比較される。ここで各抵抗器に１０１ない
しＲ１０４の抵抗値をそれぞれｒ　　な０１ 抵抗値を選択しておけばシュミツトド、リガ回路８１の
正出力によりコンデンサＣ１０１の端子電圧が抵抗器Ｒ
１０４の端子電圧よりも高い値にまで充電される。コン
デンサＣ１０１の端子電圧が抵抗器Ｒ１０４の端子電圧
を超えると、比較器１０１は正出力を発生する。次に、
端子ａ−ｂ間が解放されて、シュミットトリガ回路８１
の出力消滅後、抵抗器Ｒ１０２およびコンデンサＣ１０
１によって定まる時定数にしたがってコンデンサＣ１０
１の端子電圧が降下し、コンデンサＣ１０１の端子電圧
が抵抗器Ｒ１０４の端子電圧より低くなった時点で反転
する。比較器１０１の出力の立下りにより単安定マルチ
バイブレーク１０２は所定幅のパルスを発生し単安定マ
ルチバイブレータ１０３に供給するとともに禁止回路６
にも供給する。単安定マルチバイブレータ１０３は入力
信号の立下りにより所定幅のパルスを発生しカウンタ８
２にリセット信号Ｃを出力しカウンタ８２を復帰させる
。選択回路５は記憶回路５の出力に応じて導通するトラ
ンジスタＴＲ５−１ないしＴＲ５−ｎ・各トランジスタ
に直列接続されたリレーＣＲＩないしＣＲｎ、ヘース抵
抗器Ｒ５−１ないしＲ５−ｎおよび直流電源Ｅ２を含み
、各溶接条件は例えば第孟図にその一例を示すようにリ
レーＣＲＩないしＣＲｎ　の接点により選択されるｎ個
の可変抵抗器ＶＲ５−１ないしＶＲ５−ｎおよび逆流阻
止用のダイオードＤＲ５−１ないしＤＲ５−ｎからなる
公知の溶接条件設定回路を用いることができる。この溶
接条件設定回路は必要な溶接条件の種類に相当する数だ
け設けることはもちろんであるｔ禁止回路６はアンドゲ
ートであり溶接電源１から溶接生信号Ｗを受けたときに
閉じ、溶接生信号Ｗの消滅によって開くものである。し
たがって、図の場合には、溶接電源１の溶接生信号Ｗは
溶接中はローレベル、非溶接時はハイレベルとなる信号
性を選択するときの動作を説明するための説明図である
。同図において、（ａ）は溶接電源１の端子ａ−す間の
電圧変化を示し、（ｂｌは第３図のコンデンサＣ８１の
端子電圧、（Ｃ）はシュミットトリガ回路８１の出力電
圧、（ｆＪおよび（ｇｌは単安定マルチバイブレーク１
０２および１０３の出力をそれぞれ示す。第５図におい
ては溶接トーチ２が時刻ｔ１　から【２の間および時刻
ｔ３からｔ４の間の２回被溶接物に接触して溶接電源１
の端子ａ−ｂ間が閉路されたときの例を示している。時
刻【１以前にはコンデンサＣ８１は電源Ｅ１によって充
電されている。時刻【１に端子ａ−ｂ間が閉路されると
コンデンサＣ８１は抵抗器Ｒ８２によって定まる速度で
放電を始めるがシュミット回路８１の臨界電圧ｅ。□に
至るまでにチャタリングなどによってａ−ｂ間の電圧が
急変してもこれらに反応することはない。一定時間以上
の閉路状態が続くとコンデンサＣ８１の電圧が臨界電圧
ｅ。１以下にまで低下してシュミットトリガ回路８１は
出力を発する。次に時刻ｔ２に端子ａ−ｂ間が開放され
るとコンデンサＣ８１は再び充電される。このときもコ
ンデンサＣＩと抵抗器Ｒ８１およびＲ８２およびシュミ
ットトリガ回路８１の臨界電圧ｅ。２とによって定まる
時間以内の短時間の開放には応答せず、これより長い開
放に対してのみシュミットトリガ８１は応答する。時刻
ｔ３およびｔ４においてもシュミットトリガ回路８１は
同様に応答する。このようにしてノイズの混入されやす
い入力信号は波形整形されてカウンタ８２に供給される
とともにトランジスタＴＲＩＱにも供給されてこれを導
通させコンデンサＣ１０１を充電する。端子ａ−ｂ間が
一定時間以上開放されてシュミットトリガ回路８１の出
力が消滅するとトランジスタＴＲＩＱは遮断され、コン
デンサＣ１０１は抵抗器Ｒ１０２を通して放電を開始す
る。このときの放電時定数は波形整形部の時定数よりも
十分長くしておく。端子ａ−ｂ間の開放時間が時刻【２
から１３に至るときのように短いときはコンデンサＣ１
０１の端子電圧は抵抗器に１０４の端子電圧よりも低く
ならず次の時刻【３において端子ａ−ｂ間が再び閉路さ
れたときに再び充電されて回復する。

時刻【４において端子ａ−ｂ間が再び開放されて、以後
、この状態が維持されるとコンデンサＣｌ０Ｉは放電し
続けて時刻Ｌ５においてついに抵抗器に１０４の端子電
圧ｅ、よりも低い値にまで達する。

この結果、比較器１０１の出力は反転し、単安定マルチ
バイブレータはこの比較器１０１の出力の立下り時に所
定時間幅のパルスｈを出力する。このパルスｈは保持指
令信号となってアンドゲートからなる禁止回路６に供給
される。このとき溶接電源１は溶接中でないので出力Ｗ
はハイレベルであるから禁止回路６は開いており、保持
指令信号りを記憶回路５のラッチ回路９１のＥ端子に供
給する。

ラッチ回路９１はＥ端子に入力信号が供給されたときに
カウンタ８２の出力を取り込み、Ｅ端子入力の消滅時に
取り込んだ信号を記憶する。第５図の例においては、端
子ａ−ｂ間の実質的な閉路は２回であるので時刻ｔ、に
おいてカウンタ１０２の計数内容は”２”　となってお
り、時刻【５において単安定マルチバイブレータ１０２
からの保持指令信号りが出力されるとラッチ回路９１は
この°２、′を取り込み、信号りの消滅によって保持す
る。単安定マルチバイブレータ１０２の出力信号の立下
りさせるが、このときにはすでにラッチ回路９１のＥ端
子には信号が供給されていないのでラッチ回路９１の内
容は＠２″　のまま保持される。このラッチ回路９１の
内容はデコーダ９２によって変換されて選択回路５に供
給されて所定のリレーが励磁されて溶接条件が選択され
ることになる。この後、端子ａ−ｂ間が再び閉路される
とシュミットトリガ回路８１が出力を発生してカウンタ
８２はこの閉路回数を改めて計数する。この計数結果は
、端子λ−ｂ間が比較的長く開放されて保持指今回る。

溶接を開始すると、これによって溶接電源１のｄ端子か
らローレベルの溶液中信号が禁止回路６に供給されてこ
れを閉じるので、以後番こ端子ａ−ｂ間が開閉されても
記憶回路９の内容力Ｓ変更されることはない。

なお、上記実施例においては、禁止回路６を保持指令回
路１０と記憶回路９との間に設けて保持指令信号りの伝
達および遮断を行なわせるよう番こしたが、この禁止回
路６は上記の他に例えば計数回路８の入力側、計数回路
８と記憶回路９との間などでもよい。

以上のように本発明においては、溶接の停止期間中にお
いて溶接電源の出力端子が閉路された回数を計数し、こ
の閉路回数に応じて溶接条件を選択するようにしたので
、溶接条件を遠隔で選定するために専用の多心ケーブル
を用意する必要がなく、断線事故の発生は皆無となり、
作業性に優れた装置が得られるものである。

【図面の簡単な説明】

第１図および第２図は本発明の溶接機制御装置の実施例
を示す構成図、第３図は具体的実施例を示す接続図、第
４図は第３図の実施例の選択回路５において選択される
溶接条件設定回路の例を示す概略図、第５図は第３図の
実施例の動作を説明するための各部の電圧変化の様子を
示す説明図である。 １・・・溶接電源、４・・・計数記憶回路、５・・・選
択回路、６・・・禁止回路、８・・・計数回路、９・・
・記憶回路、１０・・・保持指令回路、１０２．１０３
・・・単安定マルチバイブレータ 代理人　弁理士　　中　井　　　宏 第５図 手続ン■正貨　（自　発） 昭和５７年１０月１９日 特許庁長官　殿 １、事件の表示 昭和５７年特許願第１１４７３７号 ２、発明の名称 溶接機制御装置 ３、補正する者 事件との関係　　特　許　出　願　人 大阪市淀用区田用２丁目１番１１号 ＜　（１２６）　　大阪変圧器株式会社４、代理人

Claims (1)

1. 【特許請求の範囲】 １、溶接電源と、前記溶接電源の出力端子が閉路された
   回数を計数し記憶する計数記憶回路と、前記計数記憶回
   路の出力により溶接条件を選択する選択回路と、少なく
   とも溶接中は選択された溶接条件の変更を禁止する禁止
   回路とを具備した溶接機制御装置。 ２、前記計数記憶回路は、前記溶接電源の出力端子が一
   定時間以上閉路されたときにのみ計数を行う回路である
   特許請求の範囲第１項に記載の溶接機制御装置。 ３、前記計数記憶回路は、前記溶接電源の出力端子の閉
   路毎に１ステップ歩進するステッピングリレーにより構
   成した特許請求の範囲第１項に記載の溶接機制御装置。 ４、溶接電源と、前記溶接電源の出方端子が閉路された
   回数を計数する計数回路と、前記計数回路の計数結果を
   記憶する記憶回路と、前記溶接電源の出力端子の一定時
   間以上の開路を検出し前記記憶回路に入力信号の記憶を
   指令するとともに前記計数回路を復帰８せる保持指令回
   路と、前記記憶回路の出力により溶接条件を選択する選
   択回路と、少なくとも溶接中は選択８れた溶接条件の変
   更を禁止する禁止回路とを具備し ｌた溶接機制御装置。 ５、前記計数回路は、前記溶接電源の出力端子が一定時
   間以上閉路されたときにのみ計数を行う計数回路である
   特許請求の範囲第４項に記載の溶接機制御装置。 ６、前記保持指令回路は、入力電圧が一定値より低下し
   たときに立上り、所定時間一定値より高い状態が続いた
   ときに復帰する電圧を出力する時限回路と、前記時限回
   路の出力の立下り時に動作する第１の単安定マルチバイ
   ブレータと、前記第１の単安定マルチバイブレータの出
   力の立下りにより動作する第２の単安定マルチバイブレ
   ータとからなり、前記第１の単安定マルチバイブレータ
   の出力を前記記憶回路へ記憶指令信号として供給すると
   ともに前記第２の単安定マルチバイブレータの出力を前
   記計数回路の復帰信号として出力する回路である特許請
   求の範囲第４項または第、５項のいずれかに記載の溶接
   機制御装置。 ７　前記禁止回路は２、前記保持指令回路の保持指令出
   力端子と前記記憶回路との間に設けられた少なくとも溶
   接時に閉じるゲート回路である特許請求の範囲第４項な
   いし第６項のいずれかに記載の溶接機制御装置。 ８　前記禁止回路は、前記溶接電源の出力端子から前記
   記憶回路の入力端子までの間に設けられた非溶接時にの
   み前記溶接電源の出力端子の閉路回数を前記記憶回路に
   伝達する回路である特許請求の範囲第４項ないし第６項
   のいずれかに記載の溶接機制御装置。