JPS59500073A - プレ−ナ半導体装置 - Google Patents
プレ−ナ半導体装置Info
- Publication number
- JPS59500073A JPS59500073A JP82502697A JP50269782A JPS59500073A JP S59500073 A JPS59500073 A JP S59500073A JP 82502697 A JP82502697 A JP 82502697A JP 50269782 A JP50269782 A JP 50269782A JP S59500073 A JPS59500073 A JP S59500073A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- voltage divider
- metallization
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 230000015556 catabolic process Effects 0.000 claims description 20
- 238000001465 metallisation Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000011800 void material Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000003491 array Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 241000529569 Solena Species 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
ゾレーナ半導体装置
公知技術
本発明は請求の範囲第1項の上位概念によるゾレーナ半導体装置に関する。この
種の半導体装置は既に公知である。しかし公知の装置は次の欠点2有する。即ち
、半導体装置において、例えは高い電圧および温度で動作する際被覆ラッカの分
極作用により発生するような、外部から作用する電界が阻止特性曲線の低下を引
き起こし、甘たは降伏電圧は不活性化層の厚さの変化によってのみ一定の限界内
で作用可能であるが、金属化を施した後には変化しない。
本発明の利点
請求の範囲に示された特漱を有する本発明による半導体装置はそれに対して次の
利点を有する。即ち、動作中に第1領域の周囲に形成される空間電荷領域はスト
ップリングとして働く環状の領域内に制限され、仮覆電極の下で外部電界から迦
蔽され、さらに第1pn−接合部における降伏電圧は広い範囲で変化可能である
。請求の範囲第2項は分圧器を用いて降伏電圧を調節すること全%に簡単に実現
する構成を示す。請求の範囲第1項および笛2項による本発明の装置の有利な実
施形態は他の案ti1M態様項の第3項から第12項により本発明による半導体
装置の実施fyUにつき以下(lて図を2
閤いて詳しく説明する。
第1図は第1 pn−接合部に分ける降伏電圧を調節するための外部の万一ミン
ク分圧器を有する本発明によるプレーす半導体装置の路線図、第2図は外部分圧
器の分圧比に依存する第]、pn−接合部における降伏電圧L’Brの経過を示
す図、第3図はオーミック分圧器がモノリンツクに集積されている本発明による
半導体装置の平面l−1第4図は嬉3図のA−A’線で切った、本発明による半
導体装置の断面図、第5図はオーミック分圧器が部分的にツェナダイオード列で
置換えられている本発明による半導体装置の一部の平面図、および第6図は第5
図のB −B’線で切った、本発明による半導体装置の断面図を示す。
実施例の説明
プンーナpn−接合部12は、阻止特性が外部からの影響(例えば極性化合物、
アルカ■1イオン金属箔片等)(Cより所望されない作用?受けないようにする
ために、絶縁体13の上の金属電極15により保護される第1図は本発明の実施
例の路線図を示す。その際半導体板10はn−導電形珪素から成り、絶縁体13
は熱的に成長された二酸化珪素から戊る。金属電極15はp影領域11およびn
影領域14を被覆し、このn″−影領域はnpn形トランジスタの際には同時
にエミッタと一緒に拡散される。しかし第1図にはnpn形ト特表昭5!J−5
00073(3)
ランジスタの討 導電形エミッタ領域は示されていす、従って第1図の装置はツ
ェナダイオードとして見ることができる。達成可能な降伏電圧は珪素の基礎ドー
ピングの他に実質的には酸化層13の厚さおよび電接15の電位に依存する。
第2図は、外部分圧器16の分圧比R1:、Rの関数として降伏電子の関係?示
す。Ulは、被覆電極15が直Wp形領域1]に接続されている場合に得られる
降伏電圧である。本実施例においてこの降伏電圧は、被覆電極15なしで得られ
る降伏電圧よりも明らかに小さい。この降伏電圧は相応するMOS−構造体のデ
イゾンソンヨンブレークダウン(\’erarmungsdurchbruch
)の除の電圧と同じである。U2は電@15刀)n 影領域14 、即チnpn
形トランジスタのコレクタ領域に接続きれた際の降伏電圧である。この降伏電圧
はキャリアの増加に基〈電界強度の上昇のために同様に被覆電極15なしの降伏
′球圧よりも小さい。得られる最大の降伏電圧は、分圧比R1: R2= U2
: (U1+U2) の際にU1+U2になる。降伏電圧の温度特注はトランジ
スタにおいて、特に分圧器16が第2図における電圧曲線の右の側縁に調節され
る場合、同じ阻止電圧を有するツェナダイオードにおけるよシも小さい。
第3図および第4図は、どのように分圧器16がモノリンツクに集積されるかの
例を示す。第3図の平面図かられかるように、その際分圧器抵抗16aは半導1
不板】Oの主表面から拡散され、長く伸びたp導電形の第3領域116a’?形
成する。この第3領域116aid第1領域11から延び出ており、不活性化層
13およびその上に延在し被覆電極15として働く金属化部によって少なくとも
部分的に被覆くれている。金属化部全体の周縁は巣3図において破線で示されて
いる。第3領域116aの上の一定の位置において被、!電極15の下に不活性
化層13がない。そのようにして形成されているコンタクト窓、122a内にあ
る被覆電極15の部分はその際分圧器16のタップ16bをテi成する。分圧器
抵抗16aの51端部19は第3図においで第1領域11の右下の角にあシ、嬉
1領域11と第3領域116aとの隙間のない移行部になる。
分圧器抵抗16aの第2端部20は、第3領域116aの他方の端部であり、こ
の端部は第3図において半導体板10の左上の角の少し右にある。第3領域11
6aにより形成されている分圧器抵抗16aの第2端部20は、不活性化層13
上を導かれた金属化部22によシ、この金属化部22が不活法化層13円に設け
られているコンタクト窓22aを介してその下にありオー互に接続すべき領域に
接点接続されるようにして、ストップリング14の一部分と接続されている。嬉
3領域116aの左上の部分の上の被覆電植15において、不活性化層13の露
出された空所3oが設けられている。不活性化層13の、空所30によって露出
された部分に囲まれた中にコンタクト窓301,302.303が設けられてお
り、これらのコンタクト窓は嬉3領域116aの長手方向に並んでいる。これら
のコンタクト窓301.302,303は短絡金層化部Mにより橋絡されておシ
、この短絡金層化部は第3領5域116aの、コンタクト窓30 ]、 、 3
02および303の間にある部分全短絡する。この短絡金層化部Mの個々の部分
片M1およびM2全分垢することによシ、第1 pn−接合部12における降伏
電圧を所望の値に調節設定できるために、分圧器16は調整可能である。
このような金属化部ブリッジ全分離するための適切な方法はドイツ連邦共和国特
許出願公告第2256688号公報に記載されている。
第5図および第6図の実施例において、領域116aにより形成されている抵抗
の分圧器16aの、第3図の左上の角にある部分は、ツェナダイオードZ1゜z
2.Z5の列で置換えられている。これらのツェナダイオードはそれぞれ、半導
体板10の主表面に拡散された、p形導電件を有する領域40と、この領域40
+
内に拡散された、n 形導電性を有する領域41とから成る。ツェナダイオード
21. Z2.23 の範囲に分いて金属化部15に空所31が設けられておシ
、この空所の内部でツェナダイオード21.22.23 が金属化部ブリッジB
1. B2により相互(で接続されている。
さらに窄rjr3 ]の内部にふ・いてツェナダイオード列Z16
、22.25の最後のツェナダイオードZ3は他の金属化部ブリッジB3+てよ
りストソゾリング14の一部に接続されている。その際これらの接続は、金属化
部ブリッジB1.82 、 B3が不活性化層13内に設けられているコンタク
ト窓を介して相応する、下にある領域に接点接続されるように行なわれている。
嬉5図および窮6図に示されている実施例ではオーミック分圧器抵抗16aの一
部がツェナダイオードz1、Z2.Z5の列で置換えられており、これらのツェ
ナダイオードのp形感電性領域4oは同時にp影領域11およびp影領域116
aと一緒に拡散され、n+形領領域41同時に主接合部12の空間電荷を制限す
る層 影領域14と一緒に(npn形トランジスタの際は同時にエミッター領域
と一緒に)拡散される。ツェナダイオードz1. Z2. z5の降伏電圧は1
ovのオーダである。
主妥合部12の逆方向電圧の調節のために、冒い逆方向電流にて高い阻止電圧を
短時間加えることにより、ツェナダイオードZ1. Z2. Z3は個々に短絡
され得る。
明らかに調監区間の数は実施例で確定されておらず、記述された調整方法は必要
な場合に組合わされる。
既に示されたように、本発明は1つのダイオードに関する、図示の実す淑例に制
限されるものではない。むしろ一般に個々のpn−8合部の阻止特注の制御に閲
す1俵rla59−500073 (4)る。従ってここではトランジスタのベ
ース−コンクターi合部について考えることができる。
Claims (1)
- 【特許請求の範囲】 1 所定の導電形の単結晶の半導体板(10)、半導体板(10)に主表面から 拡散されておシ、半導体板(10)の材料と共に箭l pn−接合部(12)を 形成する、半導体板とは反対の導電形の第1領域(11)、および半導体板(1 0)の前記主表面勿コンタクト窓?除いて被jiする不活性化層(13)とを有 する半導体装置において、半導体板(10)に前記主表面から第1領域の周囲に 、半導体板の基礎材と同じ導電形で不純物濃度の高い、ストップリングとして拗 く環状の家2領域(工4)が拡散されており、不活性化層(13)の上に、第1 pn−W合部(12)Th環状に囲み、該pn−接合部の、半導体板(10)の 主表面との交差線を6つ、被覆電極(15)として作用する金属化部が設けられ ており、該金属化部は環状領域(14)の上の範囲VC4で延在しており、被覆 電極(15)の電位は調節可能でろシ、該電位は、第1領域(11)の電位と半 導体板(10)の第1領域の外にある、第1領域(11)と反対の導電形?有す る部分の電位との間にあるとと全特徴とする半導体装置。 2 被覆電極(15)の電位を調節するために分圧器(16)が設けられており 、該分圧器が分圧器抵抗(16a)とタップ(16b)と全有し、その際タップ (16b)は被覆電極(15)に接続されておシ、分圧器抵抗C16a)の第1 端部(19)は第1領域(11)に接続されておシ、分圧器抵抗(16a)の第 2端部(20)は半導体板(10)の第1領域(11)の外にある、第1領域( 11)と反対の導電形を有する部分に接続されている請求の範囲第1項記載の半 導体装置。 3 分圧器(16)がモノリシックに集積されている請求の範囲第2項記載の半 導体装置。 4 分圧器抵抗(16a)が少なくとも部分的にオーミック抵抗である請求の範 囲第3項記載の半導体装置。 5 分圧器抵抗(16a )は半導体板(10)の主表面から半導体板(10) に拡散され、第1領域(11)と同じ導電形の、長く延在された第3領域(11 6a)を有し、その際第3領域(116a)は第1領域(11)から延び出てお り、また少なくとも部分的に不活性化層(13)および該不活性化層上を導かれ ている、被覆電極C15)として働く金属化部により被覆されており、第3領域 (1]6a)の上の一定の位置において被覆電極(15)として働く金属化部の 下に不活性化層がなく、そのようにして形成されたコンタクト窓(1,22a) の中にくる被覆電極(15)の部分が分圧器(16)のタップ(16b)を形成 する請求の範囲44項記載の半導体装置。 10 6 分圧器(16)は純粋なオーミック分圧器であり、第3領域(116a)は 分圧器抵抗(16a)全体を形成する請求の範囲第5項記載の半導体装置。 7 第3領域(116a)により形成される分圧器抵抗(16a)の第2端部( 20)が不活性化層上?導かれている金属化部(22)により半導体板Cl0) の、疼1領域(11)および嬉3領域(工16a)とは反対の導電形金有する部 分、有利にはストップリング(14)の部分と、該金属化部(22)が不活性化 層(13)内に設けられたコンタクト窓(22a )’Th介してその下にあり 相互に接続すべき領域(20,14)と接点接続されるようにして、接続されて いる請求の範囲第6項記載の半導体装置8 第3領域(116a)の一部の上に 被覆電極(15)として働く金属化部において空所(30)が設けられており、 該空所が不活性化層(13)の露出された空所(工3)によシ露出された不活性 化層C13)の部分に囲まれた中にコンタクト窓c301.302,303)が 設けられており、該コンタクト窓は第3領域C116a)の長手方向に並べられ ておシ、これらのコンタクト窓(301,302゜303)は短絡金属化部CM )により橋絡されており、該短絡金属化部はコンタクト窓C301,302,3 03)の間にある第3領域(116a)の部1積no 59−500073 ( 2)分音短絡し、第1 pn−接合部(12)における降伏電圧を所望のfIN に調節するために、短絡金属化部(M)の個々の部分片(Ml、M2)k分離す ることにょシ分圧器(16)が調整可能である請求の範囲第5項乃至第7項のい ずれか1つに記載の半導体装置。 9 分圧器抵抗(16a)がオーミック抵抗と、該オーミック抵抗に対しおよび 相互に直列に(2)続されているツェナダイオードc zl、z2.z5)の列 から敗る請求の範囲第4項記載の半導体装置。 10 ツェナダイオード(zl、z2.Z5)はそれぞれ、半導体板(10)の 主表面に拡散された、第1領域(II)と筺3領域(116a)と同じ導電形の 領域(40)と、該領域(40)K拡散された、半導体板(10)の基礎材と同 じ導電形で不純物法度の高い領域(41)とから成り、ツェナダイオード(Zl 。 Z2.Z5)の範囲において被覆電極として働く金属化部(15)に空所(31 )が設けられており、該金属化部内でツェナダイオードCZl、Z2.Z3)が 金属化部ブリッジCB、、B2)により接続され、寸だダイオード列(Zl、Z 、2.Z3)の最後のツェナダイオード(Z5)は他の金属化部ブリッジ(B3 )を介して半導体板(10)の、第1領域(11)と紀3領域(116a)とは 反対の導電形の部分、有利にはストップリング(14)の部分と接続されており 、その際金属化部ブリッジCB1.B2.B5)は不活性化層(j3)内に設け られたコンタクト窓を介して相応するその下にある領域に接点接続されている請 求の範囲第5項乃至第9項のいずれが1つに記載の半導体装置。 11 嬉1 pn−接合部(12)における降伏電圧を所望値に調節するために 分alE器(16)は個々のツェナダイオード(Zl、Z2.Z3)の短絡によ り調整可能である請求の範囲第10項記載の半導体装置。 12 ツェナダイオ−r CZ、、Z2.Z5)は、高い阻止電流にて高い阻止 電圧が短時間印加されることにより短絡可能なJ請求の範囲第11項記載の半導 体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19823201545 DE3201545A1 (de) | 1982-01-20 | 1982-01-20 | Planare halbleiteranordnung |
| DE32015453US | 1982-01-20 | ||
| PCT/DE1982/000175 WO1983002529A1 (fr) | 1982-01-20 | 1982-09-03 | Dispositif semiconducteur planaire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59500073A true JPS59500073A (ja) | 1984-01-12 |
| JPH0546109B2 JPH0546109B2 (ja) | 1993-07-13 |
Family
ID=6153430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP82502697A Granted JPS59500073A (ja) | 1982-01-20 | 1982-09-03 | プレ−ナ半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4599638A (ja) |
| EP (1) | EP0098834B1 (ja) |
| JP (1) | JPS59500073A (ja) |
| DE (2) | DE3201545A1 (ja) |
| IT (1) | IT1167554B (ja) |
| WO (1) | WO1983002529A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3417474A1 (de) * | 1984-05-11 | 1985-11-14 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierte planare halbleiteranordnung |
| DE3431676A1 (de) * | 1984-08-29 | 1986-03-13 | Robert Bosch Gmbh, 7000 Stuttgart | Integrierte leistungsendstufe |
| JPS61158177A (ja) * | 1984-12-28 | 1986-07-17 | Toshiba Corp | 半導体装置 |
| US4778775A (en) * | 1985-08-26 | 1988-10-18 | Intel Corporation | Buried interconnect for silicon on insulator structure |
| DE58907758D1 (de) * | 1988-09-20 | 1994-07-07 | Siemens Ag | Planarer pn-Übergang hoher Spannungsfestigkeit. |
| DE4117959A1 (de) * | 1991-05-31 | 1992-12-03 | Bosch Gmbh Robert | Halbleiteranordnung mit p-n-uebergang und zugeordneter elektrodenanordnung |
| US5677562A (en) * | 1996-05-14 | 1997-10-14 | General Instrument Corporation Of Delaware | Planar P-N junction semiconductor structure with multilayer passivation |
| EP0925610A1 (de) * | 1996-07-16 | 1999-06-30 | Siemens Aktiengesellschaft | Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur |
| KR101116766B1 (ko) * | 2004-06-10 | 2012-02-22 | 엘지전자 주식회사 | 제너 다이오드의 제작방법 |
| CN103840061B (zh) * | 2012-11-27 | 2016-08-03 | 展晶科技(深圳)有限公司 | 发光二极管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS452415Y1 (ja) * | 1966-01-19 | 1970-01-31 | ||
| JPS5027715A (ja) * | 1973-07-13 | 1975-03-22 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL293292A (ja) * | 1962-06-11 | |||
| NL6413894A (ja) * | 1964-02-04 | 1965-08-05 | ||
| US3710204A (en) * | 1967-05-20 | 1973-01-09 | Telefunken Patent | A semiconductor device having a screen electrode of intrinsic semiconductor material |
| GB1348697A (en) * | 1970-07-31 | 1974-03-20 | Fairchild Camera Instr Co | Semiconductors |
| US3949120A (en) * | 1970-12-02 | 1976-04-06 | Robert Bosch G.M.B.H. | Method of making high speed silicon switching diodes |
| US4157563A (en) * | 1971-07-02 | 1979-06-05 | U.S. Philips Corporation | Semiconductor device |
| US4037245A (en) * | 1975-11-28 | 1977-07-19 | General Electric Company | Electric field controlled diode with a current controlling surface grid |
| US4106048A (en) * | 1977-04-27 | 1978-08-08 | Rca Corp. | Integrated circuit protection device comprising diode having large contact area in shunt with protected bipolar transistor |
| FR2458904A1 (fr) * | 1979-06-12 | 1981-01-02 | Thomson Csf | Circuit integre monolithique equivalent a un transistor associe a trois diodes anti-saturation |
| SE423946B (sv) * | 1980-10-08 | 1982-06-14 | Asea Ab | Tyristor anordnad for sjelvtendning |
| DE3117804A1 (de) * | 1981-05-06 | 1982-11-25 | Robert Bosch Gmbh, 7000 Stuttgart | "planare transistorstruktur" |
| DE3142616A1 (de) * | 1981-10-28 | 1983-05-05 | Robert Bosch Gmbh, 7000 Stuttgart | "planare transistorstruktur" |
-
1982
- 1982-01-20 DE DE19823201545 patent/DE3201545A1/de not_active Withdrawn
- 1982-09-03 JP JP82502697A patent/JPS59500073A/ja active Granted
- 1982-09-03 WO PCT/DE1982/000175 patent/WO1983002529A1/de not_active Ceased
- 1982-09-03 EP EP82902669A patent/EP0098834B1/de not_active Expired
- 1982-09-03 DE DE8282902669T patent/DE3275044D1/de not_active Expired
- 1982-09-03 US US06/541,333 patent/US4599638A/en not_active Expired - Lifetime
-
1983
- 1983-01-19 IT IT19168/83A patent/IT1167554B/it active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS452415Y1 (ja) * | 1966-01-19 | 1970-01-31 | ||
| JPS5027715A (ja) * | 1973-07-13 | 1975-03-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546109B2 (ja) | 1993-07-13 |
| DE3201545A1 (de) | 1983-07-28 |
| IT8319168A0 (it) | 1983-01-19 |
| IT1167554B (it) | 1987-05-13 |
| DE3275044D1 (en) | 1987-02-12 |
| EP0098834A1 (de) | 1984-01-25 |
| EP0098834B1 (de) | 1987-01-07 |
| WO1983002529A1 (fr) | 1983-07-21 |
| US4599638A (en) | 1986-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1232364A (en) | Wafer-scale-integrated assembly | |
| US4811155A (en) | Protection circuit for a semiconductor integrated circuit having bipolar transistors | |
| US4236171A (en) | High power transistor having emitter pattern with symmetric lead connection pads | |
| US4908682A (en) | Power MOSFET having a current sensing element of high accuracy | |
| US4618875A (en) | Darlington transistor circuit | |
| US4261004A (en) | Semiconductor device | |
| JPS59500073A (ja) | プレ−ナ半導体装置 | |
| US5089875A (en) | Semiconductor device with mis capacitor | |
| US4914045A (en) | Method of fabricating packaged TRIAC and trigger switch | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| GB1088795A (en) | Semiconductor devices with low leakage current across junction | |
| US3518504A (en) | Transistor with lead-in electrodes | |
| GB1182707A (en) | Semiconductor Rectifier Circuit Assembly | |
| US3486082A (en) | Semiconductor devices | |
| GB967365A (en) | Semiconductor devices | |
| JPS6348192B2 (ja) | ||
| US5466959A (en) | Semiconductor device for influencing the breakdown voltage of transistors | |
| JPS5999769A (ja) | 半導体装置 | |
| JPS61502087A (ja) | モノリシツクに集積されたプレ−ナ半導体装置およびその製造方法 | |
| US5270566A (en) | Insulated gate semiconductor device | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| US3684931A (en) | Semiconductor device with coplanar electrodes also overlying lateral surfaces thereof | |
| US3784886A (en) | Bidirectional switching semiconductor device | |
| JPS6348190B2 (ja) |