JPS59501034A

JPS59501034A - 高速パケツト交換機

Info

Publication number: JPS59501034A
Application number: JP58500457A
Authority: JP
Inventors: タ−ナ−・ジヨナサン・シ−ルズ
Original assignee: ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド
Priority date: 1982-06-25
Filing date: 1983-01-12
Publication date: 1984-06-07
Also published as: WO1984000265A1; US4491945A; EP0112831A1; EP0112831B1; CA1199713A; DE3373048D1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】高速パケット交換機技術分野本発明は音声およびデータ信号のパケット交換の方法および交換アーキテクチュアに関する。本発明は細目的には可変パケット・バッファ記憶、パケット・アドレス・ローテーション技法およびノート内ならひにノード間借”号プロトコルを提供する高速パケット交換機の統合網に。オ、ｊ’：６５．ヨ□５Ｉれっつああ。“７、ケラ、交門いヶ、オオベき１情報が短い高速バーストとして生じ、バースト間に長い休止期間があるような場合に・適している。

パケット交換の多数の異なる応“用用途か見出されるに従ってパケット交換システムに対する要件も厳しいものになって来た。交換システムはパケットそれ自身の中に含まれているアドレスを使用してパケットをその着信点に向かわせねばならない。更にシステムはパケットか使用しようとするルートが一時的なトラフィック遅延を呈するような場合、パケットの一時記憶を許容するためにシステム内の異なるノードにおいてバッファ記憶を提供する必・要がある。ディジタル符号化された音声情報の交換の場合のようにパケット交換が今後有望であると考えられている応用用途は数千の交換ノードを有するパケット交換システムを要求する。このような大きなパケット・システムの設計の重要な目標は各ノートかパケットを迅速に交換でき、かつ物理的大きさが合理的なことである。

従来技術のパケット交換システムはわずか数百７−ドより成る比較的小さなシステムであった。更に従来のシステムはシステム内のノートにおいてパケット交換機能を実行するのに技巧をこらしたソフトウェア・パッケージを使用した犬型訓算機を使用していた。更に従来のシステムは誤り回復およびフロー制御の問題を取扱うために複雑な制御プロトコルを使用しており、その結果１秒車りわずか数千パケットしか取扱えなかった。

典型的な従来技術にあってはパケットが受信されると、計算（先はパケットの着信地を決定するために論理アドレスを調へ、次にそのパケットをその着化地に伝送するために必要なステップを実行する。この操作は各ノートにおける論理アドレスのパケットがそこを通して再送される伝送リンクの物理アドレスへの翻訳を行ない、次にパケット全体を受信し、バッファ記憶した後に誤りおよびフロー制御機能を実行し、次いで後続のノードに実際のパケットを再送するという時間のかかるステップより成る。明らかにこのような複雑な操作は実質的々スループット交換遅延を生じさせ、異なる交換ノードにおいて望ましく々い可変遅延を導入し、その結果パケットは着信点に順番通りには到着しなくなる。

従来技術のシステムは望ましくない交換遅延のために市外交換網を実現することが出来ないだけてなく、交換ノート・アーキテクチュアの既存構造は市外交換を行なうよう拡張すると極めて大きなものになってし１つ。従来技術のアーキテクチュアはＶＬＳ　Ｉを使用することによ抄可能となる物理的な大きさの削減には向いていない６前述のことより、最小都の遅延でパケットを伝送し、かつ合理的な物理的大きさを有するパケット交換機を通して大容邦のパケット交換を行なうアーキテクチュアおよびプロトコルを有するパケット交換システムに対する要求が存在する。

発明の髪質前述の問題点は、高速度り換通信を達成するためにアドレス・ローテーション技法とノート内ならひ１ｆこノート間ｆｉ号プロトコルを利用する複数個の交換ノートをオ」する高速統合交換網の方法およびアーキテクチュアを取り入れた本発明の原Ｂｌに従って解決された。

本発明は複数個の人力および出力導線の間に配置された複数個の交換ノートを有する統合可能な高速交換網と、人力縛紐からヒツト・パターン中の予め定められたヒツト・グループの受（ｇに応動して該ヒツト・クループを後にｉ゛シの交換ステーンの１つ寸だに出力導線に向わせる回路を・含む前記ノートにより特徴づけられる。各ノートは更にヒツト・クループをステアリンク回路に人って来るヒツト・パターン中の異なるロケーションにリポシション１−る回路を含んている。ステアリング回路はヒツト・パターンの最上位ヒツト位置に現れる予め定められたビット・グループに応動し、リポジションを行なう回路は前記ビット・グループをステアリンク回路に加える前にビット・パターンのより下位のヒツト位置にリロケートする。

ネットワーク・アーキテクチュアは相互接続された交換ノートとこれら交換ノート間の操作プロトコルより成り、このプロトコルによりパケット全体を完全にバッファ記憶することなしにパケットが直ちに次の交換ノートに伝送てきるか否かを決定する信号の相互交換を行がうことが出来る。このプロトコルは各パケット中に含１れているアドレスの上位ビットに応動して次の交換ノートを各交換ノートにより決定させる。このプロトコルはパケットのバッファ記憶遅延を減少さぜ、システムを通してのパケット交換の速度を増すため関連動作している交換ノード間のゝゝタイナミツク通イ言路利用可イン；号″を使用する。

パケットのバッファ記憶遅延は交換ノートの各々の入力に可変長バッファを設けることにより減少される。可変長バッファは次の交換ノートからのダイナミック信郊が該交換ノートに対するパケット伝送を直ちに開始できることを指示するまで到来パケットの１部分を記憶する。

可変長バッファおよび信号プロトコルの使用によりシステム・アーキテクチュアはパケットを交換網全体を通して通信するのに要求される最小ｂ）のバッファのみを使用し、従ってパケットの時間遅延は大幅に減少する。

ここで述べる方法はパケットを第１ステージの交換ノードに記憶し、第２ステージの交換ノートを規定するためパケットのアドレス・フィールドをデコードし、第２ステージの交換ノードを示していたアドレス・フィールド中のビットをローテーションにパケットを再送するステップを含んでいる。アドレス・ビットのローテーショ、ンは各交換ノートの動作の一様性および各ノードをそのノードに係わる最初に受信された上位ヒツトに直ちに応動させることにより高速交換を提供することになる。

侶、号プロトコルは第２ステージの交換ノート中のバッファが別のバッファを受け入れ得るとき第２ステージの交換ノートがダイナミックにリンク・オーフ゛ン４８　Ｍを自身か接わ１５されている第１ステージの交換ノートの各々にリアル・タイムで送イ言するようになっている。リンク・オープン化−８を受信すると、第１ステージの交換ノートは的ちにそのアドレス・フィールドかリンク・オープン状態号を送イハした第２ステージの交換ノートを指定するそのバッファ内に含まれているパケットの任意の部分の再送を開始する。第１および第２ステージの交換ノート間におけるこのリンク・オープン信号のダイナミック伝送によりパケットは第２のステージに再送される徒でに第１のステージ内に必要最小限の時間バッファ記憶、即ち遅延されることになる。従ってこの方法は交換網を通して伝送されるときにパケ′ノドが受ける遅延を減少上せる。

本交換網ア＝キテクチュアは高速パケット交換網（ＦＰＮ）を実現し、該高速パケット交換網は１々が高速パケット交換を行なうためにアドレス・ロチ−ジョン構造と、可変バッファ記憶構造と、信号プロトコルとを具現する複数個のメカおよび出力制御回路を含む複数個の交換ノートで構成されている。例として示す交換網は中央プロセッサ、伝り施設および集線装置とインタフェースをとる機能装置を相互接続するよう作られている。図示の実施例においては、インタフェース装置はトランク・コントローラと呼ばれている。

各々の交換ノートは４×４の構造を有しており、交換網の４つのトランク・コントローラおよび４つの他の交換ノートに接続可能な４本の人力および４本の出力導線を含んでいる。４つの入力および４つの出力制御１回路は信号プロトコルの制御の下で到来パケット中に含１れているアドレス情報に応動して任意の入力導線を任意の出力導線に切換えることが出来る。

本交換ノート・アーキテクチュアはＶＬＳ　Ｉ技術により実現するとさ〃容易である。これは同一のノード回路と該回路を動信させるのに同しモートを使用すると共にトランク・コントローラおよび他の交換ノードへの接続を行なうのに最小本数の導線を用いることにより可能となる。詳細に述へると、単一の導線が後続の交換ノードまだは付属のトランク・コントローラに制御イに号とデータの両方を送信するのに使用される。Ｖ　Ｌ　Ｓ　Ｉチップ内の複数本の導線はパケット通信とプロトコル信号伝送のために同じ交換ノートの人力および出力制御回路の間で使用されている。ＶＬＳ　ｒ技術を有効に使用することにより物理的な大きさおよび操作面での複雑さは減少する。

ここで示すパケット交換網かパケット交換をスピード・アップし、交換ノートの動作の一様性を提供するために受イ、Ｉされたパケットのアドレス・フィールド中の２進ヒツトをローテートするために各交換ノートにおいてアドレス・ローテーション構造を使用するのは本発明の１つの利点である。例えはアドレス・フィールドはシステムの交換網を通る通信路をｊ−次規定する上位、中間寂よひ汁粉ヒツトて構成されている。各々の交換機ノート＋ｄ、上位ヒツトに応動じてその交換ノートを通る中間通信路を規定し、次いてこれらヒツトは下位にローデートされ、中間ヒツトが次の交換ノートに対する上位ヒツトとなる。

これにより交換ノート回路の一様性が得られると共にパケット交換の速度を改善するために各ノートにおいて最初にイ１タリに受イこ１さ牙１、かつ各ノートにおいて作用を受ける。ｔ：　（、シアトレス　ヒツトにのみ応動してルート指定が行なわれることになる。

本発明の１つの特徴７４４２１号プロトコルが交換ノート内の人力および出力開側１回路の間およびその交換ノートの出力側ｉ＋”＋４１回路と他の交換ノートの下流の人力制御回路の間て使Ｈ］されることである。ノードおよびノード間プロトコルはノート回路内および関係する相互接続されだノート間でリンク・オープンおよびパケット伝送要求および許可信号の交換によりパケット交換の速度を向」−させる。゛各々の人力制御回路にはパケットを記憶するためのバッファが設けられている。

本発明はノートおよびノード間信号プロトコルを使用し、それによってノートを通し２て次のノートまたはトランク・コントローラに至る通信路がパケット通（Ｓに使用できることが僅認される寸で受信されたパケットの内容を＾ｆ１記バッファ中に記憶させる。

リンク・オープン、要求および許可（７ｍ号は最小の遅延を与えるたけでバッファからパケット自身内のアドレス１°／ｊ幸琵によって指定される着信地に［白ちに送（ｉ：：させる。

各々の人力制御回路は更にそのバッファが情報のパケットの受信・記憶が可能庁ことを示すへくその人力導線を介してリンク・オープン状態を知らせるようになっている。上流の交換ノートの出力制値１回路はＭ記すンクオープン信号に応動して同じノードのすへての人力制御回路に対し人力制御回路の１つからの（ｉ’ １号要求があると直ちに出力制御回路を通して送イ言力橢午可されたことを知らせる。その結果、バッファ記１．貰遅延はこの点て終了し、高速パケット交換か行なわれる。

本発明の著しい特徴は複数個の入力端末と複数個の出力端末の間でティジタル信号のパケットの交換を行なうパケット交換機が設けられていることである。この交換機は各々入力端末の１つに接続されている複数個の入力制御回路と、各々出力端末の１つに接続されている複数個の出力側（財）回路を含んている。この交換機は更に、各々の入力制御回路を各々の出力制御回路に接続する手段を含んでいる。各パケットは入力制御回路の１つから接続手段および出力制御回路の１つを介してこれに接続された出力端末の１つに至るパケット通イ言路を規定するディジタル信号のアドレス・フィールドを含んでいる。入力制御回路の内の規定されたものはアドレス・フィールド（２，号の受信に応動してパケット通イ言要求信号を接続手段を介して出力制御回路の１つに送信する制御装置が設けられている。出力制御回路の内の規定されたものは出力制御回路の規定されたものとそこに接続された出力端子の１つの間でパケット通信路が存在することを示すために接続手段を介して各々の入力制御回路に信号を供給する回路を含んでいる。入力および出力制御回路の内規定されたものは各々更に供給されたパケット通（Ｍ路が存在することを示す信号およ゛び要求信号に応動して受信されたパケットのディジタル信号を規定されたパケット通信路を介して人力制御回路の内の規定されたものから接続手段および出力制御回路の内の規定されたものを通して出力端末の内の規定されたものに送信する。

本発明の１つの特徴は各々が入力および出力端末を有する複数個の交換素子を各々持った第１および第２の交換ステージを含むパケット交換網を提供することにある第１ステージの入力端末の各々は個々の人力導線に接続可能である。第１ステージの出力端末の各々は第２ステージの入力端末の各々に接続されている。第２ステージの出力端末の各々は出力導線の各々に接続可能である。

交換素子の各々はその入力端末の各々に対し入力端末で受信されたパケットのアドレスおよび他のディジタル信号を記憶するバッファおよび該バッファを制菌してバッファ中のパケットの記憶されたアドレス信号によって同定される出力端末のアイドル状シヒを示す制御信号を受信するとパケットのアドレスおよび他のディジタル信号の送イ言を開始させる制菌装置を含んでいる。

各バッファはシフト・レジスタ中に情報を記憶し、カウンタを使用してパケットの最初のヒツトがレジスタ内のどこにあるかを決定する。入力制御回路中の制御装置が適当な出力制御回路からの許可信号を受信すると、データ・セレクタは該制御装置と共同動作し、該制御装置はカウンタに応動して記憶されたパケットの最初のビットを選択してパケットを直ちに出力制御回路に伝送する。

各々の入力制御回路は上位アドレス・ビットに応動してこれらビットにより規定される出力制御回路を選択する。その後、人力制御回路上のアドレス・ローテーション回路はすべてのアドレス・ビットをローデートし、それによって上位ビットは下位ビットとなる。入力制御回路は２つのシフト・レジスタとデータ・セレクタとの共同動作によりローテーション操作を実行する。データ・セレクタは２つのシフト・レジスタの内の１つの出力を選択する。第１のシフト・レジスタの出方はまだ第２のシフト・レジスタの人力に加えられる。最初パケットは第１のシフト・レジスタを通して第２のシフト・レジスタに向い、データ・セレクタを通して同じ交換ノートの規定された出力制御回路に伝送される。アドレス・ヒツトの上位部分が第２のシフト・レジスタ中に存在するとき、データ・セレクタは第１のシフト・レジスタの出力〜を選択し、出力制御回路に伝送する。上位アドレス・ヒツトはアドレス・フィールドの最後のビットが第１のシフト・レジスタから出力制御回路にシフト・アウトされるまでシフトされない。次にデータ・セレクタは第２のシフト・レジスタを選択してアドレスの下位位置にある記憶された上位アドレス・ヒツトを適当な出力端床に送付する。これら操作の結果アドレス・ヒツトの上位部分ｉｔこのときアドレス・フィールドの終りにローテートされ、次のノートは新らしく上位位置にシフトされたヒツトに対して操作を加える。

図面の簡単な説明第１および２図は本発明の交換アーキテクチュアを使用する通イ呂システムをフロック図として示す図、第２Ａ図はネットワーク・アーキテクチュア内の交換機ノートを示す図、第３図は発情加入者端末から交換システムを辿して、ｆｉ信加入者端末に向う呼設定パケットの内容を示ず１ン１、第４図は呼設定パケットの受イ言に応動して着信加入者端末から発情加入者端末に送られる呼応答パケットの内容を示す図、第５図は交換網１１６の詳細なブロック図、第６図は第３図の呼設定パケットをトランク・コントローラ１３０から交換網１１６およびトランク・コントローラ１２９を介して中央プロセッサ１１５に送るのに使用される交換パケット、第７〜９図はパケットが交換網１１６の異なるステージを通ってトランク・コントローラ１３１からトランク・コントローラ１３０に進むとき交換網１１６を通して第４図の呼応答パケットを送信するのに使用される交換パケットの内容を示す図、第１０図は交換網１１６の交換ノード５００−１５の詳細なブロック図、第１１図は交換ノード５００−１５の入力制御装置１０００の詳細なフロック図、第１２図は入力制御装置１０００のアドレス・ローテーション回路１１０６の詳細なフロック図、第１３図は交換ノート５００−１５の出力制御装置１００７の詳細なフロックＶ１第１４図はトランク・コントローラ１３１のブロック図、第１５図はトランク・コントローラ１３１のメモリ１４０１の論理構成図、第１６〜２６図はトランク・コントローラ１３１の受信器１４０２を含むサツシステムの詳細なフロック図、第２７図はトランク・コントローラ１３１のアドレス制御装置１４０４の詳細なフロック図、第２８図はメモリ１４０１と関連したアドレス制御装置１４０４の論理動作を示す図、第２９図はアドレス制御装置１４０４の受信インタフェース２７０１で使用されているポインタの実現法を示す詳細なフロック図、第３０メは受信インタフェース２７０１の詳細なブロック図、第３１図はトランク・コントローラ１３１の交換インタフェース１４１８の詳細なブロック図、第３２ル４０を含むサブシステムの詳細なフロック図、第４１図はトランク・コントローラ１３１の出力回路１４０５のブロック図、第４２〜４４図はトランク・コントローラ１３１のメモリ１４０１から読み出されたパケットに対しトラック・コントローラ１３１の出力回路１４０５のサブシステムによって実行されるパケット変換を示す図、第４５〜４９図はトランク・コントローラ１３１の出力回路１４０５を含むサブシステムの詳細なフロック図、第５０〜５３図はトランク・コントローラ１３１の送（ｇ器１４０３を含むサブシステムの詳細なフロック図、第５４図はタイミンク図、第５５図は本発明の特定の図示の実施例を示すだめの図面の配置法を示す図である。

第１および２図中には本発明の主要ヒルディング・フロックを強調するため太線で示す交換網が描れている。

該交換網の詳細な第１０〜１３図に示されており、その機能図は第２Ａ図に示されている。

詳細な説明第１および２図は複数個の市内局１０２、１０３、１０８および１０９、ならびに例えば加入者１００捷たは１１０の如き複数個の加入者にサービスを提供する複数個の市外局１０４〜１０７を有するパケット交換システムを示す。以下の記述では最初に第１および２図のパケット交換システムを含むサブシステムの概説を与える。

次に交換網とノードの可変バッファ機能、アドレス・ローテーションおよびノート間信号プロトコルと共にその交換ノードの１つについて概説し本発明に焦点を当てる。

次に加ん者１００の宅内インタフェース１２７から加入者１１０の宅内インタフェース１５５に送信されるパケットがそのパケット交換システムを通る経路中の各トランク・コントローラによってそのパケット中に必要な自己経路情報を挿入する仕方について述べる。交換システムを通るパケットの経路について述へた後、経路情報を収集するのに使用される手順について述べる。次に経路中の各トランク・コントローラ中にこの情報を記１ｆｌ’するのに使用される方法について述へる。最後に第１および２図の各フロックについて詳細に述べる。

第１図に示すように、市内局１０２は交換網１１６を含んており、該交換網は複数のトランク・コントローラを終端しており、中央プロセッサ・トランク・コントローラ１２９（これもまた交換網に接続されている）を介して中央プロセッサ１１５と共同動作する。各々のトランク・コントローラは単方向性伝送線路により交換網に接続されている。例えばトランク・コントローラ１３１は導線１３２を介して交換網１１６から情報を受信し、導線１３３を介して交換網１１６に情報を送信する。

市内局１０２の加入者側においては、市内局は集線装置を介して加入者に接続されている。該集線装置はトランク・コントローラを介して交換網に相互接続されている。集線装置は交換網１１６と類似した内部交換アーキテクチュアを有している。交換網１１６の内部交換アーキテクチュアに関しては以下で更に詳細に述へるが、集線装置を付属のトランクにインタフェースさせる完備し／コトランク・コントローラを有している。集線装置のトランク・コントローラは以下で詳細に述へるトランク・コントローラ１３１と類似している。各集線装置にはマイクロプロセッサが接続されており、該マイクロプロセッサは初期呼設定シーケンスを実行し、パケット交換システムを通して伝送されるパケットの固有な自己経路特性を補う呼監視を提供するために＋１属のアクセス線コントローラと関連して使用される。加入者ユニットはアクセス線コントローラによって集線装でに接続される。各々のアクセス線コントローラは制御マイクロプロセッサによってアクセス線コントローラ中に記憶される論理アドレスおよび制御情報を記憶している。この論理アドレス情報Ｖ士イＺ］屈の交換網を通り、相互接続するトランク・コントローラを介して伝送されるパケットの経路の最初の部分を制御するのに使用される。各々のアクセス線コントローラは標イ■の双方向性伝送媒体を介して各加入者ユニット中の宅内インタフェースに接続されている。パケットは宅内インタフェースとアクセス線コントローラノｆｔ４１　ノ、ＩＱ　（’，ｉを行なう２つの仮想チャネルを規定する標準のパケット・プロトコルを使用してアクセス線コントローラと宅内インタフェースの間で伝送される。

各トランク・コントローラは論理アドレスを交換アドレスに変換する翻訳チーフルを含むメモリを有している。

この交換アドレスはパケットを着信トランク・コントローラに向わせるため交換網によって使用される。交換網１１６は両端がトランク・コントローラで終端されている高速度トランクによって市外局（例えは１０４）に相互に接続されている。第１図と実Ｔ（的に同じものが第２図にも示されている。

さて第２Ａ図を見ると、３ステージの交換ノートより成る交換網１１６の機能図が示されている。交換ノード２００〜２０１はステージＪより成り、交換ノード２１０〜２１１はステージ２より成り、交換ノード２２０〜２２１はステージ３より成る。これら交換ノートのモジュール状相〃接続に関しては第５図と関連して訂述する。

各々の交換ノートは交換ノード２０１の場合について図示するように４つの入力制御回路と４つの出力制御回路より成る。他の交換ノートは交換ノード２０１と同じ設剖である。交換ノード２０１は４つの人力制御回路２３０〜２３３および４つの出力制御回路２４０〜２４３を有している。各々の人力制御回路は１本の出カケーフルを各々の出力制御回路に接続している。出カケーフルは入力制御回路と出力制御回路の間でデータと制御信号の両関連して述へる。人力制御回路の内部は入力制御回路２３０のブロック図に示されており、人力制御回路の詳細に関しては第１１および１２図と関連して述へる。同様に、出力制御回路の内部は出力制御回路２４３のフロック図に示されており、更に詳細な議論は第１３図と関連して行なう。

パケットが最初に入力制御回路２３０によって受信されると、該パケットは受信器２５０を介してメモリ２５１中にバッファ記憶され、その後パケット中のアドレスによって指定される出力制御回路（例えば２４３）に伝送が開始される。アドレスの指定する出力制御回路が２４３であると仮定すると、交換ノード２１１がパケットを受入れると直ちに再送か開始される。従ってパケットを再送する前にパケットを完全にバッファ配座しておく必要はない。この可変バッファ機能によりパケットの交換網１１６を通しての交換に要する時間遅延が大幅に減少する。この可変バッファ機能はノード内の入力制御回路および出力制御回路間のノード内信号の交換および１つのノードの出力制御回路と指定された交換ノートの人力制御回路の間でやりとりされるノート間信号によって実現される。ノード内（ｇ　Ｍには入力制御回路が最初にパケットの開始を受信した後における入力制御回路と出力制御、回路の間の要求信号および許可信号が含１れる。ノード間イ６号には下流交換ノードが次のパケットを受（Ｓすることが出来るようになったとき出力制御回路中のアイドル／ビジー・フリップ・フロップ（例えば２６１）を接続された下流の交換ノートによってアイドル状態にセットすることを含む。下流のノートは出力制御回路にリンク・オープン、即ちパケット通信入手可を示す信号を伝送することによりアイドル／ビジー・フリップ・フロップをアイドル状態にセットする。更に、次のノートへの伝送を行なう前に人力制御回路内のアドレス・ローテーション回路を用いてアドレス・ヒツトの位ｌを適当に直すことにより交換速度は大幅に増大する。

さて第２Ａ図を更に詳細に省察すると、入力制御装置２３０はトランク・コントローラ１３１からのパケットの開始に応動してパケットの最初の部分をメモリ２５１中に記俯し、パケットと関連するアドレスを調べそれによって指定された出力制御回路を決定する。出力制御回路２４３が指定されたものと仮定すると、制御回路２５２はケーブル２８０を介して要求信号を伝送することによりメモリ２５１から出力制御回路２４３に直ちに伝送を開始することの許可をめる。リンク２８１を介して出力制御回路２４３が接続されている交換ノート２１１の入力制御回路がパケットを営利は得る場合には、アイドル／ビジー・フリップ・フロップ２６１はアイドル状態にセットされる。入力制御回路２３０から要求信月を受信すると、出力制御回路２４３はフリップ・フロップ２６１がアイドル状態にセットされているならばケーブル２８０を介して許可信号を返送し、ケーブル２８０からデータを受け取るだめデータ・セレクタ２６３を適当な準備状轡とする。

許可信号を受信すると、制御装置２５２は直ちにメモリ２５１にアドレス・ローテーション回路２５３およびマルチプレクサ２５４を介して出力制御装置２４３への伝送を開始させる。制御装置２５２はマルチプレクサ２５４の状態を適当に設定して伝送する出力制御装置２４３を適当に選択する。パケットが伝送された後、出力１ｉ１ｉ　ＩＩ装龍２４３はフリップ・フロップ２６１をビジー状袢にセットする。

アドレス・ローテーション回路２５３の機能はす−＼てのアドレス・ヒツトを回転して、アドレスの上位２ヒツトが常に次段の交換ノートに加えられるようにすることでちる。これはずへてのパケット交換ノート動作のモジュール性を保ち、パケッ°ト交換の速度を増すために必要である。何故ならば入力側（財）回路の選択は常にアドレスの−に１位２ヒツトに基ついて行なわれ、ローテーションを行なわないと交換動作が遅れるからである。交換ノート２１１は出力制御装置２４３からパケットを受信するとき、アドレスは適当に整列しており、それによって選択はそのアドレスに基づいて直ちに行なわれる。

交換ノード２１１が次のパケットを受付は得るときには、該ノートはフリップ・フロップ２６１をアイドル状態にセットしてリンク・オープン信号をリンク２８１を介して伝送することにより次のパケットが交換ノード２１１に送イ諷し得ることを指示する。

交換網の機能および構造について述べて来たが、次に適当々アドレス線コントローラおよびトランク・コントローラのアドレス・メモリ中に自己経路情報を獲得・苦己憶する手順について述べる。この情報は発信加入者ユニットに接続された適当なアクセス線コントローラから種々のマイクロプロセッサおよび中央プロセッサを通して伝送される呼設定パケットによって得られる。ここで神々のマイクロプロセッサおよび中央プロセッサは着信加入者ユニットに達するためには呼設定パケットが通過しなけれはならない経路を形成する異シる集線装ＶＩ″および市内局および市外局と関連している。呼設定パケットがこの経路を通過するとき、各々の処理装置はパケット中に新らしい論理アドレスを挿入し、適当なアクセス線コントローラ捷だはトランク・コントローラ中に必要な論理オヨヒ交換アドレス情報を記１ｆ５する。アクセス線コントローラを介して着信加入者ユニットが接続されている集線装置に付属したマイクロプロセッサで呼設定パケットが受信されると、受信マイクロプロセッサは適当な論理および交換アドレス情報を接ゎＬされたアクセス線コントローラに送Ｃｊし、該コントローラはｐ（ｆｉｇ報をそのアドレス・メモリ中に記恨する。受信マイクロプロセッサは呼が適当に設定されたことを示す呼応答パケットを組立て、送信する。発信加入者のアクセス線コントローラにより吋応答パケットが受（ｉされた後、すへての必要な経路情報はアクセス線コントローラおよびトランク・コントローラて設定され、パケット経路を形成し、それによってパケットは関連する処理装置によって処理されることなく２交換網を通して直接送られる。

以下で呼設定パケットの利用法を加入者１００と１１０の間の電話呼を形成する出合を例にとって詳述する。加入者１００は加入者１１０の電話番号をダイアルすることにより加入者１１０を呼ひ出す。宅内・：インタフェース″＋２７は通常の仕方でダイアルされたディジットを収集する。宅内インタフェース１２７はダイアルされたディジットを収集した後、該ダイアルされ澤ディジットを線路１２２を介してアクセス線コントローラ１１２ａＫパケットで送信する。宅内インタフェース１２７から受信されたパケットに応動して、アクセス線コントローラ１１２ａは第３図に示すパケットを組立てて集線装置１１２を介してマイクロプロセッサ１１１に送信する。

パケット識別フィールドはこのパケットが（ｇ号パケットであることを識別し、テーク・フィールド中の最上位ハイド中のゝゝ１″６、このパケットが呼設定パケットであることを示す。テーク・フィールドの残りの部分は詳細な電話番号を含んでいる。

第３図のパケットを受信すると、マイクロプロセッサ−１１はタイアルされた電話番号を調べ、交換網１１６を通しての接続が要求されているものと決定する。

まず最初にマイクロプロセッサ−１１は後続のパケットで使用される新らしい論理アドレスとトランク１１７を集線装置１１．２に接続する集線装置１１２のトランク・コントローラを規定するし換アドレスをアクセス線コントローラに送信する。この交換アドレス＋４後続のパケットをトランク１１７に向わせるため集線装置１１２　Ｖｃより使用される。次にマイクロプロセッサ−１１はアクセス線コントローラー１２ａを識別する１交換アトレ、スおよび宅内インタフェース１２７と通（Ｍする際にアクセス線コントローラー　１２　ａＫよって使用でれる仮想チャネルを規定する情報を集線装置１１２のトランク・コントローラ中に肥土〇する。最後にマイクロプロセッサ−１１は第３図に示すものとｆＡ　似しているが、アクセス線コントローラー１２ａのアドレス・メモリ中に記１、いされていた論理アドレスを論理アドレス・フィールド中にイーするパケットを組立てる。次にこの新らしいパケットは集線装置１１２、トランク１１７、トランク・コントローラー３０、ジ５交換網１１６およびトランク・コントローラ１２９を分りで中央プロセッサー１５に送信される。

マイクロプロセッサ−１１からパケットを受信すると、プロセッサー１５はタイアルされた電話番号からテーブルを引くことによりこの呼が局１０４を通して送信されねばならないことを判定する。プロセッサ１１５ばまず最初に受イＪ、されたパケット中に含まれる論理アドレスとトライク・コントローラ１３０を識別する交換アドレスを・トランク・コントローラ１３１に送信する。トランク・コントローラ１３１ばこのアドレス情報を内部メモリ中に記１、すし、この情報を用いて設定されている呼と関ｊ」−する後続のパケットで必要とされる論理アドレスから交換アドレスへの翻１沢を実行するうプロセッサ１１５は次にトランク・コントローラ１３０に新らしい論理アドレスとトランク・コントローラ１３１　ｋ　識別する交換アトレースを送（６する。このアドレス情報はパケットをトランク・コントローラ１３０から交換網１１６を通して設定されている呼と関連するトランク・コントローラ１３１に向わぜるために必要な論理アドレスから交換アドレス−＼の翻訳を実行する。プロセッサ１１５により実行される最後の操作は第３図に示すのと類似の呼設定パケットを交換網１１６、トランク・コントローラ１３１、トランク１１８、トランク・コントローラ１４０および交換網１４６を介して中央プロセッサ１１３に送信するととである。プロセッサ１１３に送ｆ乙さｊしたパケットは論理アドレス・フィールド中にトランク・コントローラ１３０中に先に記１：δさ；Ｉｔだのと同じ論理アドレス情報をイコーシている。・トランク１１８からパケットを受イハすると、プロセッサ１１３ばこのパケットに応動して呼設定パケットに関４−− して先に述べたプロセッサ１１５によって実行される操作と類似の操作を実行する。プロセッサ１１３は次に呼設定パケットを交換網１４６、トランク・コントローラ１４２、トランク１１９、トランク・コントローラ１４７および交換網１４８を介して中央プロセッサ１２３にｉＸ伯する。プロセッサ１２３はプロセッサ１１３が実行するのと類似の操作を実行し、新らしい呼設定パケットヲ・交換網１４８．、トランク・コントローラ１４９、トランク１２０、トランク・コントローラ１５０および交換網１５１を介して中火プロセッサ１１４に送イ１７する。プロセッサ１２３から呼設疋パケットを受信すると、中央プロセッサ１１４はこのパケットの論理アドレス情報およびトランク・コントローラ１５０を指定するスイッチ・アドレスをトランク・コントローラ１４１中にｈ１千Ｖする。

次に中央プロセッサ１１４は新らしい一輪理アトレスおよびトランク・コントローラ１４１を指定するスイッチ・アドレスをトランク・コントローラ１５０に送イＬし、該コントローラ１５０ｉ７１この情報を記憶する。必要な情報をトランク・コントローラ１４１および１５０中に記１：βした後、プロセッサ１１４はトランク・コントローラ１５０中に以前に記憶されていた論理アドレスを論理アドレス・フィールド中に有する新らしい呼設定パケットを組立て、この呼設定パケットを交換網１５１、トランク・コントローラ１４１、トランク１２４および集線装置１２６を介してマイクロプロセッサ１２５に送信する。

プロセッサ１１４から呼設定パケットを受信すると、マイクロプロセッサ１２５は論理アドレス・フィールド中に含まれている論理アドレス情報を読み出し、論理アドレスをアクセス線コントローラ１２６ａのアドレス・メモリ１５２中に記１：ｉする。次にマイクロプロセッサ１２５は第４図に示す呼応答パケットを以前に規定された経路を介して第１および２図のパケット交換システムを通してマイクロプロセッサ１１１に送信する。第４図のパケットの論理アドレス・フィールドはマイクロプロセッサ１２５がプロセッサ１１４からの呼設定パケットで受信した論理アドレスを含んでいる。トランク・コントローラ１４１は笥４図のパケットの受信に応動して論理アドレス・フィールドの内容を以前器・こ記憶した論理アト１．、レスを使用して交換アドレス翻訳情報に翻訳し、以前へ記憶された論理アドレスを呼応答パケット中（（挿入する。トランク・コントローラ１４１によるこの翻訳によって得られる交換アドレスはトランク・コントローラ１５０を指定する。この交換アドレスは交換網１５１が吋応答パケットをトランク・コントローラ１５１に向わせるのに使用される。トランク・コントローラ１５０は呼応答パケットの受信に応動してこのパケットをトランク１２０を介してトランク・コントローラ１４９に送信する。呼応答パケットは同様に種々のトランク・コントローラを通過し、最終的にマイクロプロセッサ１１１によって受信される。呼応答パケットがマイクロプロセッサ１１１により受信されると、呼を種々の交換網を通って形成するのに必要なあらゆる情報は経路中のトランク・コントローラおよびアクセス線コントローラ内に記憶される。

市内局１０２の交換網１１６は笛５図に詳細に示されている。交換網１１６に対するすべでの接続（−１：第１図に示すトランク・コントローラを通して行なわれる。トランク・コントローラは１．！５４　Ｍｂ／　ｓで＋Ｅｌｉ報を受信し、この情報で８　Ｍｂ／ｓで交換網に送（Ｒする。各トランクは付属のトランクからの情報を５パケツト１てノ＼ツファ記憶することが出来る。トランクからの入力においてパケットをバッファ記ｔｅａすることはパケットが交換網を通して送信される前にパケットを遅延させなければならないために必要である。トランク・コントローラによるバッファ記憶は捷た交換網から受信きれる情報に対しても要求される。この交換網から受イ乙された情報はその後ｆ−１属のトランクで再送される。各トランク・コントローラはトランクで再送を開始する前に交換網からの情報を最大４０パケツトバツフア記憶することが出来る。各トランク・コントローラは交換網１１６に接続された１つの入力および１つの出力を有している。例えば第５図に示すようにトランク・コントローラ１３０は導線１３４を介して交換網１１６に情報を送信し、導線１３５を介して交換網１１６からデータを受信する。

交換網はそれ自身は３ズテージの交換ノートより成る。

第１のステージはノート５００−０〜５００−１５　より成り、第２のステージは交換ノート５０１−０〜５０１−１５より成り、第３のステージは交換ノート５０２−０〜５ｏ２−１５より成る。交換網を通しての伝゛送は左から右に行なわれる。各々の交換ノートはパケット交換機である。各々のパケット交換機は４本の入力を不し、各々の入力は１つのパケットをバッファ記１：ｔｌｉすることが出来る。任意の入力で受イ。□されたパケットハパケット交換機の４つの出力端子の内の任意のもので送信可能である。入力端子でパケットが受イ１□された後、そのパケット中に含まれているアドレスはそのパケットを再送するのにとの出力錨１子を使用ずへきかを決定するのに使用でれる。アドレスの、」二位２ヒツトのみが′１１定の交換ノートの出力”ｉｌｌ子を孔定するのに使用さ７−Ｌ　／′）。例えは交換ノート’　５００−１２けｈ　Ｇ＞：　２ヒツトがＯに戸ｌ、シいときは線路５０５て、上位２ヒツトが１に初しいときには線路５０６で、上に１２ヒツトが２にさもしいときは線路５０７て、Ｌ位２ヒツトが３にコ４ ′シい場合ｒ（は線路５０８てパケットを再送する。

各ノートはアドレス・ヒツトを適当に再配的゛シ、それＶζよって次のステージの受信交換ノートはそのステー７においてパケットを再］ムするのにとの出力端子を使用するかを決定するのＶＣ使用される上位ヒツト位置に正しいビットを有することＣ′こなる。

第５図に示す交換網１１６の動作は第３図（（示すパケットがこの交換網を進じて中央プロセッサ１１５に交換される例を考察することにより良く理解さねよう。笛３図に示すパケットはマイクロプロ七゛ジサ１１１によりトランク１１７を介して交換網１１６に送（８される。第３図に示すパケットを受信すると、トランク・コントローラ１３（Ｈ−、！第６図に示す新らしいパケットヲ形成する。

新らしいパケットはトランク１１７から受イε、された元のパケットからフランとスタッフインク・ヒツトを取除き、次にスタート・ヒツト、パケット長、着イ、１トランク・コントローラ、発信トランク・コントローラ、制御装置、到着時間、および新らり。いＣＲＣフィールドより成る新らたなフィールドを付加することりこより形成される。

トランク・コントローラ１３０は摺イ菖トランク・コントローラ・フィールド中て　＼Ｑ　ｒＪ　を拍１人することにょ９１ＸＱ　Ｌｒを含むパケット識別子に応動する。これは中央プロセッサ１１５が接続さｔｌているトランク・コントローラ１２９のトランク番号である。トランク・コントローラ１３０は交換網１１６　ｖｃおけるそノ］自身の出力接続番号（（１〕ｆｌｌ　ｆは４８）を発信トランク・コントローラ・フィールド中に挿入する。スタート・ヒツトはネットワーク・パケットの開始点を規定しパケット長はネットワーク・パケットの長さを規定する。トランク・コントローラ１３０け到着時間フィールド中に相対時刻を挿入する。第６図のパケットが形成さね、ノート５００−１２の入力５１３がアイドルであると、トランク・コントローノート５００−１２　Ｕアドレス・フィールドの上位ヒツトを調へるが、その結果ば０であるので出力５０５を選択す、る。パケットを出力端１子５０５を介してノート５０１−１２　に送信する前に、ノート５００−１２６ｊアドレス・フィールドを２ヒツト左に回転する。その結果上位２ヒツトは下位２ヒツトとなり、第６図に示すアドレスの中間の２ヒツトにｔ、ｈ位２ヒツトとなる。

ノート５０１−１２はパケットの受信時にアドレス・フィールドを調べ、その上位２ヒツトがＯであるのて出力５１２を選択する。ノート’　５０１−１２はまたアドレス・フィールドを２ヒツト左に回転する。ノート５０１−１２はパケットを・出力端子５１２を介してノー１”５０２−ＯＫ’Ｉｉ　＜＝１する。パケットＩ　受（ｒ＝するとノート５０２−０−アドレス・フィールドを調へ、アドレスの上位２ヒツトがＯであるのて出力端：　ｔ　５１４を選択する。イくケラトを受合）すると、トランク・コントローラ１２９けスタート・ヒツト、ネットワーク・アドレス・フィールドおよびネットワーク・パケット長を取り去り、／＜ケラト識別子、論理アドレス、ｌ−！ｌｌススタンプおよび再６−シｐされたＣＲＣフィールドを含むテーク・フィールドを中央プロセッサ１１５に送信する。

第２０例は第５図に示す交換網１１６の動作を説明する助けとなる。この第２の例では第４図に示す／くケ゛ントが交換網１１６を通してトランク１１８からトランク１１７に伝送される様子を調へる。第４図に示す／＜ケ゛ントを受イ言すると、トランク・コントローラ１３１６１第７図に示すパケットを形成する。このパケットの形成後、トランク・コントローラ１３１はこのｌ々ケットを入力端子５１５を介して交換ノート’　５００−１５に送Ｇｉする。交換ノート５００ｉ５はネットワーク・アドレス・フィールドの上位２ヒツト（この例では２進の３）を調へ、第７図に示すパケットを伝ｊムするためリンク５１６を正択する。

交換ノート５００−１５がリンク５１６を介してｌクケットの送１菖を開始する前に、交換ノート５００−１５はネットワーク・アドレス・フィールドに対し左回転操作を実行するが、その結果が第８図のパケットに示されている。交換ノート５００−１５からパケットを受イ、−、すると、交換ノート５０１−１５は、第８図に示ずイ、ットワーク・アドレス・フィールドの上位２ヒツトを調べ、出力５１７を選択してパケットを送出する。パケットの送信画に、交換ノート５０１−１５はパケットに対し左１１１１転操作を実行し、その結果第９図に示すパケットが告られる。６５９図に示すパケットが受信されると、交換ノート５０２ −１２はネットワーク・アドレス・フィールドに応動し、パケットを導線１３５を介してトランク・コントローラ１３０に送信する。交換ノート５０２ｉ２は寸だネットワーク・アドレス・フィールドに対し左回転操作を実行する。導線１３５を介し−Ｃトランク・コントローラ１３０に送信されるパケットは第９図に示すパケットのネットワーク・アドレス・フィールドを回転したものに等しい。

トランク・コントローラ１３０はスタート・ヒツト、ネットワーク・パケット長、〃ｊイアートランク・コントローラ、光（、；−トランク・コントローラ、制御、および到着時刻フィールドが取除かれていること、新らしいＣＲＣフィールドが、ｉ＋’　１７・挿入されていること、時刻スタンプ・フィールドが更新さバていることを除いて第９図の・くケラトと回し新らしいパケットを形成する。

トランク・コントローラ１３０はｌ矢にこの４斤らしいパケットをトランク１１７て出逢する。

当業者にあって：ｄ更なる交換ノートを１１加することＧでよりより多くのトランクを終始１し得るよう第５図（で示ず交換網１１６を拡張しｉバることは容易にＪ−ｊｊｊ　ＩＱイてきよう。

史に当業名シてあってｊ−ｉこのよ）な交換網ケ１１−１いて世Ｌｊｆｒｔｈ１９戦あるいはイ１１末の如き幾つかの”テイシタル装（１′ｊを市しく什互接わしすることが出来ることも容易に川・川・Ｙさ１１よう。第］お・よび２図ンこ示す１［１１の交換ｉ１４　ｊ’：＋−よＯ・東、献装置も交換網１１６と同し請訓である。

’ｊＷｊｓ　／　−１”　５００−１５　口’；Ａ”；　］−０（／ｊ（ｌＣ９ｊ−ＶＣＭｒａｌＹＣ示す：ｈている。他の交換ノートは交換ノート５００−１５　と設計は同一である。交換ノートは４つの人力市］制御装置より成り、各入力制御装置ニア、１は４つの出力器ｔｉ＋表置のいずれにも帖報を送イ１４するこ七が出来る。入力制御装置１０００〜１００３はケーフルトこよって出力制御装置１００４〜１００７　！′こ接続きれている。例えば入力ｍｌｌ　Ｈ装置１０００はケーフル１００８を介して出力制御装置１００７　Ｋ接続されている。

ケーフル１００８は３：＋の導線１００９．１０１０ち・よび１０１１より成る。第］　Ｑ　［Ｉ　Ｃ：）他のイロカー接続ケーフルもケーフル１００８と同じ設計である。

入カホ１１倒１シに置１０００が出力ｊｌｉ’ｊ御装置１００７　Ｋ送イ、；するパケットを有しているとさ、・’７線１０１０を介して出力線」御衷、、、、１００７に吸水伝号を送ＩＨする。人力１．制御装置、１０００はパケット全体が出力ｉ１ｉ：Ｉ叫１装置１００７　Ｌ’こ送信されるまでこの吸水１７５号の伝〕ムを計、Ｈｌける。出力ｉｔｉ制御装置１０００が入力制１ｆｉ１４Ｂ′］゛１０００からの情報を受（７１′Ｘｏ　ＬＪＩるとき、出力制御装置１００７　ｔＪ’、　ｉｉ’Ｆ　’ｆ　Ｎ”ｙを樽１保１０１１を介して入力［ｈ御装置１０００（こＪムイ。１する。許可１６号を受イｅ１すると、入力ｉ、：制御入（「ｉ′１０００はパケットを導線１００９を介して出力量１１位１１に直１００７にｉムイ１．開始−「る。

例えは、第７図てｉｌ＜丁パケットＣす第１．０図に示す交換ノート５００−１５を通して次のように伝送される。人力制（財）装置１０００がスタート・ヒツトを認識するときには、該入力１ｈ（１仰装置Ｐｈｉスタート・ヒツトだけてなくネットワーク・アドレスの上位２ヒツトも士た既に受払している。入力！ｔｉ制御装置１０００　ｒＪ−ネットワーク・アドレス・フィールドの上位２ヒツトを復弓し、パケットがケーフル１００８を介して出力制御装置１００７に送（ｆｉずべきことを決定する。入力制御装置１０００は導線１０１０を介しての伝送の開始を要求し、出力制御装置１００７が導線１０１１を介して許ｉ−＋Ｊ　Ｑｉ号を返送するとさ、入力制御装置１０００はケーフル１００８を介して出力制御装置１００７へのパケットの送信を開始する。ネットワークニアトレス・フィールドを送信する前に、入力制御装ｆ（ｊｌｏ　００　Ｆ′ｉこのアドレスを２ヒツト左に回転し、それによって送信されるネットワーク・アドレスは第８図に示すようになる。パケットのスタート・ヒツトを受信すると、出力制御装置１００７はリンク５１６てこのパケットの再送する。

第１０図の入力ａ、制御装置１０００は第１１図に更に詳細に示されている。入力回路１１１０は入力端子５１５から情報を受信し、コントローラ１１０４の制御の下でリンク・オーブン信号を入力端子５１５を介して第１１図のトランク・コントローラ１３０に送信する。リンク・オーブン信号の機能については出力制御装置１００７のところで説明する。入力シフト・レジスタｌ１００Ｈパケツトの開始を示すスタート・ヒツトを検出するのに使用される。更に入力シフト・レジスタ１１００ｕネツトワーク・パケット長フィールド（これはパケット長レジスタ１１０２中に記１意される）を抽出し、ネットワーク・アドレス・フィールドの上位２ヒツト（これはアドレス・レジスタ１１０１中に記憶される）を抽出するのに使用される。バッファ・シフト・レジスタ１１０３は１つのパケットをバッファ記憶することが出来る。／Ｘツファ・シフト・レジスタ１１０３は６４ビツトを記憶する毎に出力を提供する。これらの出力はコントローラ１１０４の制御の下でデータ・セレクタ１１０５によって選択され、バッファ・シフト・レジスタ１１０３の使用されていない部分をバイパスする。このバイパスは出力回路に対しパケットの送イ言を開始する前にパケット全体全バッファ記憶する必要がないときに実行され、入力制御装置１０００全通してのパケットの転送がスピード・アップされる。アドレス・ローテーション回路１１０６はネットワーク・アドレスがパケットの残りの部分と共に選択きれた出力制御装置て送信さ、ｆ′ する前にネットワーク・アドレス・フィールドに対し前述の左回Ｉｌｉ＋１：８作を実行する。コントローラ１１０４の制御の下でコントローラ１１０７はケーフル１００８．１０１２．１０１３−ｊた＋ｄ　１０１４の内のいずれてデータを送（Ｂすべきかを決定する。

人力′Ｉ］制御装置１０００の動作に関しては第７図に示すパケットの伝送を取扱う前出の例を使用して更に説明する。入力シフト・レジスタ１１００には導線１１１１を介してシステム・クロック１６１が連続的に加えられている。データが入力端子５１５を介して受信されるとき、該データは入力シフト・レジスタ１１００に加えられるウスタート・ヒツトが入力シフト・レジスタ１１００のビット位置１０に達すると、コントローラ１１０４はこのヒツトを検出し、導線１１１３上に１つのパルスを送出する。このパルスはパケット長レジスタ１１０２Ｖｃネ゛ントワーク・パケット長フィールドを記憶させ、アドレス・レジスタ１１０１にネットワーク・アドレス・フィールドの上位２ヒツト（これらは入力シフト・レジスタ１１００のヒツト位置Ｏおよび１中に含まれている）をｈ己１：びさせる。

コントローラ１１０４ｕ導線１０１０を介して出力ｊ！ｉ’制御装置１００７に要求を送紙する。何故ならば上位２ヒツトがパケットはこの出力制御装置で送信すべきことを示すからである。この要求が行なわれている間、データは入力シフト・レジスタ１１００から多数の出力端子をイアするハ゛ンファ・／フト・レジスタ１１０３７Ｃシフトされる。これら出力端子、１−Ｊバッファ・シフト・レジスタ１１０３内の異なるヒツト位置に接わ・′Ｌされている。コントローラ１１０４が導線１０１１を介して出力器１徊ｊ装置１００７から＃！Ｆ　ｉ’ｉＪイ：ｊ弓’　Ｋ・受イ：、するとき、コントローラ１１０４＆１バツフア・シフト・レジスタ１１０３のとの出力Ｖζパケットのスタート・ヒツトがバッファ・シフト・レジスタ１１０３内で近つきつつるるかを計３′？する。

これはパケットの出ＩＪ　ｆｔ１ｌｔ徊ｊ装置１００７−＼の送信；つ：Ｉ白ちに開始てきるようにするためである。この計算に基ついて、コントローラ１１０４　Ｆ；ｆ：データ・セレクタ１１０５ｉ−Ｈ，！Ｉ御り、てバッファ・シフト・レジスタ１１０３の指定された出力を選択する。制御精報はケーフル１１１７を介し、てデータ・セレクタ１１０５に送信される。データ・セレクタ１１０５はデータを選択された出力から導線１１１６を介してアドレス・ローテーション回路１１０６に送信する。データを送信する前に、コントローラ１１０４は導線１１１９を介して＼＼パケット信号の開始７１　を送紙することによりアドレス・ローテーション回路１１０６をリセットする。次にコントローラ１１０４はパケット長レジスタ１１０２中に記１Ｍされたパケット長情報（これはケーフル１１２０を介して読み出される）を使用してパケットの終りが何時入力シフト・レジスタ中に入ったかを決定する。この操作が行なわれ、シフト・レジスタ１１０３かもの送信が開始されると、コントローラ１１０４は導線１１１５を介してリンク・オーブン化しを送信する。この什ｉ号は３状態トライバ１１０９および入力端子５１５を介して入力ポート５０３−６０［送ｆＬされる。リンク・オーブン信号は人力制御装置１０００が現在次のパケットを受イ召する阜備が出来たことを小す。

この機能に関しては出力制御ｊ回路のところで述べる。

アドレス・ローテーション回路１１０６が第１２図に更に詳細に示されている。

回路１１０６の目的はアドレス・フィールドを２ヒツト左に回転し、上位２ヒツトを下位２ヒツトとすることである。この回転は各々の入力制御装置が上位２ヒツトのみをデコートするので会式である。シフト・レジスタ１２００および１２０３ｆｄ２ビツトのシフト・レジスタであり、データ・セレクタ１２０２はソフト・レジスタ１２００またはシフト・レジスタ１２０３の出力を選択するのに使用され、匍］御回路１２０９はアドレス・ローテーション回路の操作を制菌する。制御回路１２０９が導線Ｌ１１９を介してコントローラ１１０４からＮパケット信号の開始〃信号を受信するとき、導線１２０７を介してシフト・レジスタ１２００に、にクロック信号を送信する。このクロック信号は導線１２１０を介してシステム・クロック１６１から受信された信号から抽出される。制御回路１２０９は導線１２０８（Ｍすべぐシフト・レジスタ１２０３の出力全選択させる。

制御回路１２０９は次に導線１１１８を介して送信きれているヒ゛ント数を言士茨りし、ネットワーク・アドレス、・フイ′−ルトの上位２ヒツトがシフト・レジスタ１２０３内に含まれるとき、制御回路１２０９は導線１２０５を介してのシフト・レジスタ１２０３へのクロックの送信全中止し、データ・セレクタ１２０２　！□こシフト・レジスタ１２００の出力を選択させる。Ｎｉ１）　Ｉ卸回路１２０９は次Ｖこネットワーク・アドレス・フィールドの残りのヒツトがσｆ線１１１８を介して送信される寸で待機する。この時点て、ｉｏ’制御回路１２０９はクロック信号のシフト・レジスタ１２０３への送信を開始し、データ・セレクタ１２０２にシフト・レジスタ１２０３の出力全選択させる。この操作の結果ネットワーク・アドレス・フィールドの上位ヒツトが回転されることになる。

出力’ｉｌｒ制御装置１００７は第１３図に詳細に示されている。制御回路１３００はケーブル１００８．１０１５．１０１６および１０１７を介して伝送される入力制御装置１０００〜１００３からの要求に応動する。フリップ・７０ツブ１３０１がセットされていると、制御回路１３００は要求に応動して前述のケーブルの内の１本を介して許可情死を要求を出している入力制御装置に返送する。

要求にアクノリジを返した後、制（財）回路１３００はデータ・セレクタ１３０３に対し適旨なケーブル１００Ｂ、１０１５．１０１６寸たは１０１７からデータ・Ｆｉｌ線を選択させる。データ・セレクタ１３０３は選択された入力端子で受信されｆｃテデー情報を導線１３０７に転送する。

３状態デバイス１３０２ｉｊ導組１３０５上の情報を取り出１７、該データを一リンク５１６を介して交換ノート５０１−１５の１部分である入力回路１３０５に送イ乙する。制御：ｊｉ−］路１３００は導線１３０９を介して３状態デバイス１３０２の出力を制御する。

第１３図に示ず出力＆ｊ：制御可路１００７の動作については人力制御ｔｑｉｉｉｏｏｏがデータ・パケット金ケ＝フル１００８を介して出力ｉ＋ｉｌｌ　ｆｉｌ装置１００７に送信する前述の例を渚堅することにＪ−り更に詳細に説明する。入力制御装置１０００が・’＋　赳！　１０１０を介して要求信号を送信するとき、制御回路１３００（４，リンク５１６が他の入力器側１回路によって使用されておらず、かつフリップ・７０ツブ１３０１の出力がセットされている場合には導線１０１１を介して入力ｉｔｉ制御回路１０００に許１ｌｉＴ化号を送信する。フリップ・フロップ１３０１がセットされていたと仮定すると、静」御回路１３００は入力制御回路１０００　Ｋ許ｒｊｆ信号を送イムし、ケーブル１３０８を介してデータ・セレクタ１３０３に対し道線１００９て送信されているデータを選択し、該データを導線１３０７で再送するよう指令する。更に、制御回路１３００１４３状態デバイス１３０２をエネイフルして導線１３０７　十−の情報をリンク５１６に！！！−，送させる。

入力制御装ｆｉ′＋’：　１０００がパケット全体を送イ言した後、。

該装置１０００は吸水信号を導線１０１０から取り除くっ導線１０１０から少求イ２３弓が取り除かれると、ａ；＋＋御回路１３００は専ＭＪ　１３１０を介してフリップ・フロップ１３０１＆こりセラトイムラを送出し、ケーブル１３０８および導線１３０９を介してＧｊ号の送信を停止する。交換ノート５０１−１５の入力Ｈ；゛制御装置が次のパケットを受け入れ（４）る上うに在ると、該入力！ｉｉ制御装置は導線１３０６．３状態デバイス１３１１、およびリンク５１６を介してオープン・リンクイｒ：号を送１．３する。オーブン・リンク信号はＳ人力を介してフリップ・フロップ１３０１をセットする。フリップ・フロップ１３０１がセットさ、ｆすると、１１ｉｌ制御回路１３００は再び入力制御装置からの要求信号に応動出来るようになる。

トランク・コントローラ１３１は第１４図に詳細が示されている。他のトランク・コントローラ１３１もトランク・コントローラ１３１と類似している。トランク・コントローラ１３１は受信器１４０２を介してトランク１１８からパケットを受信するとＪｌ、（′こ送伝器１４０３を介してトランク１１８にパケットを１２：ｌ　（１，する。トランク１１８は例えばＢｏｙｌｅ　、　Ｃｏ１ｔｏｎ　、　’Ｄａｍｍａｎｎ　、　Ｋａｒａｆ　ｉ＋〕　およびＭａｎｎ　の暑した　“伝送・交換インタフェースお・よび市外端１（末装置“ＸＴｈｅ　Ｂｅ１ｌ　Ｓｙｓｔｅｍ　ＴＣｃｈｎｉｃａｌ　Ｊｏｕｒ＋＋ａｌ　、第５６巻　Ｐ、１０５７〜１０５８　（］、、９９７７年に述へられている】５４４Ｍｂ７／ｓの四送速磨丘イ」するティンタル弐１ｂ４訊１臼、〕Ｘ施設であってよい。受信器、１４０２および】λイ１−、器１４０３はｒ’＋ｊｉ述の文献のａ１ｏ５ｓの；￥１：　］図に坐ずＤＳＸ−］　ユニットとインタフェースされている。トランク・コントローラ１３１は出力回路１４０５を介して交換網１１６にパケット４−送信し、入力回路１４０６４介して交換網１１６からパケットを受イ菖する。スイッチ・インタフェース１４１８は入力回路および出力回路を交換網とインタフェースさせる働きをする。パケットはアドレス１ｔｒ１．＋御装置１４０４を介（７てメモＵ１４０１中の４つの環状バッファとやりとりされる。アドレスｉ制御装Ｖ１″１４０４　Ｖ、！、入力回路１４０６、出力回路１４０５、送イ召器１４ｏ３、および受信器１４０２がメモリ１４０１へ読み出し・店き込みを行うことを９容する環状バッファへのポインタを１１６に転送される例２渚祭する。第３図に示すのと類似の到来パケットｉ’：ｌ　］、、５４４　Ｍｂ／ｓ　の速度で直列的に受（８器１４０２によって受信される。受信器１４ｏ２はパケブトに到着時刻を付加し、直列情報をハイドに変換する。

ハイドが組み立てられると、制御ハス１４０８を介してアドレス器間装置１４０４に牝き込み要求を送（Ａする。

次１（受信器１４０２はハイドをデータ・ハス１４０７およびアドレスｆｔｔｌｌ　Ｎ装置１４０４を介してメモリ１４０１中に書き込む。ハイドがとき込まれるメモリ１４０１のロケーションは受イ。、器１４０２と関連するアドレス・ポインタによって指定さｔ王る。この過程は受信器１４０２がパケット全体をメモリ１４０１中に転送する寸で継続される。受イ、）器１４０２がパケット全体を送信した後、受信器は制衛ｊハス１４０８を介してアドレスｉｔｉ制御装置１４０４にパケット終了信号を送信する。次にアドレス１１ｉｉ１肖］　’に！２　Ｆｉ″１４０４は制衛し＼ス１４１２を介して出力回路１４１５　ＶＣ＼＼パケット入乎５丁〃　信１号を送イ２する。このへ１パケット人千ＥｉＪ　ｕ　（’ ；ｇ’：’　、Ｈ；、　ｈメモリ１４０１中に完全なパケットが存在する間送信される。

出力回路１４０５１’ｊ：　ｉｔｉ制御ハス１４１２を介してアドレス制御装置１４０４に逐次読み出し要求を発生することによりメモリ１４０１中に詑・１でさ）１．たパケットを読み出す。アドレスｆｌｉ制御装置１４０４は、メ先り１４０１中のどのワードが出力回路１４０５を介して交換網中ＶＣ送信されるパケットと関連しているかを決定するポインタをイ呆持している。出力回路１４０５は８Ｍｂ、／ｓの速度てパケットを送イ１する。交換網１１６にパケットを送信するために、出力回路１４０５１１第６図に示すのと類似のパケットを形成する。これは元のパケットからの論理アドレス・フィールドを使用して論理翻訳チーフルをアドレス指定し、パケット長フィールドを計算することにより実行される。更に、出力回路１４０５は新らしいＣＲＣフイーノｊ、　トを計算し、制御フィールドを更新し、スタート・ヒツトを付加する。これらの２，１、作は直列に行なわれる。しかしパケット全体をバッファ記４でする必要はない。

パケットが交換網１１６からトランク１１８に転送される他の例１Ｃついて考察する。交換網１１６からのパケットは交換インタフェース１４１８を介して入力回路１４０６により受信される。入力回路１４０６はこのデータをハイドに形成する。次に制御ｌ＼ス１４１４を介してＱｉき込み要求を送信し、データ・／＼ス１４１３を介してパケットをアドレス制御装置１４０４に送イ１；する。アドレス１ｔｉｌｌ　ｅｔｌ　装置１４０４　（ｒ−１メモリ・アドレス・ハス１４１７、メモリ・データ・ハス１４１５およびメモリ制御）＼ス１４１６を介してメモリ１４０１中に情報をＶ：き込む。

パケット全体がメモリ１４０１中に記１でさノすると、入力回路１４０６に１パケツト終ｒ（８号を制御ハス１４１４を介してアドレス制御装置１４０４に送信する。アドレスｆｌｉ制御装鮪１４０４は次に制御ハス１４１０を介して送信器１４０３に１＼パケブト人手町〃信号を送信する。送イハ器１４０３けアドレス１Ｊ１］御装ｆｊｉ１４０４に対し読み出し要求を行い、データ・ハス１４０９　＊：介してパケットを受信する。送信器１４０３は該パケットを第４図に示すのと伽イυのパケットＶＣ変換し、１．５４４Ｍｂ／ｓ　の速度でトランク１１８に、Ｌ（ε１するっ送（ａｔ器１４ｏ３は壕だ誤りチェックを行い、ＣＲＣフィールドを再計算する。更：（、送信器１４０３性パケットグ）貯刻スタシブ・フィールドを″更新する。これ※′、を現在のＥｉ￥刻Ｏ・ら到着時刻を州算し、このＸ（ｋ町刻スタンプ・フィールドに加９することにより実行でれるっトランク・コントローラ１３１は（！１１々の目的で使用さ７する多イΦ５ｊのパケット香取扱う。これらパケット１１次の１５’ｌ　：□こ分類される。ＪＰ、ｌｉぢ〕出７）５のデータ・パケット、トランクおよび交換機テスト・パケット、保守用読み出し／沈き込みパケット、ならひ１′こメモリ読み出し／Ｊ：き込みパケットである１、パケットの：、Ｉｉ！Ｉ−Ｍ−、、ｉバチウド％４別子、即ち制御フィールド中の値により識別される。通ｎのデータ・パケットはトランクと交換網の間のデータとイ：ｊ号ｉ７１＋報を含んでいる、っ　トランク・テスト・パケットは２つのトランク・コントローラお・よび′）、：隙のトランク装Ｖ１□を・１りむトランクを一テストするの；ｌこ１史Ｊｌｌ　ｉ　；＋する。こＩＬ　ｈ’、　ｉ欠のように夫イＪ、ざ、ＩＬる。テスト・バクブトはｊｊ″Ｊ律する中火プロセッサ（・こより形ｒ及びＩＬｌ　交換＊ｆ２：を介して記１のトランク・コントローラに〕λ１′、される。ｉ君１のトランク・コントローラ（・、Ｙ伏込Ｊ（／１　＋ｉ！Ｉ中に１ムリか牛し７’ｊかとうかを決定するため１にパケットのＣＲＣフィールド（・こ対するチェックを行う。

誤りか兄出さ−１＋、ると、第１のトランク・コントローラはテスト５）　））、’ｌ莱ｊ−る。エラーが兄出さ；ｔＬないと、第１のトランク・コントローラはテスト・パケットをトランク施設を介Ｕ７て第２のトランク・コントローラに〕ムイ１ｊする１、゛第２のトランク・コントローラがテスト・パケットを′ンイ言したとき、該コントローラは同じＣＲＣチェックを実行し、誤りが見出さ、ｉ＋、ない１易合も・ぜは、パケットを第１６′〕トランク・ロントローラシこループ・ハック（ッ、そ）Ｌ　！ｌＣよって第１のトランク・コントローラはパケットを交換網を介して中央ブロセ゛ノサＩｒ’Ｃ返〕λする。中央プロセッサはある時間が経過した後もテスト・パケットがループ・ハックして来乞いとき伝Ｊλ誤りが牛したことを・検出する。

交換機テスｌ−・パケット’ｒＪ交換網内の（ｒｊ号経路をテストするのに１史用される。交（災磯テスト・パケットは中火ブトを中火プロセッサに返送する。

保守パケット。−」例えは誤りのａａ１舌の保″、′Ｊ′・１゛青辛艮６・トランク・コントローラと（先埋−する中火プロセッサの間でＪム侶するのに使用される。

保守Ｍ３’しみ出し操作においてにｔ１中火フロセッザＣユ保守ん″。

に書き込み、次いでパケットを中火プロセッサに返送する。伯；守裾き込み操作にあって（、ｄ、中央プロセッサはトる。トランク・コントローラはパケットからの情報を保守レジスタ中に゛書き込み、次いて同じ情報を保守レジスタから読み出す。読み出された情報（は保守書き込み／くケラト中に加えられ、中央プロセッサに返送される。メモリ・パケットは中央ブロセ゛ンサが指定のメモリ・ロケーションの情報を読み出し／舊き込むことを許容する。これらパケットは保守レジスタでなく、メモリ・ロケーションが読み出され、引き込ま）する点を除いて保守／くケラトと類似の働きをする。

第１５図はメモリ１４０１中にα１れている４つの／くケラト・バッファお、よひ論理チャネル翻訳チーフルを示している。受信器１４０２から到来するノくケラトは受信１バッファ１５０１−ｚたし」トランク・テスト・／＼ツファ１５０２中に店き込まれる。トランク・テスト・７＼ツフア１５０２１−Ｊ　トランクを介してループ・／＼ラックれるテスト・パケットのために予約されている。その他すへての到来するパケットは受払ノ＼ツファ１５０１に送られる。

入力回路１４０６から到来するパケットは送部ｌ＼ツファ１５０３または交換十人テスト・ノ＼ツファ１５０４中に書き込まれる。送信／＼ツファ１５０３は送信器１４０３を介してトランつて送（Ｈされるｌ（ケラトのために設けられている。交換機テスト・／＼ツファ１５０４　ｆｄ父交換テス上・パケットおよびメモリｉＪＣみ出し／書き込みｌ（ケラトのだめのものである。調理翻訳チーフル１５０５はメモリ居き込みパケットを介して中火プロセッサから受信された論アドレスを物理アドレスに泥１訳する情報を含んでいる。

メモリ１４０１中の環状バッファのａＪシみ出し脅よび七き込み（はアドレス制御装置１４０４中にある読み出しお・よび書き込みポインタ（（よって制御さ、ｉｌている。これら読み出しおよび書き込みポインタは代々の／＼ツファ内の特定のメモリ・ロケーションを指示する。読み出し−または書き込みポインタは受信器１４０２、送イ２□器１４０３、入力回路１４０６および出力回路１４０５Ｖ？Ｘ対して提供される。これらポインタＱよ回路に応じて裡々の環状／＼ツファの読み出しまたは書き込みを行うのに使用される。

即ち受信回路では受信バッファおよびトランク・テスト・バッファ出き込みポインタであり、出力回路では受信バッファおよび交換機テスト・バッファ読み出しポインタであり、入力回路では送信バッファおよび交換機テスト・バッファ族き込みポインタてあり、送信回路ては送信バッファおよびトランク・テスト・バッファ読み出しポインタである。

種々の読み出しおよび書き込みポインタに加えて、アドレス制御装置１４０４は寸た一時ポインタも含んでいる。受信器１４０２８は書き込みポインタの値をセーフするのに使用される１つの一時ポインタへのアクセスをイｊしている。各々のパケット書き込み操イ／［の開始時点において、一時ポインタ（は書き込みポインタと同しアドレスにセットされている。パケットが書き込寸れている間に誤りが発見されると、書き込みポインタ：ｒｉ一時ポインタのアドレスに設定し直さｈる。このようにして誤りを含むパケットはｙＦね書き込みされ、それによって誤りを含むパケットは無効ときれる。入力回路１４０６は２つの一時ポインタＶこｋＪするアクセスを有している。一方は書き込みポインタの１１１をセーフするのに使用される。他方の一＋＋、：４ポインタはメモリー、Ｉ：き込み挨゛作期間中に使用されるが、これは以下て述−＼るっ出力回路１４０５はメモリ読み出し操イ１期間中に１史用される１つの一時ポインタへのアクセスを４」シている。

以下でに辿兇のテーク・パケットがトランクから交換網に向って移動する様子について述へる。受信ｆ’：’ｒ　１４０２はトランク・パケットを９イア、シ、該トランク・パケットを交換パケットに変換するスペースをパケット中Ｃ・こ仙 −供す・るためにトランク・パケットＩＣＯをつめる。ｔンイ、１．＜：。

１４０２がこれを実行シ、治〈ると、Ｃ欠（・てパケ′ントをメモリ１４０１中の受イ、１バッファ１５０１中に−）き込：０−ためにアドレスＨ７制御１ｔｑｆｌ’；　１４０４　ｆ、て灯する書き込み天水を発生ずる。アドレスｉｌｉ制御回路１４０４はψ：き込み戦求を・受イ言し、受（ｉ、バッファの１（：き込みポインタを取り出す。次に・λ＋＝ｒｇ：；　１４０２　ニーｊパケットを受信バッファ１５０１の書き込みポインタＣより指定さ；Ｉｔ　；’ニアトレスにす；−き込む。

アドレス！ｔｌ：Ｉる′Ｉ］］回路１４０４！ｄ次にＮパケット人千呵〃信シ」を出力回＃：’＋　１４０５　Ｌ′こ込１ｒＪＬ、、該回路１４０５をしてアドレス市Ｉ］御回路１４０４にＩ、ｊＣみ出し要求を送信させる。

アドレス制御回路１４０４　Ｌｊ受１１．バッファ。７・二人出し７ポインタを取り出し、出力回路１４０５　”、ｒ”６ｉ”ｃみ出しポインタにより指定されるアドレスの受信バッファ１５ｏ１の内容を読み出丁ことを計ンドｊ−る。出力回路１４ｏ５はパケットを坑み出し、ター茨なフィールドを修ｉＬシ、てトランク・パケットをスイッチ・パケット（／こ変換し、必゛妓な論理アドレスから物理アドレス′＼の、１ｌｌｊｒＪ＜をブこ省し７、パケットを交換崩月に送イ言する。論工甲アドレスがＬっ傍」−宅アトレスへの翻訳はメモリ１４０１中のｔｌｌＩ１７　ＦＬ　ｊ、ｊ訳チーフルをωＬみ出し、要求さｈたパケット・フィールドを・史”ＩＪｒ−ｊることを含んでいる。

通常のテーク・パケットの交換網からトランクへの流れは次の通りである。パケット（・１交換伝インタフエース１４１８を介して交す製網から受イ１．され、人力［す１路１４ｏ６に送信−される。入力回路１４０６にｒパケットをメモリ１４０１中の送信バッファ１５ｏ３中に一４ｉ：き込むためにアドレス制御装置１４ｏ４に対する。１：き込み吸水全発生する。アドレス、ｌ；１１ｆｉ１］表［ど＜ｚｏ＋は１１：き込み吸水をン信し、送信バッファ書キ込みポインタを人手する。入力回路１４０６は次にパケットを送信バッファ１５ｏ３の蝉き込みポインタにより指定てれたアドレスＶこ７１：き込む。

アドレス制御回路１４ｏ４は次に＼＼パケット人千町〃　信号を送信器１４ｏ３に込り、送イアー１ン？ｉ　１４０３をして読み出し要求をアドレス制御装置ｉ ’：５１４０４に送イ１、きせる。アドレス開側］装置１４ｏ４はユム伯バッファ読み出しポイン夕を人手し、送信器１４０３が送信ノ＼ツファ１５０３のＪｃみ出しポインタによって指定されるアドレスの内容を読み出すことを旧容する。

送信器１４０３はパケットを送（ａ器バッファ１５０３から読み出すためにアドレス制御装ｆｆ１ｒ：　１４０４に対する読み出し要求を発生する。送信器１４０３がパケットを読み出すと：談込信器１４０３はパケットからヘツクｌ’ｔ’ ｉ報を除去し、それによってパケットはトランク・パケットに変換される。送信器１４０３は次にパケットを付杖のトランクで送信する。

トランク・テスト・パケットは受信器１４０２によりトランクから受信される。

これらパケットはアドレス制ＸＩ装置１４０４中のトランク・テスト・バッファ杏き込みポインターｚ、、　１史用してメモリ１４０１中のトランク・テスト・バッファ１５０２中に杏き込寸れる。この操作に受（Ａバッフアシ：き込みポインタの操作とか似している。

送信器１４０３　（ｒｒ次にトランク・テスト・／＼ツファ１５０２を読み出すためにトランク・テスト・バッファ読み出しポインタを使用してアドレス制御装置１４０４　Ｖｃ対するどしみ出し要求を発生する。送信器１４０３けテスト・パケットを説み出すと、このパケットをトランクに返送する。交換様テスト・パケツ１も類似の仕方で処理づれる。

交換機テスト・パケットは入力回路１４０６によって受信され、該入力回路１４０６は該パケットを交換機テスト・バッファ店き込みポインタを使用してメモリ１４０１の交換機テスト・バッファ１５０４中に１き込む。出力回路１４０５は次にアドレス制御装置１４０４中の交換機テスト・バッファ読み出しポインタを使用して交換機テスト・バッファ１５０４を読み出す。出力回路１４０５はパケットを読み出し、これを交換網を介して指定さｆ＋だトランク・コントローラに込ＩＡする。

メモリ書き込みパケットｒＪ・ｌ？ｆ報をメモリ１４０１中に＠き込むのに使用される。この↑Δ報は論理坩１訳チーフル１５０５中に招き込訃れる論理アドレスから物理アドレス−の翻訳を含んでいる。メモリ１−：き込みパケットは中央プロセッサ（・でよって発生され、入力回路１４０６　ＶＣ送られる。該入力回路はパケットの一部を交換機テスト・バッファ１５０４中Ｇ′こ、ぞしてパケットの一部を制理翻訳チーフル１５０５中ｖｃ書き込む。交換機テスト・バッファ１５０４中に書き込まれるメモリ誓き込みパケットの一部分は交換機テスト・バッファーＪ：き込みポインタを介して書き込寸れ、論理翻訳チーフル１５０５中ＶＣ書き込まれるパケットの一部分は第２の入力回路の一部ポインタを介して書き込丑れる。（これらポインタは共にアドレス制御装置１４０４中に存在する。

）出力回路１４０５は次に交換機テスト・バッファ１５０４中に記憶された情報を読み出する共に論理翻訳情報を読み出す。出力回路１４０５は次にデータのこれら２つの部分全組み立てて元のメモリ■ｔき込みパケットと同一のパケットを形成し、このパケット全中央プロセッサに返送する。

メモリ読み出しパケットは中火プロセッサにより発生され、中央プロセッサつ− メモリ１４０１の一部を読み出すことをへ′１容する。１１１７するメモリ読み出しパケット（ハメモリ・アドレスち・よびＭしみ出すべきハイド数を含んでいる。出力回路１４０５！はパケットで指定されンーアトレスのメモリ１４０１の［５容を読み出し、指定さ；Ｉ７たハイドＥ：ｌをメ干−り訂しみ出しパケット中に挿入する。出力回路１ヰ０５　＆−：ｊ次に（吸水でれたデータを含む）パケットを中火フロセッサに返送する。

トランクおよび交換憬ハケツＩＩｃ関し２てｊｒＪこ、ｉｔら２つのへ１１のバケ′ント中に含で７ｔするフィールドと処理して史に１１′ｌ述するっ夫際のパケットの取扱い七・よび然換の汀細（１て関して（・１後て述へる。トランク・パケット（・」トランク二をｉ〆Ｊ′とトランク・コントローラロン［１１ｊのデータと・１紮バＪ［−１′ｉ報を−」−［１っている。典型的なトランク・パケットのフォーマットが第３図Ｖ（示き−）１でいる。フィールドの説明（・１以下て述べる。

フラジ・フィールド（二Ｌパケットの始めと終りを示すのに１更川さ、ンｌ、るユニークなヒツト・パターン（０］、　］　１　］１１０）である。バケ゛ント諦沖１子（１）　Ｉ　Ｄ　ｊフィールドはパケットかイ。１号用か、テスト用か件だ（り↓通割データの込１１．川か３１決定する。こＣ）フィールド中の１＼Ｏｌｌζ１呼の、ｌり定て使用さ、仇るイア（づパケットであることを示す。前述の如く、このパケット１．４吋の給’ｆ’５Ｌ期間中後続のパケットか−ｔへてた？山する経路を形成−ｊ−るために経路（（沿うず−＼ＰＩＤフィールドの１＼ｌ″（−ｉ既に形成された経路を・介して信刊情報を送信する（Ｒ号／ぐケラトてちることを示す。

このパケットの型は終端の中央局Ｑておいてのみ読み出される。

ＰＩＤフィールドのλλ２１Ｉ−、Ｆたはゝゝ３″に１交換網中のトランクをテストするのに使用されるテスト・／ぐケラトであることを示す。発（Ｋ中火プロセッサは交換網を介してその［・ランク・コントローラの１つ（てテスト・Ｉくケラトを送信する。このパケットけＰＩＤフィールドの＼＼２／Ｉにより示される。パケットは第１のトランク・コントローラ（Ｃよりトランクを介して第２のトランク・コントローラに送信される。Ｉ）　Ｉ　Ｄフィール１（１＼＼２１Ｉ　であるので、第２のトランク・コントローラＱ１フィールドを＼＼２ｒｒから　λ＼３ｒｒＨて変更し、テスト・パケットをトランクを介して第１のトランク・コントローラ（（ループ・ハックする。第１のトランク・コントローラはパケットを受イ１１シ、１〕Ｉ　Ｄフィールトドを読む。■）ＴＤフィールドはＮ３ “であるので、第１のトランク・コントローラ＋４パケツトを中央プロセッサに返送する。

ＰＩＤフィールドの＼＼８／７〜λ＼月Ｉノ　はパケットか通常データを担っていることを示す。昇巾の０字はフロー制御のレベルを示す。Ｓｔ　Ｂ　ｒｒ−フロー制御］を縞なわないことを示す。数字１１９　ｌＬ　〜＼＼月“　は増加するフロー制御しヘルを示す。フロー制御が増加すると、発（ａ　Ｌｑ３　＋Ｚ↑ より長いｈ間間隔てパケットを送出する。これは増加しｆこトラフィックによるシステムの過負荷を防ぐためである。

Ｐ　’Ｉ　ＤフィールドのＮ１２〃はデータを示す。これは完全なメツセージを担う単一のパケットである。データは次のような経路を通る。データは該データを送信する端末装置と関連する中央プロセッサにより発生される。データは次にデータが通過する交換網中の各中央プロセッサに向う。各中央プロセッサはデータの論理アドレス・フィールドを読んてデータが送信される次の中央プロセッサを決定する。データが着信中央プロセッサに到着すると、着信中央プロセッサはデータを着イδ加入者の端末装置′に向わせる。更なるパケットを送信するのに経路は必要でないのでアドレス情報は保持されない。

論理アドレス・フィールドは着信トランク・コントローラのアドレスを導出するのに使用される。これは現在のトランク・コントローラにより論理アドレスを用いてメモリ１４０１中に含まれている論理翻訳チーフル１５０５をインデックス修飾することにより実行される。論理翻訳チーフル１５０５は次のトランク・コントローラの番号および新らしい論理アドレスを含んでいる。現在のトランク・コントローラは新らしい論理アドレスをパケットの論理アドレス・フィー（ト中に挿入し、次いでパケットを送出する。時刻スタンプフィールドはパケットが交換システム中を移動するときに要する累積時間を担っている。このフィールド（ｒｉパケットがトランクから最初に受信されたときに挿入される到着°時刻フィールドと関連して更新される。Ｍｔｉ　トランク・コントローラがパケットを受信すると、該コントローラは時刻スタンプ・フィールドを更新するために到着時刻と現在の時刻の差を計算する。データ・フィールドはパケットが担うべき実際のデータ、即ち１’ｉｉｉ報を含んでいる。史に、このフィールド＋ｄ、ある棟の市水系プロトコル・Ｉ’？ｊ　報を担っている。サイクリック・リタンタンシー・コート（ＣＲＣ）フィールドは誤り検出のた＆＝）に１吏用される。このフィールドは送信トランク・コントローラによって発生され、パケットに誤りが含寸れているかとうかを決定するため７ＥＦ　イ’ｒＳ　トランク・コントローラ（（よりテストされる。

交換機パケットは交換網内のデータお・よび保守（’ｇｉ報を担っている。典型的な交換機パケットのフォーマットが第６図（で示されている。データノＹｌ交換１・幾パケットはトランク・パケット中に含捷れているのとフィールドを同じ順序て含んでいる。１つの例外は２つのランク・フィールドであってこれは又換伏パケットには含捷れていない。

またＣ　ＲＣフィールドハトランク・パケットから交換機パケットへの変換過程の幾つかのステージで再計算され、チェックきれる。交換機パケットに固有のフィールドについては以下で説明する。

パケット長フィールドはパケットの全長をハイド数で表わしたものである。このフィールｌｊ受信器１４０２により計算される。廟償トランク・コントローラ（ＤＴＣ）および発信トランク・コントローラ（ＳＴＣ）フィールドはパケットの経路設定）て使用される。ＤＴＣは着信トランク・コントローラのアドレスであり、論理翻訳チー・フル１５０５から得られる。ＳＴＣフィールドは現在パ表１に示すように、制御フィールドｃＮＴＬは交換機パケットの型を規定する。

表１　交換恢パケットの型 ′＋票専テデー・パケットはデータ型トランク・／くケラト（パケット識別子＼＼８１１．＼＼９　ｒＪ　、　ｊＳ　］−Ｑ　７Ｉ　またば＼＼１１．＃）１、・よひイ１、号ならひＶ′Ｃテーデーパケット（パケット識別子□　ｔｔ　□　ｒｒ、＼＼１〃またば＼＼１２１Ｉ）中に含捷れる情報を担っている。このパケットは交換網中の仄のトランク・コントローラによりトランク・パケットＶＣ灰さ７４−Ｘ　仄いて必要に応じて後続の交換網を通して伝送するへく交換機パケットに戻される。保守情報は保守書き込みお・よひ偵ご〕読み出しパケットにより伝送さ才りる。これらパケットに中央プロセッサが保守情報をトランク・コントローラから読み出したり、逆に督き込んたりすることを。′１芥する。

この保守情報は誤りおよびｉ＋ｉ制御１’ｉｉ報をａんている。保守暑き込みパケット）１中央プロセツサによって発生され、適尚なトランク・コントローラに送（Ｕ　ａれる。このパケットがトランク・コントローラに到尾゛すると、トランク・コントローラはｉｔｊ制御フィールトヲ調べ、該フィールドが（保守書き込みを示す）Ｎ２〃　であることをやイ」認するとパケットのデータ部分を交換機インタフェース１４１８の保守レジスタ３１０１中に居き込む。

トランク・コントローラが市］］御フィールドｖｒＣｔｔ１〃’４＝有する交換機パケットを受イムすると、トランク・コントローラは保守浅み出し操作を実行する。保守レジスタ中のデータに読み出され、パケットのデータ部分１に記ｔ（ｆきれる。パケットは次に発名中央プロセッサに送信される。

交換機バケットは寸だトランク・コントローラのメモリ部分の読み出し・曹き込みを行うのに使用される。メモリ書き込み操作においては、交換機パケットのｉｌｉ制御フィールドはｔｔ　３　ｒｒ　である。入力回路１４０６は中火プロセッサからパケットを受信し、データ部分をメモリ１４ｏ１の要ン１（されたロケージョン中に＠き込み、パケットの残りの部分を交換機テスト・バッファ１５０４中に書き込む。出力回路１４０５はメモリ１４０１の指定さｆｚだロケー／ヨンからテークを読み出し、交換テスト・バッファ１５０４からパケットの残りの部分を詞み出す。出力回路１４０５は次にこＪ′Ｌら２つのセクメントから新しいパケットを組立て、交換網１１６を介して中央プロセッサ１１５に新らしいパケットを返送する。

テスト・パケットはパケットを中央プロセッサに送り返す前にテスト・テークを２つのトランク・コントローラを経由させる交換機パケットである。テスト・パケットが第１のトランク・コントローラ（Ｃ到着すると、制御フィールドは＼＼５〃にセットでれる。これはこのパケットが中央プロセッサに送り返される前に第２のトランク・コントローラを経由すべきことを示す。第１のトランク・コントローラを出発する前に、出力回路１４０５に制御フィールドを＼＼５〃から）＼６　ｎ　に変化させ、次いでパケットを第２のトランク・コントローラに送信する。

第２のトランク・コントローラのアドレスはテーク・フィールド中に存在する。

第２のトランク・コントローラがテスト・パケットを受信した後、該コントローラは制御フィールドを読み出す。フィールドは　ｔｔ　６　ｒｒ　であるのて、第２のトランク・コントローラはパケットを直接中央プロセッサに向わせる。

受イム器１４０２の主要な機能は交換網のトランク側から受信されたトランク・パケット７交換磯パケツトに変換することであり、該交換機パケットは交換網の交換部を通して送信される。変換は（１）開始および終了フラジ・フィールドを除去し、（２）パケット、・′）最初（Ｃフィールドを付加することより成る。

この変換に際してＣＩ（Ｃフィールドを再計算する必要がある。イ」加されるフィールドは次の通りである。最初の２つの１−１加されるフィールドである着信トランク・コントローラおよび発（？ｊｌ−ランク・コントローラｔｒｉＯで渦でれる。実際の発（ｉ４およびシｒｌ−信トランク・コントローラの飴は出力回路１４０５が受信バッファ１５０１からパケットを読み出した後に出力回路１４０５により付加さｉ−＋る。０ζに付加されるフィールドｔｒｉ　Ｆｉｌｌ　ｌ１１１′ＩＩフイールドである。このフィールドはパケットが受信器１４０２　Ｖ（到着した実際の時刻で満され、凧情トランク・コントローラが時刻スタンプ・フィールドを更新するのに使用される。

パケット変換の期間中、沼イムトランク・コントローラ、発信トランク・コントローラおよび制御フィールドに初期値として０が馬えられる。到着時刻フィールドはパケットの到着時刻（これは負数として表現される）に初期設定きれる。パケット識別子フィールドは１つの例外を除いて不変である。即ち到来パケットのパケット識別子フィールドがＮ２〃（こ朴はテスト・パケットであることを示す）であると、返送されるトランク・テスト・パケットを示す１１３＃ＶＣ変更される。既に述べた如く、ＣＲＣフィールドは更新される。しかしこの更新過秤は次に示すように複雑である。即ちＣＲＣフィールドはあたかもバケ′ント長フィールドがす−・て０を含んでいるものどしてｓｔ’ｉされるか、実際のパケット丑〜はテークとＣＲＣフィールドの間のが１１固のフィールド中に含−４，７１でいる。その押出はパケット長はパケットが到来することによって１；１算され、パケット全体が受信さｈる丑て未知たからである。

受払器１４０２（は第１６図に詳細１に示ぴ）１でいる。受イ、１器１４０２仁（フラジ除去およびヒツト・アンスタッフインク回路１６０１、パケット・リフオーマツタ１６ｏ２およＯ−的並列変換器１６ｏ３をＦ、ｔんている。フラジ除去およびヒツト・アンスタッフインクｌａｌ　ｉｉ　１６０１　’：Ｉ　トランク・パケットの４台めと糸冬りにある０１１１１１１０フラク・パターンを除法する。史：４ｃ１　この回路（」送イ１、器１４０３Ｖこよりヒツト流中にスタッフインクされたヒツトを取除く。この操イノ［についてに後述する。パケット・リフオーマツタ１６０２　＋ＴＵパケ゛ントに０百−イ１カ１ｊづ−る。この０はパケット変飲の期間中Ｑて付加）７するフィールドの（４４所全確保ずろ働きをするう更にこの回路はパケットの到眉吋刊を４νすし、四求に応じてパケット射つドノイールトを史￥Ｊ「する。

トランク・パケットＶＪ　；、Ｃｆ縁１６０４　Ｋより７ラク除去およびヒツト・アンスタッフインク回路１６ｏ１に」、す・プｆ１、さｔする。この回路：１パケット中：て含祉れるスタートおよびス］・ツブ・フラジの存在を検出すること（、てより各パケットのスタートおよびエンド点を検出する。フラジは検出されると除去される。更に、この回路に［ヒツト・アンスタッフインクを実行する。ヒツト・アンスタッフインクとはフラジ・パターンがパケットのｙｌ　Ｕ　、４Ｊ：、お上ひ終り以外の場所に一生しないことを保ｈＦするため（Ｃヒツト済〔中に挿入さ；１′したヒツトをＩ］ノ除くことてちる４）フラジ除去およびヒツト・アンスタッフインク回路１６ｏｉ＋σｌバケツｈ　ｆ　４　線１６０５を介してパケット・リフオーマツタ１６０Ｓｌこ送イ、４する。パケットが最初にパケット・リフオーマツタ１６０２に到〃ｊ−すると、（ｉ：ｉ’　−：ｊが２、ｑ綜１６０６に加えられる。この什１（３はパケットか処理されている旧ｊ発生されｈ′しける。パケットがパケット・リフオーマツタ１６０２から直並列変換器１６０３に１す、送でれτいる期間中：０１似のも弓が導線１６０９−」に存在する。＼＼ｌ　ＩＩ　なるイｔ）弓が導線１６０２がテークをｆ引んている各クロック・パルスの期間中等線１６０７に加えられる。パケット・リフオーマツタ１６０２はトランク・パケットを１６０１から受信１し、適当なフィールドを例月して交換機パケットを形成する。史に、この回路は誤り検出を行い、要求Ｇて応してＰＩＤフィールドを修ＩＦする。

誤り検出は谷々の到来パケットのＣＲＣフィールドをチェックすることにより実行される。誤りか検出されると、１６０２　＋−Ｊ樽線１６１２を介して１６０３に誤り仁号を送信し、それによって誤りを含むパケットを無効とする。パケット・リフオーマツタ１６０２は寸だハードウェア誤りも検出する。ハードウェア誤りが検出されると、、　導線１６２６上の信号がこれを示す。

１６０２によって実行されるＰＩＤフィールドの修正はトランク・テスト・パケットに関するものである。到来するテスト・パケットは＼＼２〃なるＰＩＤ（ＢＪ’している。１６０２はフィールドをゝ＼３１１　を変更する。更にテスト・パケットが受信されると、１６０２に導線１６１１を高レベルとする。これにより直並列変換器１６０３にテスト・パケットの内容をトランク・テスト・バッファ１５０２中に書き込む。パケット・リフオーマツタ１６０２は元金に−ｙｐ化きれてち・す、従って自分自材の誤り検出を行うことが出来る。

フラン除去およびヒツト・アンスタッフインク回路１６０１は第１７図に詳細が示されている。この回路（グツラフ除去とヒツト・アンスタッフインクを行う。

フラン除去は次のようにして実行される。フラン・パターン０　］、　１１１．１．１０はトランクがアイドルであるとさは割に導線１６０４を介して連続的に送信されている。この８ヒツト・パターンはレジスタ１７０１中に読み込寸れる。レジスタ１７０１がヒツト・パターンを受信すると同時に、レジスタ１７０２は同しヒツト速度てゝゝ１〃の定常流を受（ｇｊする。８ヒツトの７ラク・パターンが受イエされた後、レジスタ１７０２はＡＮＤケート１７０６の出力の八＼１“によってクリアされ、フラン・）くターンの存在をテコートする。これによってレジスタ１７０２ｒＪ−に加えられていたｙ　１１７　がレジスタ１７０２力ｓ　ｃ、　Ｈｚ、１Ｂされることが妨けられる。レジスタ１７０２ｄ・らト１１て来る％１１　ｔｒはＡＮＤケート１７１４およびレジスタ１７０５に向う。

入＼１”が存在するときには実際のチータフ５Ｓレンスタ１７０１から流出することが許容さオｔＸ導線１６０７はこの実際のケータの存在を知らせるへく活性化される。

実際のパケットからのフラン・ノくターフカ；レジスタ１フ０１中に加えられた後、後続のヒツトにフラン・ｌくターンではなり実際のノくケラトの内容となる。８ヒ′ントの実際のケータがレジスタ１７０１中に加えら第１だ後にはＡＮＤケート１７０６はレジスタ１７０２をクリアしない。何故ならば該ＡＮＤケート１７０６　汀フラク・／＜ターンを検出しないからである。これによりレジスタ１７０２はＡＮＤケート１７１４の１力の入力に連わ゛こ的に＼１１／ｌ　を送信することになる。Ａ　Ｎ　Ｄケート１７１４の他方の入力はレジスタ１７０１から丈隙の！＜ケ゛ントの内容を受信している。従ってＡＮＤケートｌ　７１４はレジスタ１７０２から出て来る　−＼］、　ＩＩ　によってエネイフルされる。このエネイフル化号によりレジスタ１７０１の内容はレジスタ１７０３にシフトされる。従ってＡＮＤケート１７１４の出力は実際の／＜ケラトの内容がｔｓ　１１７であるときのみｔｓ　１　ｔｔ　となる。このようにしてノくケラトの内容から７ラクを除いたものがし・ンスタ１７０３を通してシフトされ、導ｇ１ ’ｚｏを介して／ぐケラト・リフオーマツタ１６０２に送信される。

ヒツト・アンスタッフインクが必要なのは、送信器１４０３が５つの連続し７′ ７．１を検出すると送信器１４０３は猟にゝゝＯ１′　をスタッフするからである。これハ／クケット・ケータがフラン・パターンを含まないよう・；てするためである。これらスタッフされｆ＝　ＯＵフランが除去された後に７ラク除去およびヒツト・アンスタッフインク回路１６０１により取除かれる。ヒツト・アンスタッフインクは次のようしごして実行される。ＡＮＤケート１７１４から出で来るパケット・データ（は同スタッフされたゝ＼０〃を含んでいる。１１１１１なるパターンがレジスタ１７０３中に加えられると、次のヒツトはスタッフさｉｔたヒツトのはずであり、こＩ′Ｌは取除かねばならない。この１１１１１パターンはスタッフされたＳｔ　Ｑ　Ｌｒ　がレジスタ１７０３の最初の位置にある１ヒツト時間期間の間ＮＡＮＤケート１７１８の出力を＼＼０“　とする。このＳＬ　ＯＬＬ　は実際のパケット・ケータがレジスタ１７０３を通してシフトされているのと回し時にレジスタ１７０４を通してシフトさ、１′ｌ−る。し／メタ１フ０４ｏ　同″がＡ　Ｎ　Ｄケート１７０８の人力に達すると、スタッフさｔした＼＼Ｏ１′　がレジスタ１７０３中に存在する１り自ツタ・／くルスの期間中導線１６０６はλ＼Ｏ“　となる。導線１６０６２まヒツト存在インティケータであり、該インティケータｉ”ｔ　／々ケット・リフオーマツタ１６０２に加えられる。ヒツト存在信号はスタッフされた＼＼Ｏｌｌがレジスタ１７０３中にａｌれでいるクロック・パルス（・τ対しては生起しないので、スタッフされた＼＼０〃は除去きれる。

パケット・リフオーマツタ１６０２ｉＴｊ第１８図（・こ史Ｖこ詳細に示さ、ｔｌ、ている。この回路は実際のパケット変換庖実行する。この回路はＣＲＣ回路１８０１および１８０４、パケット・リフオーマット回路１８０２および１８０５、ならびシて比較器１８０３より成る。ＣＲＣおよびパケット・リフオーマット回路（・ま二１Ｆ化さ汎ている。何故ならばリフオーマット過程期間中ＣＲＣチェックは回路内の誤りを正確に検出することが出来ないからである。ＣＲＣ回路は到来パケットのＣＲＣフィールドを・チェックし、次いでそれを除去する。

パケット・リフオーマット回路は実際のパケット変換を行い、新らし２いＣＲＣフィールド’ｅ　ｆｉｔ　ｎする。比較器１８０３はパケット・リフオーマット回路１８０２および１８０５からのリフオーマットされたパケットを比較する。

パケットが−ｙしないならは、パケットに欠陥が存在することになり、これは？！字線１６２６上のＦ　Ｌ　Ｔ　Ｒ信号により示これる。このｉ”　Ｌ　ＴＲ伯信号交換機インタフェース１４１８に送られ、次に中央プロセッサに送られ、そこで補正操作が行なわれる。

パケット・リフオーマット回路１８０２は第１９図に詳細に示されている。この回路はバット回路１９０１（この回路は後続の回路によって交換機パケットを形成するのに使用される空白フィールドを到来トランク・パゲットに付加する）と；パケット到来時刻を計算し挿入する到来時刻回路１９０２と；必要な場合＜ｒＪｐｒｒ＋フィールドを更新するＰＩＬ１回路１９０３と；パケット長’＃　、４ｔ　ｎ、　Ｌ挿入するパケット長回路１９０４と；パケットのＣＲＣフィールドを計（９）するＣＲＣ回路１９０５とを含んでいる。

バット回路１９０１に第２０図に史に詳細に示さ石−ている９この回路Ｃ佳到米パケットの先頭に５６１固００ケ挿入し、パケットの終りに２４１酢のＯを挿入する。これらのＯ（６後れの回路（・でよりイー１加されるフィールドの場所を頗保する役目を果す。バット回路１９０１はシステム・クロック１６１からｑ′ お・よひψクロック・パルスを受けとる。第５４１メＩＫ示ずよう（ｌこψパルス）・証ｑｆパルスより５倍速い。ψクロック・パルスはパケットの先頭に０化配置７ｉするのに吸水される。

バット回路１９０１は？、ｑ腺１８１４．１８１５、おコニひ１８１６上のテーク、データ存在憎号お・よひヒツト存在１１、号を受１−する。これらの１菖号はＡＮＤケート２００６〜２００８孕ス山過し、レジスタ２００１〜２００３にノＪｉｌえられる。レジスタ２００１〜２００３はテークをｑ′クロック速度てＡＮＤケート２０１０およびＯＲケート２０１１を辿してシフト烙せる。専、線１８１５上の第１のパルスはぜＩ−録２０３１を介して制御装置２００４を活性化する。制＠装置２００４が活性化されると、該装置２００４ｆグカウンタ２００５あ・よびパットＭＩ線２０２７を活団化する。導線２０２７はＡＮＤケート２０１９およびフリップ・フロップ２０２４を介して／ぐゲットの最初に５６個の０を挿入する。カウンタ２００５はクロック・パルスを泊敬し、５６のパルスを計数した後導線２０２７をテイスエイフルするようＡ　ＮＤケート２０３０を介して附］Ｊ御装置２０２７に化１号を加える。０ばψクロック速度で挿入される。これ（ｆコより実際のパケット・テークがレジスタ２００１からシフト・アウトされる前にパケットの最初にＯｆ挿入することか可能となる。テーク、チータイず在化号およびヒツト存在信号がレジスタ２００１〜２００３からシフト・アウトされるとき、これらテークおよび信号（１ケート２０１３．２０１４．２０１６および２０３４およびフリップ・フロップ２０１５を介して１．．５４４　Ｍ　ｂ　／　ｓから８Ｍｂ／ｓ　に変換される。パケットの１６　ｇの１６ヒツトがレジスタ２００１中にあるとき（これは導線２０３１がテイスエイフルきれることにより分る）、ダｌ線２００４は導線２０３２を活性化する。

これによりレジスタ２００１〜２００３中の最後の１６ヒツトはＡＮＤケート２０１２およびＯＲケート２０１１を介してψクロック速度でシフトされる。更にこの信号はインバータ２００９を介してＡＮＤケート２００６〜２００８をテイスエイフルする。この目的値、現在存在するパケットがシフトをれる賛で次のパケットがバット回路１９０１中にシフト・インされることを妨ける仁とにある。

パケットの終りがレジスタ２００１からシフト・アウトテ；れ／ａ後、ｊｉｊ制御”ｊ、：ｆｐ　２００４　’ａ　２４クロツク・パルスの間力沼ｉ）　２０２７を工不イフルし、２４佃００をパケットの終りに挿入する。

到λ″；時刻回路１９０２が第２１図に訂πｋｌｌ　Ｋ示されている。この回路はパケットの到着時刻を到着時刻フィールド中に挿入する。到危貼刻は止の佃としでて汀なく負の１１ｉ′ｊとＬ７て泪檜きれる。クロックを・逆転させること（！こより、］λ（ｒ：ｉ＜ｉｉ　１４０３のところて述へるように補元否・とること在く到危ｌｌ′ｌ刻を現在の貼シ（１に力自邊゛することが出来る。到’ ｔ＋’ｉ”Ｌ’＋刻（８１１路１９０２はカウンタ２１０１お・よひ２１０３、／フト・し／メタ２１０２、ｆｉｉ：Ｉ御装置２１０４およびフリップ・］０ツブ２１０９〜２１１１を含んている。ノ〕ウンタ２１０１はシステム・クロック１６１′／）・らのダ１ｔ１１＋Ｔ　Ｉ　ＣＫおよびｓ　Ｙ　Ｎ　Ｃパルスにより現在のｌ′ｌ）刻を保持する。カウンタ２１０３ｉ↓到７８　’Ｒ＋刻フィールドがとこであるかう一決定するために到来パケットのヒツト叔（ｌＬ−計数− 」′る。パケットが到来すると、それは等線１９０７１−の１．１−シじ（′こ、ｌニリン」〈され、このｆｌ、号は導イ、星２１０５を介して山］１１卸−）、’：　ｉｉ”１’、’　２１０４　Ｖ（送（Ｊｊされる。ｉｆｆ：ｉ御装置ｉ ″２１０４がこのチータイｆ’　ｉ′１ｇ　４１１”７”（ｊ、’受子。−１すると、彰ｉｉｉ’ｌ　Ｃ８装置２１０４１．を４竹２１１３を介してカウンタ２１０３に到来ヒツトの言」数を開始するよう指示する。史に制御装ｆｉｔ２１０４は導線２１０１１川てイ。、号を力［１える。この仏（じはカウンタ２１０１の内容分こ／フト・レジスタ２１０２中にロートさせる。

・その腟、果バケツ［・の到着１１”Ｊ刻（、トシフト・レジスタ２１０２中にロートされる。到着時刻フィールドはパケットのヒツト位置４８〜５５である。

このフィールド（・−」す、ｊｉ’＋　ＩＪ：バット回路１９０１６でよりＯてｄｒ］さＪｊていた。ツ〕ウンタ２１０３が４８８で、Ｉ産すると、ｈ彫カウンタ２１０３ニー１ＡＮＤケート２１１８を介して部１ｇｌ］装ｆｊ’ｊ、　２１０４にイ、１号を・送る。制御装面ｉ、２１０４ｉｔ次６てＡ　Ｎ　Ｉ）ケート２１１５の入力（て信号を加え、ＡＮＤケート２１１５丘エイ、イフルする。ＡＮＤケート２１１５はエネイフルさ、れると、ＡＮＤケート２１１６およびＯＲケート２１１７を介しテシフト・レジスタ２１０２の内ｖＩ−ｉフリ′ノブ・フロップ２１０９に／フト・アウトさせる。フリップ・７０ツブ２１０９〜２１１１１１次（′こψクロック速度でそのＤ入力で受信された・画報を善＆１９０９お・よび１９１１に送出する。

１）　Ｉ　Ｄ回路１９０３は第２２図に更は二訂、ｌ聞にンＪ、されている。Ｐ　Ｔ　Ｄ　ＩＩＬ１１路１９０３　ｋ−１到来パケツトノ））Ｊ　Ｄ　７　イールドを読んで、パケットのＱｌｌを決定する。到来パケットがテークであると、導線１９１８　Ｋ（ｉｉ−弓が力０えられる。

到来パケットかテスト・パケットであると　Ｘ＼３〃がＰ　Ｉ　Ｄフィールド中に配置されてｈ・す、力線１６１１トに件、−弓が加えられる。ｉＪｌ米パケットは導Ｉｇ、１９０９により加えられる。ｇ？［１９ｉｏはパケットが受イ１ｊさ第１．でいる間ゝゝｌ　Ｉｆの定′帛流を・受信する。導線１９１１は導線１９０９上に妥当なヒツトか育在する各ヒツトＪ男間中　＼＼１〃　を受信する。

４船１９１０上の最初の＼＼１〃はＡ　Ｎ　１．）ケート２２０４を通して導線１９１１上のヒツトを計数することによりカウンタ２２０３に妥当なデータ・ヒツトの割数を行なわせる。カウンタ２２０３が５９に達すると、ＡＮＤケート２２１３はエネイフルされ、制御装置２２ｏ５に信号が加えらノする。制御装置２２０５は次に導線２２１４上にエネイフル信号を加える。この第５９香目ヒツト時間期間中、ＰＴＤフィールドの最下位ヒツトはＡ線１９ｏ９」−にイｆ在し、ＰＩＤフィールドの上位３ヒツトはシフト・し／メタ２２０１中に記１：でされている。導線１９０９寸二のチータおよびシフト・レジスタ２２０１中のデータはＡＮＤケーｈ２２０７ｔたは２２０６をエネイフルする。データが２進の一＼１２”（これはデータであることを示す）であると、ＡＮＤケート２２０６はエネイフルされ、イ［）号をｊｐ７線１９１８上に加える。導線１９０９上のデータおよびシフト・レジスタ２２０１中のデータが２１仏の＼＼２〃まｆｃはＮ３〃（これはテスト・パケットであることを示す）であると、ＡＮＤケート２２０７がエネイフルされ、パケット郡つドフィールド中に＼＼３　（ｒが配［〆１′ される。Ｉ８゛Ｉ線１９０９上のデータおよびシフト・レジスタ２２０１中のデータが２進の＼＼２Ｉｌであると、、　ＡＮＤケート２２０９もエネイフルされ、その結果パケットはトランク・テスト・バッファ１５０２中に記臆される。

スリップ・フロップ２２１０〜Ｚ２１２Ｕシステム・クロック１６１からのクロック・パルスを介して導線１９１２〜１９．１４Ｊ−の出力データを同期のとれた状態に保つ。

パケット長回路１９０４は第２３図に詳細に示ａ；Ｉｔ、でいる。該パケット長回路１９０４は到来パケット中のｌ＼イト敢を計数し、とのハイド計Ｘり値をパケットの終りに配置する。更にパケット長回路１９０４は受（Ｆさ、１シたパケットが１５０ハイドを越したとき導線１９１９−ヒにパケット長誤り信号を加える。到来データ、データ存在インテイケーンヨンおよびヒツト存在インテイケーションＶま導、ｌ’　１９１２〜１９１４て受イ召され、ソフト・レジスタ２３０１〜２３０３中Ｇ′こシフト・インされる。データが最初［４線１９１２　」＝ＶＣ現ｈｈルトＤ、　Ｎ１＃モ４７’ｖ導線１９１３上に現われ、データが存在することを示す。

導線１９１３上の最初の六］〃によりｆｂ１４御装置２３０７はＯＲケート２３１０を介してカウンタ２３０４を・始動でせる。カウンタ２３０４はパケット中のハイド数ヲ汲定するためにイＪ線２３１５上の到来ヒツト存在イー号を割数する。導線１９１３がＮ０〃　となると、パケット全体がカウンタ２３０４ＶｒＣよりｈ−１数されたことになろ。２与線１９１３上の＼＼Ｏ”ｉｄカウンタ２３０４の内容をシフト・レジスタ２３０５中にロートさせる。こればＨ７制御装置２３０７がロート信号を導線２３１６上に加えることにより実行される。１ヒツト時間後、制御装置２３０７はシフト・レジスタ２３１７をエネイフルし、それによってシフト・レジスタ２３０５の内容（即ちハイド計数値）はＡＮＤケート２３１１およびＯ’Ｒケート２３１８全通してパケット中にシフト・インされる。これによりパケットａ計数値はパケットの終りに配置される。制釘装名−２３０７がシフト導１１２３１７をエネイフルするとさ、カウンタ２３０６も寸だエネイフルするっカウンタ２３０６が８に達すると、５亥カウンタ２３０６はそのこと１１　市：Ｉ副装置２３０７に伝え、それによって制御装置２３０７＆ゴシフトＬ’ｆＡ　２３１７をテイスエイフルする。カウンタ２３０６が２４に達するとき、パケット全体がパケット長回路１９０４からシフト・アウトさ；ｈたことになる。

１５０ハイド以上のパケット（り最大パケット長ヲ越している。これら過度に長いパケットは比較ｈ−ｙ　２３０　ｓ　（Ｃよって検出され、該比較器２３０８はパケット長誤り導線１９１９に信号を加えることりこよりそのことを指ボする。

このパケット長誤りインテイケーションはパケットを破棄させる。フリップ・フロップ２３１２〜２３１４ｉ４ＰＩＤ回路１９０３中の７リツプ・フロップ２２１０〜２２１２と同し慎能を実行する。

１［］並列変換回路１６０３が第２４図に更に計組［に示されている。直並列変快沿１６０３！−１バッファ２４０１およびアドレス市ＩＪ御インタフェース２４０２を包゛んて（へる。

バッファ２４０１は、パケット・リフオーマツタ１６０２からデータ、データ存在イＦｔ号およびヒツト存在伝刊を受イア、する。バッファ２４０１は到来データをハイドに変換し、該ハイドをケーフル２７２０を介してアドレス制御ＭｆｔｉＣ１４０４に送信する。アドレス制御インタフェース２４０２は導線２７２１〜２７２７上の信号によりケーフル２７２０Ｊ−の情報６−とこ（て書き込むへきかを・知らせる。導線２７２１〜２７２３は夫々受信バッファ１５０１、トランク・テスト・バッファ１５０２および一部ポインタに対するＭ：キ込みコマンドである９つ導１’ｊ　２７２６および２７２７　＋ｑ一時ポインタを受イＪ１バッファ１■：き込みポインタ寸たはトランク・テスト・バッファ店き込みポインタのいずれかｖ′Ｃ店−シい佃ｒごセットし、導線２７２４および２７２５は受（Ｆｉバッファ１１：き込みポインタまたはトランク・テスト・バッファ居き込みポインタを一１８５ポインタに等しい値にセットする。

バッファ２４０１は第２５図に訂糾１に示されている。

バッファ２４０１は実際に直並列変候を実行する。到来データ、データ存在インテイケーションおよびヒツト存在インティケーションは導線１６０８．１６０９および１６１０により受信される。到来データはシフト・レジスタ２５０１および２５０４によってハ′ンファ古己ｍされ、データ存在インデイケーションはシフト・し／スタ２５０２および２５０５によってバッファ記１：６され、ヒラトイｆ在インデイケーションはシフト・レジスタ２５０３および２５０６によりハ ′ンファｂ己ｔ（される。データ・ヒ゛ントがレジスタ２５０４全通してシフトきれるとき、該データ・ヒツトはシフト・レジスタ２５０７によりハイドに組立てられる。カウンタ２５０９は到来するヒラトイｆ在Ｇ１号を計数し、何時１つのハイドが完全に組☆てられるがを決定する。ハイドが組立てら石、ると、該ハイドはＡＮＤケート２５１０からの信号によって出力レジスタ２５０８中にロートされろ。更にＡＮＤケート２５１０および２５１１！６フソツプ・フロップ２５１２をセットし、それによって該フリップ・７０ツブはテーク存在信号を導線２４０４十〇′こ加える。このテーク存在信号はハイドのＪム１゛＾準備が出来たことをアドレス−１（財）インタフェース２４０２に示す。ハイドが送什１された後、アドレス制御インタフェース２４０２　＋”ｉハイドを受１バしたことを知らせる侶−ンシを４勝２４０３　、ｈに加える。この１８号はフリップ・７０ツブ２５１２にリセットする。

アドレス１ｌｉｌｌ　＠Ｉインタフェース２４０２は材３２６図に詳に１１１　ｋＣ示されている。アドレス制御インタフェース２４０２はメモリ１４０１中にある受１２＋バッファ１５０１およびトランク・テスト・バッファ１５０２の書き込みを側倒１する。フリップ・フロップ２６０５　Ｆｉ、誤りを含むパケット、または・−ツファのオーバフィルによりテｊ（ξ効としなけれはならないパケットの放棄を市ｌ］御する。フリップ・フロ゛ンフ２６０８けテークを受信バッファ１５０１中（で書き込むへきかトランク・テスト・バッファ１５０２中にマ（き込むへきかを選択する。バッファ２４０１はバイトのｉＴｉ立てを完了すると？ｈ線２４０４上に信号を加える。

この信号に制御装置２６０１　Ｋ加えられ、該制御挟置は冑昧２６３１上の信号を介してフリップ・７０ツブ２６０５をセットする。フリップ・７０ツブ２６０５がＮ１１Ｉにセットさｉすると、’ＡＮＤケート２６１０がエネイフルされ、それによってＡＮＤケート２６１１．２６１２．２６１４および２６１５がエネイフルされる。バッファ２４０１がテスト・パケットを送信しているとき、パケット・リフオーマツタ１６ｏ２ａｉ２７？−線１６１１上に信号を加える。この１Ｉ号はフリップ・フロップ２６０８をセットし、それによってＡＮＤケート２６２２〜２６２５がエネイフルされる。これによってパケットはトランク・テスト・バッファ１５０２中ｆｃ書き込ｔ　ｈる。〕＼ツファ２４０１中のパケットがテスト・パケットでないと、フリップ・７０ツブ２６０８は％Ｌ　Ｑ　Ｈにリセットされる。

これＫよりＡＮＤゲート２６１６〜２６１’ｌインハーク２６２１を介してエネイフルされる。これらＡＮＤケートがエイ、イフルされると、パケットｕ受信バッファ１５０１中（τ書き込まれる。

アドレスｌ’］御装置汽１ヰ０４か第２７［ン］に史に詳細に示されている。アドレス１ｔｉＩＩ御装置１４０４σメモリ１４０１の適当な部分を送信器１４０３、受信器１４０２、入力回路１４０６お−よひ出力回路１４０５が読みル：きすることを許容する。アドレス！ｆｉｌ］御装ｇｉ’、　１４０４　ｎ受信インタフェース２７０１、出力インタフェース２７０３、送信インタフェース２７１１、入力インタフェース２７１３およびメモリ・インタフェース２７０２　ｆｃ含んでいる。

更に、該装置は尚杯／空状態検出回路２７０４．２７０７．２７０８および２７１２、ならびにフリップ・フロップ２７０５．２７０６．２７０９および２７１０を含んでいる。タイマ２７１４汀導線２７６０〜２７６３を逐次エネイフルすることにより、受信器１４０２、送信器１４０３、出力回路１４０５および入力回路１４０６がメモリ１４０１中のバッファにアクセスする時点を１ｌｉｌｌ　＠する。満杯／仝：、　４７Ｓ、　ｉ検出回路１・１バツフア・オーバフローら・よび空状態を検出するの（・′ニイ史用され、フリップ・７０ツブはテークが人）Ｓのバッファ中（・て存在する４点６で示ずのンこ［史１月されろうアドレス市］（１１装ｊｉｉ　１４０２はシステム・クロ゛ンク１６１　ン５・らのθ クロック速１皮て動イ乍する。

・シイ、）インタフェース２７０１は６線２７２１〜２７２７（・ζよりシイ：１器１４０２からＵｊき込み吸水を″シイぼ１する。該受イ、１インタフェース２７０１　ｒａケーフル２７２０；でより・Σ乏イ、１器１４０２からテークを・斐仁、する。受イン１インタ゛フェース２７０１　ｉＴｉこＩＬらｉＭさ込み要求しこ応動し−Ｃテデーをメモリ１４０１中に１１；きｌ△むための受信バッファ１１：き込みポインタ、トランク・テスト・バッファ・ポインタ甘た１ｉ− １，）ポインタを入テする。例えは、模鐸２７２２　ｕ：：のｆいシー」をシイ１、インタフェース２７０１をし７て受信ノ＼ツファ一：き込みポインタによって示さｉ−する受信バッファ１５０１のアドレス付置Ｖこテークを、１：さ込寸せる。テークが居き込“÷１１た鋲、受（、ｌ：ｉバッファ１（）き込みポインタ（・１増加される。この新らしいアドレスる・よぴアドレス−１−１か受（８バツフアイ１ｙ」杯／７１状臂倹■回路２７０４に送信さ：ｈる。受信バッファ、櫂７４不、・′〕と（（Ｅご↑矢出助１路２７０４が受信ハツフノ’　１５０１の厚状弾を１美出すると、フリップ・フロップ２７０５をリセットし、テーク右在（ａ号を４線２７３８から取り除く。受信バッファ満杯／空状１弾恢出回路２７０４が受信バッファ１５０１のオーハフ１ル状聾を瑛出すると、該回路２７０４は心線２７２８＋でより受１ｒｉバッファの過負荷状、１．！す指示信−リを込イ１、する。−，１′ｌｔ紛２７２２．）″の（ｌ’１号にケーフル２７２０Ｊ−のテークをトランク・テスト・バッファ１５０２中（て−２：き込１ぜるっこの回路の動イ′口゛、１１、シイ６ハツフア１５０１のζ１：き込み５・刀イ１と１ｊ１（以している。

Ｉｌ：］　異点はトランク・テスト・バッファ１５０２が空のとき満杯／空状態検出回路２７０７がフリップ・フロップ２７０６　’＋、）リセットし、トランク・テスト・バッファがオーバフィルされたことを導線２７２９−）のイ自弓Ｖ（よって示すことである。

一部ポインタはパケット長をパケット長フィールドｒこデ（さ込み、誤りを含むパケットを無効とするの（で使用さｔｌ−る。一時ポインタはパケット長を］′ Ｊさ込むのに１史用さ君ねはならない。イｎ］故在らはパケットＩ〈フィールドはパケットの初めに位置し、パケットの実際の長さはパケットの欠１んとがバッファ中に出き込寸れる寸て分らないからである。実際のパケット長は次のようにしてパケット中に挿入される。一時ポインタは、！：き込みポインタに剪しい値にセットされ、１１；き込みポインタはパケットのバッファへの一、ＬＦき込み全開始する。（パケットの終りイボ近に配置（れていた）パケット長力弓ｊ（き込才れる準ｉ＋ｉｉｉかイうと、形パケット長ｆｃＴ、ＩＪ、’ｒポインタを使用して招き込廿れる。−助ポインタばｒさ込みポインタに等しい値にセットされていたので、該一時ポインタはパケット長フィールドのロケーションを示すことになる。このようにして、実際のパケット長はパケットのパケット長フィールド中に一一↓）き込まれる。

パケット中に哉ｊりが検出されると、パケットは炉、効とされる。こ、ｌ］、は受信インタフェース２７０１に対し受信バッファの−４き込みポインタを一部ポインタに等しい値にセットするよう指示する受信器１４０２パルス導線２７２４により実行される。

出力インタフ乎−ス２７０３は導線２７３２〜２７３６を介して出力回路１４０５から読み出し要求を受信する。

出力インタフェース２７（１３ｉｒＪ：これら読み出し級求に応動して適肖々ポインタを取り出し、メモリ１４０１からテークを読Ｊ出す。例えｕｉｊＬｌ：’ Ｍ　２７３２上の信号は出力インタフェース２７０３をして受信バッファ読み出しポインタによって指定さ１する受信バッファ１５０１のアドレスからテークをｉｊＸみ出させる。導線２７３３上の信号は出力インタフェース２７０３ｔして交換機テスト・／＼ツファ読み出しポインタによって指定される交換様テスト・バッファ１５０４のアドレスの内容を読み出させる。

出力インタフェース２７０３はテークを読み出し、該テークをケーブル２７３１を介して出力回路１４０５に送出する。

オーバフロー状態は受信バッファ満杯／空状態検出回路２７０４により検出される。これは読み出レボインタと書き込みポインタ＋１を比較することにより実行される。これら２つが等しいと、受信器が次のハイドｋ　％　（ｉｉバッファ１５０１中に舌き込もうとするときオー／Ｘ２０−が生じることを示す。

入力インタフェース２７１３の！ｖＩ作σ受侶インタフェース２７０１とｍ（υ している。到来テークにＶブーフル２フ４４を介して入力回路１４０６から受イ、２さすｔ、送１菩バッファ１５０３寸たは交懐礒テスト・バッファ１５０４中に書き込まれる。入力回路１４０６からの居き込み請求は導線２７４５〜２７５２およびλ、らＣ線２７６５を・介し。

て加えられる。交換機テスト・バッファ凋杯／空状態検出回路２７０８ち・よひ送イ名バッファ潤Ｊ杯／空状りヒ検出回路２７１２７は交換機テスト・バッファ１５０４および送信バッファ１５０３の満杯／空ν、態を保すするために入力インタフェース２７１３から一、！（す込みポインタ・アドレスを受信する。これら壱杯／窒状態検出回路（づフリップ・７０ツブ２７０９および２７１０にリセットし、；、Ｎ’ｉ線２７４２および２７４３−ｉ介してバッファ・オー／＼フィル状態仙号を送信する。ｊム化インタフェース２７１１の動作は出力インタフェース２７０３と介ｉ　イｕ、　している。

テークはメモリ１４０１中の送イ「、バッファ１５０３−”たけトランク・テスト・バッファ１５０２から読み出される。テークが軌み出されると、該データはケーブル２７５５を介して送信器１４０３に送信びれる。読み出し要求はｘｒｉ線２７５３および２７５’４　ｅ介り、テ送信器１４０３から受イ、：される。

送（Ｅインタフェース２７１１は一部ポインタを・含んでいない。

メモリ１４０１Ｕ次の如き核状バッファを含んている。

即ち受信バッファ１５０１、トランク・テスト・バッファ１５０２、込１δバッファ１５０３、および交換機テスト・バッファ１５０４である。環状バッファは第２８図に訂庇１に示でれている。屋４入ハツファシーエ、読み出しポインタ２８０１が常に居き込みポインタ２８０４より前ｒこあって、それによってＨｉｄ −＆込みポインタ２８０４が未だ机み出されていないメモリ１４０１０部分に書き込みを行なわないようＶこなっている限り、ｉ’ｊみ出しポインタ２８０１と書き込みポインタ２８０４７）１メモリ１４０１の回じ部分を連わ”こ的に読み出し、■４：き込マラことを訂字、する。各々の訊み出しまたＣ１尼：き込み操作の後、適当４（ｉｉ’ｉ’ｌ：み出し吐だは、・）き込み）ポインタがＩＪ焦められる。

、！：き込みポインタ２８０４がｄんみ出しポインタより１少いロケーションにあると、バッファは満杯てめる。（即ち次の占き込み操作により読み出しポインタ２８０１か未だｉノシみ出していないバッファの一部分に重ね−Ｖ（きをすること（・でなる。）この状展が生しると、満杯／苧状公検出回路２８０３は、ｒ４線２８０８上（て１＜ツファ満杯状舜信弓を加える。同様に、読み出、、シボインタ２８０１が書き込みポインタ２８０４より１少いロケーション（（あるときバッファ、１空である。

一部ポインタは梗々の目的て受１ハ器１４０２、入力回路１４０６、および出力回路１４０５により使用される。

例えば受信回路にあっては、書き込みポインタがパケットを書き込んだとき受信器１４０２が誤りを検出した場合に書き込みポインタケバツク・アップするのしこ一部ホインタが使用される。−［精ポインタはパケットの最初のハイドをａむメモリ・ロケーション”４）示す。−？：、キ込みポインタを一萌ポインタのイ［１１−と等しく設定することにより、パケットは実効的に％ト効とき、、１１．る。

典型的なポインタがヴ）２９図に′／Ｉ＜さ７Ｌ１．ている。ポインタはバッファの読み岩、きを行うン’−ｙめにバッファ中の現在位置のアドレスを含んている。ポインタ回路は次のような動作を行う。１ｊｌ）ちポインタケバツクし、ポインタを北の、外部１８号源からポインタをロートしく例えは読み出しポインタ針一時ポインタの１直に汚しくセットする）、満杯／空状、悸検出回路の使用するＵシ在のアドレスお・よび眩アドレス＋Ｊを提供する。現在のアドレスにレジスタ２９０１中にｍｅ　ｉ：ｅされている。このアドレス（ヴケーフル２９１９から得られ、該アドレス−１］けケーブル２９２１によシ得られる。リセット法外によりｉ、Ｑ−絢２９２（１にのスタート・アドレスは次のよう（（シてし／メタ２９０１中にロートされる。リセットは導線２９１５十の情−弓により開始される。この信号はＯＲケ−１−２９０２を介してレジスタ２９０１をエネイブルする。更にこのリセット信号はＯＲケート２９０９を作動させ、それによってＡＮＤケート２９１３がエネイフルされるっグーフル２９２０−ヒのスタート・アドレスはＡＮＤケート２９１３およびＯＲケート２９１２を通してＡＮＤケート２９０５の１つの入力に加えられる。ＡＮＤケート２９０’５の値の入力はインバータ２９０６を介してエネイフルされ、これによってスタート・アドレスはレジスタ２９０１中にロートされる。ポインタを進めることによりポインタは次のメモリ・アドレスの読み書きを行うことになる。

ポインタが限界アドレス寸て達すると、ポインタの値は最初の値にＪハる。ポインタの歩進ｔｒｉ導線２９１６上の信刊により開始される。この９月はＯＲケート２９０２ｉ介してレンスタ２９０１　ｉ＝工不イフルする。し／メタ２９０１中にロートさ；ＩＬるアドレス、ｄメモリ・スペースの限界せて達したか否かに依存する。未だ限界に達していない場合には比ｆ９．器２９０７が動作し、それによってＡＮＤケート２９１１およびＯＲケート２９１２が動作する。ＯＲケート２９１２が動作すると、現在のアドレス−１］がＡＮＤケート２９０５．ｙよびＯＲケート２９０４を介してレジスタ２９０１中にロートされる。限界に達していると、比較器２９０８が動作する。これによりＯＲケート２９０９が動作し、前述の如く導線２９２０上のスタート・アドレスがレジスタ２９０１中ｆｃロートされる。これにより最初の値がロートされることになる。

外部（６ｉ号源からのロートは導線２９１７上の信号により開始される。この信号ＵＯＲケート２９０２に介してレジスタ２９０１にエネイフルすると共１ｆＣＡ　Ｎ　Ｄケート２９０ｊ’ｅエネイブルし、イン／＼−タ２９０６’ｉ介して＾τ、１　］）ケート２’　９０５　ｆテイスエイフルする。Ａ　Ｎ　Ｉ）ケート２９０３がエイ、イフルされると、グーフル２９１８上の外部アドレスｆｄ　ＯＲケート２９０４を介し、てレジスタ２９０１中に加えられる。

受信インタフェース２７０１　！ｆｆ第３０図に詳細に示されている。受信インタフェース２７０１　ＶＪ、受イ、：ｊｌ＼ツファ書き込みポインタ３００１、一時ポインタ３００２、およびトランク・テスト・バッファ・ポインタ３００３ ’に営んでいる。これらポインタは第２９図で述べたポインタとか似しており、隻１占器１４０２が受（７、バッファ１５０１およびトランク・テスト・バッファｉ　５０２　’ｃ　ｔＡみ出すことを許容するのに使用σれるっデータはケーブル２７２０によりバッファ２４０１から受信され、グーフル３００４ヲ通し、メモリ・インタフェース２７０２全介してメモリ１４０１中に居き連呼れる。メモリ・ロケーションはアドレス・グーフル３００６’Ｔｈ介して指定される。このアドレスは夫々のポインタ３００１．３００２−．４または３００３のＤｏ導線からＯＲケート３０１５およびＡＮＤケート３０１１を通して受信される。ＡＮＤケート３００９〜３０１１はケーブル３００４〜３００６を介してメモリ１４０１にデータ、書き込みインデイケーション、およびアドレスを送信する多入力ＡＮＤケートである。出力インタフェース２７０３、入力インタフェース２７１３および送（２；インタフェース２７１１は受信インタフェース２７０１と設計が炉似しているっ交換殿インタフェース１４１Ｂｉｄ第３ｊ図に史に詳細に示されている。この回路はトランク・コントローラ１３１と交換網１１６の間のインタフェースである。その王たる機能はトランク・コントローラと中火プロセッサ１１５の間の保９読み出し／書き込み域能を提供することである。これら保でｊ伝信は保守読み出しおよび書き込みパケットを介して障害検出回路３１０８により提供される。保守ｈ′１報は保守読み出しおよび保守百き込みパケットを介して交換数インタフェース１４１８と中央プロセッサの旧］て込イ１１される。

パケット（佳魯　１３２　＊：介して入力１ｉＩＨａｌｌ装置’ｔｓ　３１０７１Ｃ込桔す：Ｉｚ　ル。入力ｒｌｊｉｌ　Ｎ　’ｔｉ装置３１０７＆１パケットの！！ｉ制御フィールドＩｊＪ：玩んて彰パケットが保守パケットであるか否かを決定する。パケットが保守パケットてないと、該パケット；グ入力回路１４０６にシフトざ、ＩＬる。パケットが保守パケットであると、該パケ゛ントは、Ｃ，３’、、１１−：　ｉ同御装ｆ；ｊ、　３１０２にシフトきれる。

保守制御シて置３１０２に到来パケットの制御フィールドを読み、該パケットが保”’Ｊ’　ｆｉミツみ出しパケットであるか保η’Ｊ’Ｆき込みパケットであるかを判定する。保守錫き込みパケットであると、パケットからの情報はレンスタ３１０３をユ由して保守レノスタ３１０１ｆ／こ加えられる。

この江作は保守器側］翠直３１０２によりｒ；ｉｉＩ御びれる。改質　に保守’ ｆ’ｉ！１報ンルンスタ３１０３に返送され、ｉ″ｉ￥報が保守レノメタ３１０１中に正しく　１４き込み、記優さｈたことを検証するチェックとして中央プロセッサＱ′こ返】ムさ−ｈる。

パケットが保守読み出しパケットであると、イ呆守レジスタ３１０１中にａピ１惹σ１また「＾報：ルンスタ３１０３中に読み込まれ、次いて中央プロセッサ（、こ］ム信さｊする。パケットが中央プロセッサレこ返送される［」１Ｊｉ・′ こ、パケットの発イムおよび漸化フィールドは交換きｕｌねはならず、ｃＲｃコートも書ム１３９さ、れねばならない。これら機能はパケット・リフオーマツタ３１ｏ４により実行でれる。

他の保守機能は障害検出回路３１０８およびケーブル３１１０〜３１１３により実行される。ケーブル３１１０〜３１１３　（ｒｌ受信ｓ＝　１４０２、送ｆ；、ｆｆ７１４０３、入力回路１４０５および出力回路１４０５に夫々接続されている。これらケーブルはメモリ・エラー−またけ誤って受イ１１されたパケットの如き障害全陣′占検出回路３１０８　Ｔｉｃ送信する。

入力回路１４０６は第３２図に訂訓にボされている。

この回路に交換数インタフェース１４１８を介して交換網１１６から交換様パケットを受イ６し、該パケットをメモリ１４０１の適当４一部分（でＶ：き込む。

人力［１１路１４ｏ６はパケット・リフオーマツタ３２ｏ１および直並列変換器３２０２より成る。到来パケットは導線３２ｏ４上のテータ存在インディヶーションと共に導線３２ｏ３により交換機インタフェース１４１８から受イ。される。パケット・リフオーマツタ３２ｏ１は到来パケットの制御）イールドを読んでパケットの型を決定する。該パケットが婁き込みパケットであると、そのことが導線３２１２上の信号により示される。パケットがテスト・パケットであると、ギのことが導線３’２１０上の信号により示きれる。パケット・リフオーマツタ３２０１はまたメモリ誓き込みパケットのパケット長およびＣＲＣフィールドを更新する。パケットのりフォーマットの完了後、パケットは直並列変換器３２０２に加えられる。直並列変換器３２０２はこの到来直夕１１流をハイドに変換し、これらハイドのメモリへの転送を１舞する。前席のデータ・パケットの場合、テークは導線２７４５上の１ｈ号を介して送信バッファ１５０３中Ｖこ書き込まれる。テスト・パケットの場合、テーク（グ］ｊｔ勝２７４６上の１８゛号を介して交換機テスト・バッファ１５０４中ＶＣ居き込まれる。っメモリ俳き込みパケットの場合、テークはパケットそれ１身により指定されたメモリのロケーション中に店き連呼れる。導線２７４７〜２７５２および導線２７６５（は２つの一部ポインタの１き込みおよびセットを制御する。一時ポインタ１げ誤りが発見されたパケットを無効ＶＣするのに使用され、一時ポインタ２はメモリ書き込みパケットのデータ部分金指足きれたメモリ・ロケーション中に脅き込むのに使用される。

パケットリフオーマツタ３２０１に第３３図に詳細にボされている。パケλ′ト・リフオーマツタ３２０１は二」化されたＣ　Ｒ，Ｃ回路３３０１および３３０３、二重化されたパケット・リフオーマット回路３３０２および３３０４および比較器３３０５を含んている。二重化回路が必要なのはＣＲＣコートがりフォーマット操作を行っている期間中誤りを検出できないからである。到来パケットは導線３２０３を介してパケット・リフオーマツタ３２０１によって受信される。

ＣＲＣ回路３３０１および３３０３に到来パケットのＣ’ＲＣフィールドをチェックする。両方のＣ，ＲＣ回路が誤りを検出すると、ＡＮＤケート３３０６によりパケットが誤って受１１．されたことを示す信号が発生沁れ、２ｎ紛３２０６を介して交換機インタフェース（で送信される。更に誤って受（Ｍされたパケットは導線３２１１上に信号を加える。この′信号は的並列変侠器３２０２にパケットを放棄きせる。誤りの検出されなかったパケットは次にパケット・リフオーマット回路３３０２および３３０４　ｖＣよりリフオーマットされる。このリフオーマット過程は制御、パケット長およびＣＲＣフィールドの更ｌｉ、ｌ？ヲ含んている。パケット・リフオーマット回路３３０２および３３０４により実行されるリフオーマットにおいて不一致が生しると、この不一致は比較器３３０５により検出される。この不一致は比較器３３０５分して障害インテイケーションを導線３２０５を介して交換機インタフェース１４１８に送信させる。

パケット・リフオーマット回路３３０２は第３４図に詳細に示されている。パケット・リフオーマット回路３３０２はフォーマットｉ４ｉ！Ｉ御装置３４０１、フォーマット長回路３４０２：Ｄ・よびフォーマットＣＲＣ回路３４０３を會んでいる。パケット・リフオーマット回Ｎ３３０２はメモリ書キ込みパケットのｉｌｉ制御、パケット長あ−よひＣＲＣフィールドのみを更新し、その他のパケットは変更を加えることなく通過させる。フォーマット制御装置３４０１は導線３３０７を介してＣＲＣ回路３３０１からパケ゛ントを受１凸する。１．Ｊ号（はテークがｇＪ線３３０７−トに了Ｊ在することを示ずために導線３３０８上に刀０えられる。このテーク存在信号ｆよ導線３４０５に介してフォーマット・パケット長回路３４０２に、そして４絢３４０８を介してフォーマットＣＲＣ回路３４０３に加えられる。

フォーマット制御波％；、　３４０１　！４到来パケットの１［：・］御フィールドを一′＼る。このフィールドか（メモリ吉−キ込みパケットでるることを小す）が・１〃であると、フォーマット　ト　市り旬巾摸Ｆ（ｊ　３　４　０　１　ｂま　・「す溶製　３２１２　上にｔへ号を　力Ｂえ、フォーマット・パケット長回路３４０２およびｃ　Ｉｃ　ｃ　仲＋路３４０３を活性化する。到来パケットがメモリ居き込みパケットでないと、フォーマットｌｊ’ｊ　ｆｐｊ装置３４０１　Ｌｊ。

パケットヲシフトする。パケットがテスト・パケットであると、フォーマット制御装置３４０１は導線３２１０に１．−１号を加え、その結果パケット（１交換伎テスト・〕＼ツマッファ０４中に居き込ぼれる。フォーマット制御装置３４０１がメモリ居き込みパケットを受信すると、フォーマット・パケットノー５回路３４（０２は導線３２１２からのメモリψ、ｉき込みパケット伯刊に応動してパケット長フィールドに一定長を挿入し、ＣＲ，Ｃ回路３４０３８ま新らしいＣＲＣを８↑尊する。一定長）１パケツト長フイールドに書き連呼れる。何故ならば交換機テスト・ｌ＼ツファ１５０４中に書き込寸れたメモリ書き込みパケットはテークを有しておらすパケット・ヘッダ・フィールドのみを含んでおり、従って同じ長さたからである。リフオーマットきれたパケット（ｄ次Ｇで導６３２０８を介して的並列変換器３２０２に送出される。

フォーマット＋１」御装ｆｉ’、ｊ’、　３４０１が第３５図に詳細に示されている。フォーマット制御装置３４０１は到来パケットの制御フィールトラ読む。

到来パケットがメモリφ４き込みパケットであると、イム号がゾを線３２１２上に加えられる。到来パケットが通常のテーク・パケット以外のものであると、信号がプ１線３２１０上：（加えられる。パケットは４線３３０７に加えられ、システム・クロック１６１からのψクロック速度でし／メタ３５０１ｅ通して３５０２中Ｑでシフトきれる。これによりレジスタ３５０１中に制御フィールドが捕捉される。それと同時Ｖこ、テーク存在信号（はレジスタ３５０３中にシフト・インされる。

パケットの４８ヒツトがし／スタ３５０１および３５０２中にシフト・インされると、レジスタ３５０１げ但制御フィールＦ　（ヒツト４０〜４８）を含むことになる。セ制御フィールド中の値（ハ）導線３５１０を介して比較器３５０４および３５０５に送１１：１される。比！ｌＩ！２器３５０４およびする。制御フィールドが（メモリ書き込みパケットであることを示す）＼＼４〃であると、比較器３５０４が動作し、ＡＮＤケート３５０８および３５１０を介して導線３２１２に信号を刃口える。制御フィールドかに％　Ｑ　ＩＩ　に等しくないと、比較器３５０５が動作し、ＡＮＤケート３５０９を介して導線３２１０に信号を加える。フリップ・７Ｏツブ３５０６および３５０７１ｄ：データ信号およびデータ存在信号がψ速度で移動することを保証する。

フォーマット・パケット長回路３４０２が第３６図に詳細に示されている。フォーマット・パケット長回路３４０２はメモリｉき込みパケットのパケット長フィールド中に一定長を加える。その他のパケットｌ’ｌずへて何らの作用も受けずに通過する。到来データおよびデータ存在信号は導＠３４０４および３４０５に到来する。到来パケットがメモリ書き込みパケットでないと、データはフリップ・フロップ３６０１、ケーｈ３６０８および３６０９、およびフリップ・７０ツブ３６０７を通過する。データ存在信号は７リツプ・フロップ３６０２および３６１１を辿してシフトされる。すべてのフリップ・フロップはシステム・クロック１６１の制御の下でψクロック速度で動作する。到来パケットがメモリ書き込みパケットであると、導線３６０５に信号が加えられる。

このメモリ暑き込み信号はフリップ・７０ツブ３６０５をセットする。フリップ・フロップ３６０５がセットされ、パケットの最初のヒツトがフリップ・フロップ３６０１中にシフトされるとき、スリップ・フロップ３６０４はセットされ、定数Ｎ１８〃がシフト・レジスタ３６０６からＡＮＤケート３６１０およびＯＲケート３６０９全通してパケットのパケット長フィールド中にシフト・インされる。それと同時に、カウンタ３６０３がエネイブル、きれる。カウンタ３６０３が＼＼７〃に迷すると、フリップ・７０ツブ３６０４（ｄリセットされ、シフト・レジスタ３６０６　＋ｒｘシフトを停止する。パケットの残りの部分は次にＡＮＤケート３６０８およびＯＲケート３６０９を通してシフトされる。

フォーマットＣＲＣｌ路が第３７図に詳細に示されている。フォーマットＣＲＣ回路３４０３はメモリ書き込みパケットのＣＲＣフィールドを再訂ρ−する。すべての他のパケットは何らの作用も受けずに通過する。導線３４０８上の到来データ存在信号は制御装置３７０４をしてカウンタ３７０３　ｋ活性化させる。カウンタ３７０３は到来パケットのヒツトが導線３４０７上に現れ、フリップ・フロップ３７０１、データ・セレクタ３７０６およびフリップ・フロップ３７０７を通過するとき計数を行う。データが該回路を通過するとき、該データはまたＣＲＣ回路３７０５　（これは新らしいＣＲＣｆｆ：計算する）に送信される。カウンタ３７０３が１２８に達す、ると、制御装置３７０４を信号金加え６、ＣＲＣ回路３７０５をディスエイフルする。これはパケットの最初の１．２８ビツトがパケット・ヘツタを含んでおり、ＣＲＣ回路が計算しなければならないパケットの唯一の部分がこのパケット・ヘツクであるためである。ヒツト１２８の後のパケットの残りの部分はデータを含んでいる。このデータはメモリ中に店き込１れ、パケットが送信されるときにまパケット中には現れない。このようにデータに論理翻訳テーブル１５０５中に誉さ込まれるのでＣＲＣフィールドはパケットのデータ部分に対しては計算されない。

パケットの終りがデータ・セレクタ３７０６から出て行くとき、制御装置３７０４は再計算されたＣＲＣフィールトヲデータ・セレクタ３７０６Ｑ通してパケットの終りにシフトして例加する。

直並夕１ｊ変俣器３２０２は第３８図に詳細に示されている。直並列変換器３２０２はバッファ３８０１およびアドレス￥ｉ制御インタフェース３８０２を含んでいる。バッファ３８０１は導線３２０８上の到来直列情報を受信し、該情報をハイドに変侯し、該ハイドをテーブル２７４４を介してアドレス制御装置１４０４に送信する。アドレスａ」１］御インタフエース３８０２はアドレスｆｔｉ制御装置１４０４に対し信号を送り、メモリ１４０１中のどこにデータを肖き込むべきかを知らせる。この信号は導線２７４５〜２７５２および人ｑ線２７６５を介して刃口えられる。

バッファ３８０１が第３９図ＶＣ詳細に示されている。

バッファ３８０１は到来直列データをハイドに形成する。

史に、該バッファ３８０１はＣＴ（Ｃフィールドがバッファに入ったときアドレス制御インタフェース３８０２に信号を加える。これはメモリ曹キ込みパケットにあってはアドレス制御インタフェース３８０２がＣＲＣフィールｌ”ｋ交換機テスト・バッファ１５０４中に書き込み、パケットのデータ部分を異なるメモリ・ロケーション中に書き込むために会戦である。到来データおよびデータ、存在信号は導線３２０８および３２０９上に境れ、レンレシスタ３９０３中Ｖこハイドが組立てられると、該バイトｕレジスタ３９０４中にロートされ、テーブル２７４４を介してアドレス制御装置１４０４に送信される。導線３８０５上の信号はアドレス制御インタフェース３８０２に対しＣＲＣフィールドの送信準１Ｍが出ｆｆｉ＊ことを知らせる。先に指摘した相か二点を除き、バッファ３８０１の動作ｈバッファ２４０１の動作と類似している。。

アドレス制御インタフェース３８０２が第４０図に示されている。アドレス制御インタフェース３８０２は第６図に示すのとＭ（υのパケットのメモリ１４０１中への着き込みを許容する。パケットはデータ、メモリ読み出し、あるいは交換機テスト・パケットのいずれであってもよい。データ・パケットの場合、該パケットはメモリ１４０１中の送信バッファ１５０３中に書き適才れる。

最初のハイドがバッファ３８０１中に入ると、導線３８ｏ４上に信号が加えられる。この信号により制往Ｊ装置４ｏ２８な導線４０３０上に信号を加える。この信号はフリップ−７ロッゾ４０１３に一１＝ツトし、ＡＮＤケ−ト４０１２の出力に１％　１　ｒｒ　を加える。制御装置４０２８は次に導線４０３５上に信号を加える。これはバッファ書き込みコマンドである。データ・パケットの場合、データは送信バッファ１５０３中に書き込まれる。何故ならは導線４０３５上の信号はＡＮＤケート４０１６を作動させ、・それによってＡＮＤゲート４０１７も作動する。ＡＮＤケート４０１７が作動すると、導線２７４５上に信号が加えられる。この信号はアドレス制（財）装置１４０４に加えられ、それによってバッファ３８０１中に含まれているハイドａメモリ１４０１中の送１８゛バッファ１５０３中に書き込まれる。こ・の操作はパケット全体がバッファ３８０１から読み出され、送信バッファ１５０３中に書き込捷れるまでＨｉｔさ、れる。各ハイドかバッファ３８０１から送信バッファ１５０３中に転送さ扛た後、制御装置４０２８は確認信号を導線３８０３を介してバッファ３８０１に送信する。テスト・パケットに対する操作は、該パケットが送信バッファ１５０３でなく交換機テスト・バッファ１５０４中に書き適寸れる点を除いて、データ・パケットに対する場合と同様である。これに導線３２１０上のテスト・パケット信号がフリップ・フロップ４００５をセットすることにより実行される。フリップ・７０ツブ４００５がセットされると、ＡＮＤケート４０１７〜４０２１はディスエイフルされ、ＡＮ、Ｄケート４０２３〜４０２７は工にイフルきれる。これにより送信バッファ１５０３の書き込みが禁止される。メモリ暑き込みパケットはパケット長、着信および発信トランク・コントローラ、制御、到着時刻、プロセス識別子、論理アドレス、時刻スタンプおよびＣＲＣフィールドが父換憾テスト・バッファ１５０４中に書き適寸れること；およびデータ・フィールドがパケットで指定された他のメモリ・ロケーション中に書き込まれることを要求する。これを実行するため、制御表置４０２８はパケットのほとんどを書き込んでいるθｊ間中′ ９：、換嵌テスト・／＼ツファ１５０４の書き込みを活性化する。これによりデータ・フィールド寸での開始フィールドが導線２７４６を介し７て交換機テスト・バッファ１５０４中に書き込１れる。パケットのデータ部分が居き適寸れるとき、制御装置４０２８ｉは交換役テスト・バッファ１５０４の書き込みをディスエイフルし、一時ポインタ２の曹き込みをエネイフルし、パケットのデータｈｂ分を一時ポインタ２が４ｋ　２７４７　ｋ　介して不しているメモリのロケーション中に書き込む。データ部分がヤ（き適寸れた後、附（ｊ御装置４０２８はＣＲＣフィールドを導線２７４６を介して交換機テスト・バッファ１５０４中に材き込む。

バッファ３８０１中に害き込捷れたパケットが誤りを含んでいるか、捷たけパケットが書き適寸れているバッファがオーバフィルされると、そのパケットは破棄されねばならない。誤りを含むパケットは導線３２１１上の信号ＶＣより示でれる。送１言バッファ１５０３の過負荷は導線２７４３上の１８号により示され、交換機テスト・バッファ１５０４のオーバロートは導線２７４２−上の信号により示される。パケットの破棄は書き込み操作の開始時点において■−き込みポインタに等しくセットされる一時ポインタ］、　ＶＣＪ−、り実行される。誤りが発見されるか、寸たはバッファがオーバフィルとなると、書き込みポインタは導線２７４８−または２７６５上の信月を介して一助ポインタに′８今しくセットされる。これにより書き込みポインタがパケットの居き込みを開始したときに書き込みポインタが位ｆｆ、°していたロケーションの”ハック・アップがとられる０次へ書き込まれるパケットにｒ誤りのあるパケットの上＋Ｃ−中ね書きされ、それによって誤りのあるパケットは失効的に力１（効とされる。この一時ポインタは第３０図に示す受信インタフェース２７０１　ｆ／ｌｌ：対する一時ポインタと類似している。書き込みポインタ’６：−”４ポインタＪの値に等し、くすることは制御装置４０２８がカーフ１＠ｉ　４０３６　十＋こ１′。１号を加えることにより実行される。この動イ′ロ１各々の一１Ｉ：き込み操作の終了時点て実行きれる。

しかし、パケットか放棄さ７１′Ｌない通常の書き込み操作期間中、導線４０３６Ｊ−の什ｊ号はＡＮＤケート４０１０の他方の人力かディスエイフルされているので何も行なわない。放棄信号が受信されると、フリップ・フロップ４．０１３は　＼＼Ｏｕ（・てリセットきれる。これによりＡＮＤケート４０１２　（：、ｔオフとされ、ＡＮＤケ−１・４０１６のディスエイフルにより送信および交換機テスト・ハツーアの書き込みは共にディスエイフルされる。更にフリップ・７０ツブ４０１３が１１　Ｑ　ＬＪにリセットされると、ＡＮＤケート４０１０はエフ、イフルされ、これによりＷき込みポインタ１−１一時ポインタ１Ｖこ等しくセットさｔＬｌそれによってパケットは放棄される。

出力回路１４０５は第４１図ｒこ史に訂細に小されている。出力回路１４０Ｆｚｊ：データ・パケット、メモリｔｒ］“［、み出しおよび鳩き込みパケット、ならびに交換機テスト・パケットをメモリ１４０１から６９″〔み出１〜、該パケットを交換機インタフェース１４１８を介し７て交換網に送（ｉｌする。出力回路１４０５（弓、並１（１列変換器４１０１およびパケット・リフオーマツタ４１０２を・ｒ）゛む。並直夕１１変換器４１０１はアドレス制御技し１つ１□− １４０４を介し導線２７３２〜２７３８を１史用し又メモリ１４０１からデータを’、　Ａｒｃみ出す。データは並列に読み出さ、ｔｌ、グーフル２フ３１上に現れる。パケットの型（で応じて・１［・的列裳換器４１０１け　導　形メ　２７　３　２　、　２７　３３　、　２　７　３　５　−ｆ　／こ　乞１２７３６　−トにイ占号を加え、・受信バッファ１５０１−４たは交換機テスト・バッファ１５０４の読み出しおよび一鴫ポインタのロートを行う。データ、メモリｉヅしみ出しＩたはｉμき込み、および交換機テスト・パケットに対する繰作は以下で述へる。ｒＱ　ｉｐｊ列変換器４１０１がメモリ１４０１をＭＬみ出ず七き、該変換器はデータを直列に変換し７、該直夕１１テータをパケット・リフオーマツタ４１０２に送信スる。バケ゛ント・リフオーマツタ４１０２は導イ９ｎ４１１５Ｊ二のパケラトを受信し、パケットのＣＲＣフィールトヲチェックし、交換網に向って出て行くパケットに対する新らしいＣＲＣフィールドを計算する。パケットの型に応じて、出力回路１４０５はまた発信トランク・コントローラ、令色トランク・コントローラ、パケット長および制御フィールドの如き幾つかのパケット・フィールトラ更新する。パケットがリフオーマットされた後、交換網インタフェース１４１８を介して導線４１１７で交換網に伝送される。交換機インタフェース１４１８は導線４１１４上に信号を刃口えることによりパケットの受信準備が出来間中に誤りが見出きれると、導線４１１９〜４１２１の内の１本の上Ｏ′こ信号が加えられ、交換機インタフェース１４１８に伝送きれる。

並直り１１変換器４１０１はアドレス制御装置１４ｏ４を介してメモリ１４０１へのアクセスを許容する制御導線ヲ泡している。受信バッファ１５０１へのアクセスは導株２７３２を介して提供される。交換機テスト・バッファ１５０４へのアクセスは導線２７３３に介して提供される。これらアクセス導線は制御のみそ提供し、メモリ中に含捷れている情報はケーブル２７３１を介して出力回路１４０５に転送される。メモリ、１４０１へアクセスするためには導線２７　ｆｉ　０上に信号が存在しなけれはならない。この信号はアドレス制御装置１４０４中に含捷れているタイマ２７’＋４によ□り提供される。出力回路１４０５は寸だ導線２７３４〜２７３７を介して提供される一時ポインタに対する酌御導線を含んでいる。一時ポインタはメモリ読み出しおよびメモリ書き込みパケットにより指定されるメモリ読み出し操作を実行するのに使用さｎ、る。

パケット・リフオーマツタ４１０２Ｕ４線４１１！Ｍｔ−介して並直列変換器４１０１から情報を受信する。該パケット・リフオーマツタ４１０２は該情報を使用して交換刑に送信されるパケットを組立てる。この回路はまた到来パケットのＣＲＣフィールドにチェックし、誤りが見出されると誤りインディ、ケーションｆｃ提供する。

出力回路１４０５により提供されるパケット変換が第４２．４３．：ｂ−よび４４図に示されている。並直列変換器４１０１に加えられるパケットの構成は出力回路１４ｏ５に加えられるパケットと同じである。パケット・リフオーマツタ４１０２中に加えられるパケットの構成は実際のパケットではなく、実際のパケット変換の中間段階を示すのに１更用される。パケット・リフオーマツタ４１ｏ２から出て来るパケットの構成は出力回路１４ｏ５がら出て行く実際のパケットである。

第４２図はデータ・パケット（”０”の制御フィールド）が受信バッファ１５０１がら読み出されるとき生起するパケット変換を示している。第４２図は出力回路１４０５がデータ・パケットｋ　脱むときパケット中で生じる状態ヲ示している。パケット４２０１は受信バッファ１５　＋Ｑ　ｉから出て行くパケットである。並直列変換器４１．０１１．ｔ７トレスｉ［１Ｈｆｉ１．７ｉ　１４０４がら導線２７６゜上のＭ「町１ε１号と、導線２７３８上のデータ存在信号を受信した後、該並直列変換器は受信バッファ１５ｏ１を肌む専゛備が整う。これは並直列変換器４１ｏ１が受１ｔバッファ読み出し伝号全導線２７３２を介してアドレス蘭（財）装置１４０４に送信すること（Ｃより実行される。この１言″ｉシはアトレスホ：」伺ｊ装置１４ｏ４テしてメモリ１４ｏ１中の受信バッファ１５０１を読み出させ、データをケーブル２７３１で並直列変換器４１０１で送信させる。このデータは並列に現れ、直列ヒッ、ト流０′こ袈侯される。パケットの論理アドレスが読み出されるとき、鈑アドレスは２・１線２７３５〜２７３７上の信号を介して一時ポインタ中にロートサ：／″Ｌる。このアドレスＦｉ４理変俟テーブル１５０５中の適当な内容にアクセスするのに使用され、該適当な内容はパケット中に子１１人さ）ｔ１並直列変候器４１０１　カラｚ＜ケラト・リフオーマツダ４１０２Ｉ′ζ加えられる。この中間パケットのフォーマットが第４２図の４２０２に示されている。

３１１直列変候器４１０１が受信バッファ１５ｏ１の内容を直み出し、新らしい論理アドレスを訂〔み出した後、該変換器４１０１は情報をパケット・リフオーマツタ４１０２に送１１ｊする。パケット・リフオーマツタ４１ｏ２は２つの主要医能を実行する。即ち該リフオーマツタ４１ｏ２け到来１′「ｉ報のあるフィールドの１１１序を変更し、発信およ００び着信トランク・コントローラ番号を適当なフィールドに配置し、論理チャネル翻訳チーフル情報を論理アドレス・フィールド中に加える。更にパケット・リフオーマツタ４１０２は到来情報のＣＲＣフィールド全チェックし、新らしいパケット長とＣＲＣフィールドを計算する。

その結果実際のパケット４２ｏ３が得られる。。

第４３図はメモリ読み出しく　＼＼３〃なる制御フィールド）才たはメモリ書き込み（１＼４〃なる制御フィール日操作期間中に生じるパケット変換を示す。この操作は次の述べる点を除いてデータ・パケット（第４２図）の読み出し操作と類似している。その相異点とはメモリ読み出し、またけメモリ書き込みのとき、データはメモリ読み出しまたはメモリ書き込みパケットで指定されるメモリ・ロケーションから読み出され、該データは外に出て行くメモリ読み出しまたはメモリ書き込みパケット中に加えられることである。それと同時に、パケットの残りの部分は交換機テスト・バッファ１５ｏ４がら読み出される。パケット４３０１は交換機テスト・バッファ１５ｏ４中に存在するパケットである。アドレス・フィールドはパケット中に加えられるデータのメモリ・ロケーションである。計数フィールドは読み出されるハイド数である。

パケットは導線２７３３上の信号の制御の下で交換数テスト・バッファ１５０４がら読み出される。アドレス・フィールド４３０４がバッファからｉｆ（しみ出されるとき、その値は捷だ一時ポインタにセーブされる。これは第１０１４２図に対して前述したように導線４２０９および４２１０上の信号を介して実行される。言１数フィールド４３０５が読み出された後、一時ポインタはメモ！、１１４０１から情報を読み出すのに使用される。この情報は次にデータ・フィールド中に加えられる。パケット・リフオーマツタ４１０２はパケット長、着信および発信トランク・コントローラ・フィールドを更新し、新らしいＣＲＣフィールドに趙計替する。これにより芙除のパケット４３ｏ３が形成される。

交換機テスト・パケット（入＼５７７　寸たはｔｔ　６　ｔｒ　なる市［」御フィールド）に対す、るパケット変俣ハ第４４図に示でれている。交換機テスト・パケット変換の場合、着信トランクＭｉｔｔ御フィールトヲ更新する必要がある。これはトランク制御］フィールド誉たけトランクｉ＋」御２フィールド中のデータを使用することにより実行される。第１のホップ交換機テスト・パケット（ λ＼５〃なる制御フィールド）に対し“Ｃはトランク制御１フイールドが使用される。紀２のホップ交換機テスト・パケット（＼６〃なる市制御フィールド）に対してはトランク制御２フイールドが使用される。

並直列変換器４１０１が第４５図に詳細に示されている。この回路はアドレス制御インタフェース４５０１　ｓ、−よ°びバッファ４５０２．含んでいる。到来パケットはケーブル２７３１７介してアドレス制御インタフェース４５０１およびバッファ４５０２の両方に送信される。

アドレス制御インタフェース４５０１は導線２７３８あ・よび２７４０上のデータ存在信号を介して受信バッファ１５０１または交換機テスト・バッファ１５０４中のデ二夕の存在を知らされる。アドレス制御インタフェース４５０１は次にパケットのバッファ４５ｏ２への転送を制御し、該バッファ４５０２は並酢列変侠を実行する。

アドレス制御インク、フェース４５０１Ｕｔた一時ポインタを使用して論理チャネル翻訳チーフルの記載事項およびメモリ読み出しならびにメモリ書き込みパケットのデータ・フィールドの読み出しｋ　Ｉ制御する。

アドレス制菌インタフェース４５０１は第４６図に詳細に示きれている。アドレス制御インタフェース４５ｏ１は受信バッファ１５０１または交換機テスト・バッファ１５０４からバッファ４５０２中へのパケットの転送を制御する。パケットの転送はケーブル２７３１で行なわれる。アドレス市制御装置４５ｏ１はまた一時ポインタを適当にロートするために読み出されているパケットの制御フィールドをデコートし、何時パケットが全部読み出されるかを決定するために読み出されているパケットのパケット長を読み出す。アドレス制御装置１４ｏ４は導線２７３８上に信号を加えることにより受信バッファ１５０１中にデータが存在することを示す。該制御装置１４０４は寸ｆｃ導線２７４ｏ上に信号を加えることにより交換機テスト・バッファ１５０４中にデータが存在することを示す。アドレス制御インタフェース４５ｏ１は０３このデータ存在信号に応動して導線２７３２甘たは２７３３ｈ＋ｃ信号を加え、受信バッファ１５０１寸たけ交換機テスト・バッファ１５０４．適当に肌み出す。更にアドレス制御装置１４０４からのデータ存在信号は制御装置４６０２をしてカウンタ４６０４を始′動させる。カウンタ４６０４は各ハイドがケーブル２７３１．６・ら受信されるときム１危を行う。この計数は到来パケットのル１」御ち・よびパケット長フィールドが何時ケーブル２７３１　、Ｊ−に現われるかを決定するため（Ｃ必要である。

メモリ読み出し寸たはメモリ書き込みパケット（ゝ、３　Ｉｌまたは１１４　ＬＬ　なる制御フィールド）の読み出しは第４３１￥１のパケット４３０１を蚕照することにより説明される。

市制御装面１”４６０２　Ｌ：し「゛Ｉ線２７４〇七の　＼＼交換ｆ幾テスト・バッファｆｋ１号中にデータが存在することを示す信号″　を受Ｆｉｉ　Ｌ　、前述６°）如く交換機テスト・バッファ１５０４のＴＩ’Ｘ、み出しを開〃召する。パケット長フィールドがケーブル２７３１土に現、７′すると、該フィールド（・ｌカウンタ４６０３中Ｖこ記１：０、される。カウンタ４６０３はカウント・タウンを開始し、カウンタ４６０３が０に達するとパケットに（シこ全に訊み出され；ケことになる。制御フィールドがケーブル２７３１土に現れると、該ｉｔｉ制御フィールドはテコータ４６０１ｉ／こよりデコートされる。制御フィールドがデコートさｔすると、該フィールドはフリップ・フロップ４６０５　ｊ＋’よび４６０６中に記憶される。アドレス制御インタフェース４５０１　ｆＴｉＴｉ交換ステストッファ１５０４］ｔＪ４からのパケットの読み出しを継続する。アドレス・フィールドがケーブル２７３１　）−、に現？’Ｌると、このアドレスは制御装置４６０２が２ｑ踪２７３５および２７３６上に信号を加えることにより一時ポインタ中Ｖ（ロートさＩＬる。

計数フィールドがケーブル２７３１、．１：ｉ′て現７すると、該フィールドはカウンタ４６０３中にロートさｆ（、る。カウンタ４６０３は次υてアドレス・フィールドで指定さＩ’したメモリ・ロケーションから読み出されているデータ・〕＼イト数を計数する。このデータ）１次ンこパケットの終りに配置され、中１間パケット４３０２か形成される。

バッファ４５０２１１−１第４７図ｒこ史に詳ポ「１にン１、されている。バッファ４５０２　＋’、１丈阿１の並直列変ｊ災奮実付する。

ケーブル２７３１上のハイドのイｆ在”−”！−７’に３Ａ　４５０４−１のアドレス：ｔｉ’ｌ　４インタフエース４５０１からのイ凸けにより示される。ロート１６号はス−り線４５０３に。（り提供さ才する１゜このロート１Ｊ１号はケーブル２７３１才の最初のハイドを入カレシスタ４７０１中（・′こロートする。制御装置ｇｌ“４７０３は次にハイドをシフト・レンスタ４７０２中にロートする。シフト・し／メタ４７０２　（ｆ：４次（にハイドをＶ１夕；］形態て導線４２１５−トＱてシフト・アウトする。この・シフトは導線４７０６ｕ−の制御装置〆＋＋７ｏ３からの伯邦により活性化される。制御装置４７０３はまたカウンタ４７０４の計数を開始させる。カウンタ４７０４１′：ｉヒツトｋ　ｇ −＋数し、ハイドがシフト・レンスタ４″７０２から完全にシフト・アウトされる重点ケ指示する。／フト・レシスタ１０５４７０２の内容が直列にシフト・アウトされている期間中、グーフル２フ３１− 上の次のハイドは入カレシスタ４７０１中にロートされる。入カレンスタ４７ｏ１はシフト・レジスタ４７ｏ２中のデータが完全にシフト・アウトされるまてこのハイドをバッファ占己ＩＹする。シフト・レジスタ４７ｏ２中の′データが完全にシフト・アウトされた後、制御装置４７ｏ３はレジスタ４７ｏ１の内容を導線４７０５　Ｉ−、の（Ａ号を介してシフト・レジスタ４７０２に通過させる。

制御装置４７ｏ３は次（てカウンタ４７ｏ４をリセットし、導線４５０５を介して確認信号をアトレ４５０２は導線４１１４により交換数インタフェース１４１８から運に的なレディ・インティヶーションを受信している。交侯憬インタフェース１４１８が、過賀荷となり、パケットを受信出来なくなると、該インタフェース１４１８ばこのレディ信号を取除く。この状態が生しると、レディ信号が再ひ埃れる捷でデータはシフト・レジスタ４７０２がら（ｄシフト・アウトされない。

パケット・リフオーマツタ４１ｏ２が第４８ρ］Ｋ更に詳細に示されている。パケット・リフオーマツタ４１ｏ２−パケツト・リフオーマット回路４８０１Ｆよび４δｏ２ならびに比軟器４８０３ｒ含んでいる。パケットリフオーマツタの二車化は削に説明した如くハードウェア障害を検出するために必吸である。ソフォーマッテインクにおいて誤りが検出されると、比較器４８ｏ３は誤りを検１０６　特表昭５９−５０１０３４　（２の出し、導線４１２．１に信号を加える。この誤り１３″号（１交換機インタフェース１４１８を介して中央プロセッサ（Ｃ送信される。到来パケットのｃＲｃチェックが、パケットが誤って受信されたことを示ずと、ミｑｍ　４１１９トして信号が加えられる。論理チャイ、ル翻訳チーフルの内容をチェックした結果誤りが見出されると、樽形メ４１２ｏヒに信号が加えられる。いず、ＩＬの信号も父俟伝インタフェース１４１８ンて送１菖σ れる。

パケット・リフオーマット回路４８０１′／よ第４９図に更に詳細て示されている。パケット・リフオーマット回路４８０１　ｒａｔ　２　？の基本機前を実行する。即ち該回路４８０１ｊ到米パケツトのＣＲＣフィールドをチェックし、誤りの報告を行い、受信したパケットの型Ｃ′こ応しであるフィールドつりフォーマットを行う。誤りはＣＲＣチェック回路４９０５　ＶＣより報告される。該ＣＲＣチェック回路４９０５は到来パケットのＣＲＣフィールドおよび論理チャネル翻訳チーフル・エントリのチェック・フィールド金チェックする。到来パケットが誤りを會んていると、前述の如＜１４ＫＩ４１１９−４たは４１２０．Ｊ：の信号を介１〜で報告きれる。この操作、な受信したパケットの型に関係なて同一である。

パケット・リフオーマット回路４８０１’＆パケツト４２０２と０似した通常のパケット（＊！Ｉ御フィールドは１ｔＱ″）１取扱う場合に関して述べる。到来パケットは専ｒＶｆｊ　４１１５−ヒの、パケット・リフオーマット回路４８ｏ１−　１０．７　− によって受信され、直列疋レジスタ４９ｏ１中にシフトされる。ヒツト；憾システム・クロック１６１の朋」御の下で連続流としてパケット・リフオーマット回路４８ｏ１中を通過、する。タイミン７り発生器４９ｏ４は各ヒツトがレジスタ４．９０１のどこにいるがを追尾する。これにより制御装置４９０３はデータ・セレクタ４９ｏ２を介してシフト・レジスタ４７ｏ２中の神々−のエリアにアクセスするととが出来、種々のフィールドは適当なりフォーマット回路４９０６〜４９０８４たはテコーダ４９ｏ９にシフト・インされる。制御およびＰＩＤフィニルト〃・シフト・レジスタ４９０１の正しい位置にあるとき、制御装置４９０３ｉ１これらフィールドをテコーク４９ｏ９中にシフトする。デコータ４９０９　ｉｆこれらフィールドをデコートし、デコートきれた値を制御ｆＡ１装Ｍ’４９０３　（Ｃ送信する。２５６ヒツトがレジスタ４９０１中にシフトされた後、現在はレジスタ４９ｏ１中にｈ己憶さＩ′しているパケット長フィールドにデータ・セレクタ４９０２により選択され、導１Ｊ４９１２を介してデータ・セレクタ４９１０に送信される。この場合、パケット長フィールドは変化せず、従って直接出力に加えられる。論理チャネル翻訳チーフル・エントリ・フィールド中に位置するＤＴＣフィールドに次にデータ・セレクタ４９０２に介してレジスタ４９０１からシフト・アウトされ、データ・セレクタ４９１０に送信される。次に考堅すべきフィールドはＳＴＣフィールドである。このフィールドの値０８はフォー７７８８１０回路４９０６ｆ／こ加えられる。制御装置４９０３はＳＴＣ回路４９０６をしてこの値をデータ・セレクタ４９１０中にシフト・インさせる。制御、到着時刻、およびパケットａ刷子フィールドＱ」次し′こデータ・セレクタ４９０２により選択さ：ｎ　％　ｉｌｉ：Ｊ御装置４９０３の制御の下でデータ・セレクタ４９１０　ＬＣシフトサれる。

新らしい論理アドレス（はレジスタ４９０１中Ｖこ沈まれている論理チャネル翻訳テーブル・エントリ・フィールドから除去されねばならない。これを実行するため、制御ツタ４９１（ｌこ送信する。各フィールドがデータ・セレクタ４９１０に送信きれるとさ、’ｄｊ１４御許偵４０９３はデータ・セレクタ４９１０に（現在パケット全体を描成している）これらフィールドをフォーマットＣＲＣｌ路４９１１に送信させる。フォーマットＣＲＣＬ路４９１１はパケットがシフトされているとき＝　ｃ）Ｌ、いＣＲ，Ｃフィールド（ｒ再訂舅する。パケット全体がフォーマツＩ−ＣＲＣ回路４９１１を通してソフトされると、フォーマットＣＲＣ回路４９１１は更新されたフィールＦＶｃ基づいて新らしいＣＲＣフィールドをＨ１算し、新らしいＣＲＣフィールドをパケットの岸冬りに４寸カロする。リフオーマツタトされたパケットは次に導線＋１１７を介して交換機インタフェース１４１８に送信される。制御装置４９０３は導線４１１８上に要求されたデータが存在することを示１０９す１ｄ号を発生する。

送信器１４０３は第５０図に更に詳細りこ示されている。

送信器１４０３はアドレス制御投置１４０４を介してメモリ１４０１からテークを詣ｙみ出し、該テークをトランク・パケットに変換する。該トランク・パケット（り次のトランク・コントローラ丼たけ終端電話局の集線装置てＪム倍される。送信器１４０３　ｆ−１並置列夏１奥器５００１、パケット・リフオーマツタ５００２ち・よひフランならひ（・てヒツト・スタッフ回路５００３ｉ含ん、ている。Ｊム信器１４０３は導線２７５６　：Ｆ＝−よひ２７５８金介してアドレス制御装誇１４０４から送信バッファ中にテークが存在することを示す信じおよびトランク・テスト・バッファ中にテークが存在することを７」’：　ｆ信号を受１言する。送信器１４０３かｓ、ｅｆ稼２７６６、上の信号を支伸するとき、」ム侶器１４０：ｌ−ｊ、ｊη−線２７５４に信号を加えること（・でよりメモリ１４０１中の送イア□バッファ１５０３の内在ラミ冗み出す。この信号によりアドレス制御装置１４０４は送信バッファ１５０３からテークを読み出し、該データ全ケーフル２７５５を介して送ｆ１ｊ器１４０３に送出する。同様に、送信器１４０３＆ま導線２７５３に信号を加えることによりメモリ１４０１中のトランク・テスト・バッファ１５０２からチータラ読み出す。テークが送信バッファ１５０３またｆｒｌ　トランク・テスト・バッファ１５０２から読み出された後、デー直列１並直列変侠され、導線５０１３’を介してパケット・リフオーマツタ５００２に送出される。パケット・リフオー７ツタ５００２はｑ線５０１５上に侶÷３を加えることシこよりデータ悦（ｉｉの１ｖ−１１ｉｉｉが出来たことを示す。パケット・リフオーマツタ５００２値時刻スタッフ・フィールドを埋め、フロー制御の変更を表わすため必要（・て応してＰ　Ｉ　Ｄフィールドを史蝉１する。。

フロー何面１［肖ｔｉ−、ｌ汀ケーフル５０１２を介して文例１２χインタフェース１４１８ン５・ら受４ｉｆざ’ｆ１．る。史（で、バヶ゛ント・リフオーマツタ５００２１ｘｉｉｉ来パケツトのＣＲＣフィールドをチェックして誤りか無いがとぅかび５′＼、イ］加さ；１７た情報に基ついて刈ＩしいＣＲＣフィールド金古山３）ずろ。

パケット・リフオーマツタ５０．０２　ａｉハク−ットｋ　ｔａｒ　ｐ！４：’ ５０１６を介してフランおよびヒツト・スタッフ［１１１路５００３に加える。

フランｂ・よびヒツト・スタッフ回路り　００３ｔま外ｔ・て出てイ■ぐパケットの汐）めと、Ｉ−≦ソＶこフラン・パターン令：月加し、５つの１の系列の後；で０をスタッフする。フランおよびヒツト・スタッフ匡−回路５００３に１次に１．５４１１．　Ｍｈ７ｓ　の速度で導線５０１９を介してトランクにトランク・パケットを送信する。

パケット・リフオー７ツタ５００２は第５１１ノ１１・でりＪζ詳卸ｊに示きれている。パヶッ［・・リフオーマツタ５００２はＣＲＣ回路５１０１および５１０４、パケット・リフオーマット回路５１０２および５１ｏ５および比較器５１０３を含んでいるっこの回路は先に説明したようにハードウェア誤りを狭山アろへく二重化されたＣＲＣおよびパケット・リフオーマット回路を含んでいる。誤りか狭山されると、導線５０２１に信号が加えられる。

パケット・リフオーマット回路５１０２Ｈ第５２図に更に詳細に示されている。

この回路は時刻スタンプ・フィールド、ＰＩＤフィールドおよびＣＲＣフィールドを更新する。フォーマット時刻スタンプ回路５２ｏ１は既に到着時刻フィールド中に含捷れている到着時刻と、フォーマット時刻スタンプ回路５２０１により保持されている現在の時刻の差をｈ１具することによりパケットの時刻スタンプ・フィールドを更新する。この計算は受信器１４０２に対する説明のところで述べた。フォーマット時刻スタンプ回路５２０１はまたパケットからヘッダ情報を取り除き、該パケットを交換域パケットからトランク・パケットに変換する。ＰＩＤ回路５２０２は交換機インタフェース１４１８中に保持されている現在のフロー制御に基ついてＰＩＤフィールドを更新する。フロー制御情報はケーフル５０１２を介してＰＩＤ回路５２０２に加えられる。ＣＲＣ回路５２０３げ更新σ れた時刻スタンプおよびＰＩＤフィールド、ならびに他のパケット・フィールドを・１史用（ッて新らしいＣＲＣフィールドを再言１ｑする。パケット・リフオーマツタ５２０２かすへての・必要なフィールド伊更新すると、パケットｉ−ｉフラクおよびビット・スタッフ回路５００３に７１０えられる。

フォーマット時刻スタンプ回路５２０１は第５３図に詳細疋示されている。フォーマット＼時刻スタンプ回路５２０１は到着時刻フィールドから到来パケットの到着１２時刻ｋ　ａＮみ出し、到着時刻と現在の時刻の差を計算し、この差を時刻スタンプ・フィールドに加える。フォーマット時刻スタンプ回路５２０１は寸だ到来〕くケラト刀・らフィールドを除去し、交換啜パケットからトランク・／（ケラトに変換する。現在の時刻（ヴ導絢５０１０　：ｊ；・よび５０１１上の外部タイミンク信号を介してｉｔｉ：制御されているカウンタ５３０２ＶＣより保持されている。最初のデータ存在情月勿導線５１０７て受（Ｒされると、該イ菖弓＆１　ｉ’１ｉｉ１両装置５３０３に送イｇさ第１、該制画装ＶＩ□５３０３はカウンタ５３０２の内容をソフト・レジスタ５３０１中ＶＣ、！’ｉき込む。導線５１０７トの袷号はまたＦｌｊｌ制御装［第１“５３０３をしてカウンタ５３１２を始動させる。カウンタ５３１２は鴻時紳々のフィールドが導線５１０６−１− に存在するかを決足するためにデータ存在イε１郵が２枠線５１０７により加えられる初に計数奮行う。パケットの到＞ｂ時刻フィールドか導線５１０６上に存在づ゛るとき、制御嵯い’　５３０３は到着時刻ｋ　Ｃｆａ１列力Ｌ］３し器５３０４にソフトさせ、それと同時（でシフト・レジスタ５３０１中に以前に記ｔｃ＜　＠れていた現在の時刻ｉＪ：　ｉｒｊ列力ｔＴ　’Ｄｉ器５３０４にシフトさせる。

直夕ｉ」力１１オ」器５３０４に現在の時刻を到崩時刻フィールドに加算し、その和をシフト・レジスタ５３０５に加える。

到着時刻は負の数として符号化されているので、この計算により現在の時刻とｙ）」暦時刻の差が得られる。カウンタ５３１２か、到来パケットの易刻スタンプ・フィールｋが導線５１０６Ｆ（（存在することを示すとき、制御装１１３置５３０３は時刻スタンプ・フィールドを直列加算器５３０６にシフトさせ、それと同時に、制御装置５３０３はシフト・レジスタ５３０５の内容を直列加算器５３０６に送信させる。直列加算器、喋次にこれらの数値を加算し、その和を到来パケットの時刻スタンプ・フィールド中に加え、それによって時刻スタンプ・フィールドを更新する。パケットを交換機パケットからトランク・パケットに変侠するためシてパケットから取除かねばならないフィールドは次のようにして取除かれる。制御装置５３０３は取り除くべきフィールドが導線５１０６土に存在するときＡＮＤケート５３１０上の信号を除去する。これにより取除くべきフィールドが導線５１０６上に存在するヒツト時間中等線５２０５からデータ存在信号が取除かれる。このデータ存在信号の除去により以下の回路はデータ存在信号が取除かれたヒツト時間期間や導線５２０４上に存在するデータを無視する。

第５４図はシステム・クロック１６１からのクロック速要全示している。１クロック速度は到来データが受信器１４０２に入って来る速度である。９″速要はデータが受信器１４０２から出て、トランク・コントローラ１３１中の独々の回路を通過し、交換網に送られるａ度である。

θ、速厩はアドレス制御装置１４０４によシデータがメモリ１４０１とやりとりされる速度である。

削述の実施例は単に本発明の詳細な説明するものであり、光業者にあっては本発明の精神および範囲を逸脱することなく他の装置を考案し得ることに注意されたい。

ＦＩＧ、２７ＦＩＧ、　２θ ＦＩＧ、　２９雫国際調査報告

Claims

【特許請求の範囲】

１．　パケット交換機において、該交換機は、複数本の入力導線と、複数本の出力４．線と、前記入力導線の内の１本からの情報ビットのパケット中の複数個のアドレス・ヒツトの予め定められたグループに応動して、前記情報ヒツトのパケットを前記予め定められた数のアドレス・ビットによって規定される前記出力導線の内の１本にルート指定する手段と、前記パケットのルート指定時に前記複数個のアドレス・ビット中の前記予め定められた数のアドレス・ヒツトを前記出力導線の内の前規定された１本にリポジションする手段を含むことを特徴とするパケット交換機。２、　第１項記載の発明において、前記予め定められた数の前記アドレス・ビットは前記パケット中の上位アドレス・ビットより成り、前記リポシション手段は前記上位ビットを前記複数個のアドレス・ピント中のより下位のビット位置にリロケートすることを特徴とする発明。３　第２項記載の発明において、前記リポジション手段１ｔ”Ｌｌ、各々入力および出力手段を有する第１および第２のシフト・レジスタ回路を含み、前記第１のシフト・レジスタ回路の前記人力手段は１６前記ルート指定する手段から前記情報ビットのパケットを受信するべく前記ルート指定する手段に接続されており、前記第２のシフト・レジスタ回路の前記入力手段は前記第１のシフト・レジスタ回路の前記出力手段から前記情報ビットのパケットを受信するべく前記第１のシフト・レジスタ回路の前記出力手段に接続されており、前記第１および第２のシフト・レジスタ回路の前記出力手段からの情報ビットを選択する選択手段と、前記複数個のアドレス・ビットに応動して前記選択手段を逐次作動させて前記第１および第２のシフト・レジスタ回路から前記情報ビットを選択して前記上位アドレス・ヒツトを前記複数個のアドレス・ビット中の前記より下位のビット位置にローテーションさせる制御手段とを含むことを特徴とする発明。４　高速パケット交換網において、該交換網は、複数本の人力導線と、複数本の出力導線と、前記複数本の入力および出力導線の間に挿入された複数個の交換機ノードとを含み、該交換機ノートの各々は、人力導線の内の１本から受信された情報のパケット中の予め定められた数のアドレス・ビットの受信に応動して前記パケットを前記ノードの内の後続ノードまたは前記出力導線にルート指定する手段と、１１７前記予め定められた数のアドレス・ビットを該ルートに入って来る前記パケット中の異々るロケーションにリボシションする手段とを含むことを特徴とする高速パケット交換網。５　第４項記載の発明において、前記予め定められた数のアドレス、・ヒツトは前記パケット中の上位アドレス・ヒツトより成り、前記リポジションを行なう手段は前記上位ヒツトを前記パケット中のより下位のヒツト位置にリロケートすることを特徴とする発明。６　第５項記載の発明において、前記りポジションを行なう手段は、各々入力および出力手段を有する第１および第２のシフト・レジスタ回路を含み、前記第１のシフト・レジスタ回路の前記入力手段は前記ルート指定手段から前記情報のパケットを受信するー・く前記ルート指定手段に接続されており、前記第２のシフト・レジスタ回路の前記人力手段は前記情報のパケットを受信するため前記第１のシフト・レジスタ回路の前記出力手段に接続されており、前記第１および第２のシフト・レジスタ回路の前言し出力手段からの前記情報のパケットの選択を行なう選択手段と、前記アドレス・ヒツトに応動して前記選択手段を作動させ前記情報のパケットを逐次選択して前記り位ヒツトを前記情報のパケット中の前記下位ヒツト位置にローテーションさぜる制御手段とを含むことを特徴とする発明。７　複数個の入力端末上複数個の出力端末の間でディジタル信号のパケットを交換するパケット交換機において、該交換機は、各々前記入力端末の１つに接続された複数個の人力制御手段と、各々前記出力端末の１つに接続された複数個の出力制御手段と、前記人力制御手段の各々を前記出力制御手段の各々に夫々接続する手段とを含み、前記パケットの各々は前記人力制御手段の１つから前記接続手段および前記出力制御手段の１つを介して前記出力端末の１つに至るパケット通イム路を規定する前記ディジタル・ヒツト信号のアドレス・フィールドを含んており、前記入力端末の１つから受信されたパケットのアドレスおよび他のディジタル・ヒツト信号を記憶する手段と、該記憶手段を制御して前記出力端末の内の規定された１つのアイドル状態を示す制御（３号を受イ言すると直ちに前記パケットの記憶されたアドレス信号によって同定される前記出力端末の１つに向って前記受信されたパケットのアドレスおよび他のディジタル・ビット１９イ、１号の伝送を開始させる手段を含むことを特徴とするパケット交換機。８　第７項記載の発明において、前記制御手段は、前記受信されたパケット中の予め定められた数の複数個のアドレス・ヒツトに応動して前記記憶されたアドレスおよび他のディジタル・ヒツト信号を前記出力端末の前記指定された１つにルート指定する手段と、前記パケットのルート指定時に抽記複数個のアドレス・ヒツト中の前記モめ定められた数のアドレス・ヒツトを前記出力端末のＡｉ＋記指定された１つにリポシショノする手段とを含むことを特徴とする発明。９　第８項記載の発明において、［）１１記パケツト中の上位ヒツト位置に前記予め定めらＪした数のアドレス・ヒツトを有し、前記リポシションを・行４・９手段は前記予め定められた数のアドレス・ヒ゛ノドを１）１）記パケット中の最下位ヒツトにリロケートすることを特徴とする発明。１０　複数個の入力端末と複数個の出力端末の間てディジタル４１１号のパケットを交換するパケット交換機において、該交換法は、各々前記人力妬１１子の１つに接続された複数個の人力前記人力ｆｉｉｌｌ　ａ１手段の各々を前記出力側斜手段の各々２０に接続する手段を含み、前記パケットの各々は前記入力制御手段の１つから前記接続手段および前記出力制御手段の１つを介して前記出力端末の１つに干るパケットの通信路を規定する前記ディジタル・ヒツト信号のアドレス・フィールドを含み、前記入力端末の１つから受信されたディジタル６１月のパケットの前記アドレス・フィールド中の予め定められた数のアドレス・ヒツトに応動して前記受信されたパケットを前記予め定められた数のアドレス・ヒツトによって規定される前記出力端末の１つにルート指定する手段と、Ａｉ＋記受化されたパケットのルート指定時に前記アドレス・フィールド中の前記予め定められた数のアドレス・ヒツトをｒＭｉ＋記出力端末の内薊言己規定されたものにリボシションする手段とを含むことを特徴とするパケット交換機。