JPS5950106B2 - 半導体素子の電極構造 - Google Patents
半導体素子の電極構造Info
- Publication number
- JPS5950106B2 JPS5950106B2 JP51123580A JP12358076A JPS5950106B2 JP S5950106 B2 JPS5950106 B2 JP S5950106B2 JP 51123580 A JP51123580 A JP 51123580A JP 12358076 A JP12358076 A JP 12358076A JP S5950106 B2 JPS5950106 B2 JP S5950106B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- electrode
- metal layer
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
この発明はリードワイヤとの間のボンディング性を高め
た半導体素子の電極構造に関する。
た半導体素子の電極構造に関する。
半導体素子たとえばＧａＰ発光素子は、第１図ａ、ｂに
示す様なチップ構造が一般的である。すなわち、Ｎ型の
ＧａＰ基板１上に液相成長などによりＰ型のＧａＰ層２
を成長させてＰＮ接合面３を形成する。４、５は、それ
ぞれＰ型側、Ｎ型側に形成した電極取出し用の金属電極
である。
示す様なチップ構造が一般的である。すなわち、Ｎ型の
ＧａＰ基板１上に液相成長などによりＰ型のＧａＰ層２
を成長させてＰＮ接合面３を形成する。４、５は、それ
ぞれＰ型側、Ｎ型側に形成した電極取出し用の金属電極
である。
これら金属電極４、５を形成する金属材料は、通常素子
表面でＧａＰとオーミックコンタクトを形成すること、
熱伝導度が高く蒸着等による電極形成が容易であること
、さらに熱圧着法等の電極接続（リードワイヤとの間の
ボンディング）に適していることが必要である。第２図
ａ−ｅは上記金属電極のうちＰ型側に形成する金属電極
４の平面形状を示している。
表面でＧａＰとオーミックコンタクトを形成すること、
熱伝導度が高く蒸着等による電極形成が容易であること
、さらに熱圧着法等の電極接続（リードワイヤとの間の
ボンディング）に適していることが必要である。第２図
ａ−ｅは上記金属電極のうちＰ型側に形成する金属電極
４の平面形状を示している。
ここに示される形状は、第１にリードワイヤとして用い
るＡｕあるいはＡｌ等の金属細線（２５〜５０μφ）と
のボンディングが容易であること、第２にＧａＰ発光素
子ではＰＮ接合面３付近で発光した光を外部にとりだし
やすくするうえで電極面積はできるだけ小さくすること
、第３にＰＮ接合面３を流れる電流の局部的集中を排す
るうえで素子全面に電流が拡散しやすい形状とすること
等の必要条件を満している。ＧａＰ発光素子では、従来
からこの種の必要を満すために金属材料としては一般に
不純物を添加した金（Ａｕ）を使用している。
るＡｕあるいはＡｌ等の金属細線（２５〜５０μφ）と
のボンディングが容易であること、第２にＧａＰ発光素
子ではＰＮ接合面３付近で発光した光を外部にとりだし
やすくするうえで電極面積はできるだけ小さくすること
、第３にＰＮ接合面３を流れる電流の局部的集中を排す
るうえで素子全面に電流が拡散しやすい形状とすること
等の必要条件を満している。ＧａＰ発光素子では、従来
からこの種の必要を満すために金属材料としては一般に
不純物を添加した金（Ａｕ）を使用している。
すなわち、Ｐ型側の金属電極４はアクセプタとなる不純
物たとえばＺｎ、Ｂｅ等を添加した金を、Ｎ型側の金属
電極５はドナーとなる不純物たとえばＳｉ等を添加した
金を用い、それぞれの面に蒸着するようにしていた。第
３図は、Ｐ型側の金属電極４の従来の構造を示す側断面
図である。Ｐ型のＧａＰ層２の上には、約０．５〜２．
０％のＢｅを含有するＡｕ合金４、が〜０．５μ程度の
厚さで蒸着され、さらに不純物を含まない純金（Ａｕ）
４、が０．３〜２．０μ蒸着されている。これらは、順
次にＧａＰ層２上に全面被着されたうえ、写真食刻法に
よつて所定の形状（第２図ａ乃至ｅに示される如きもの
）に形成される。その後、５００〜５５０℃の熱処理で
オーミックコンタクトを得、ダイヤモンド、ブレード、
スラリー等によつて個別素子としてチップに分割される
。このような従来の金属電極の構造は、次の欠点が上記
Ａｕ−Ｂｅ合金層４、上にＡｕ層４０を積層した場合に
は曲型的にみられる。
物たとえばＺｎ、Ｂｅ等を添加した金を、Ｎ型側の金属
電極５はドナーとなる不純物たとえばＳｉ等を添加した
金を用い、それぞれの面に蒸着するようにしていた。第
３図は、Ｐ型側の金属電極４の従来の構造を示す側断面
図である。Ｐ型のＧａＰ層２の上には、約０．５〜２．
０％のＢｅを含有するＡｕ合金４、が〜０．５μ程度の
厚さで蒸着され、さらに不純物を含まない純金（Ａｕ）
４、が０．３〜２．０μ蒸着されている。これらは、順
次にＧａＰ層２上に全面被着されたうえ、写真食刻法に
よつて所定の形状（第２図ａ乃至ｅに示される如きもの
）に形成される。その後、５００〜５５０℃の熱処理で
オーミックコンタクトを得、ダイヤモンド、ブレード、
スラリー等によつて個別素子としてチップに分割される
。このような従来の金属電極の構造は、次の欠点が上記
Ａｕ−Ｂｅ合金層４、上にＡｕ層４０を積層した場合に
は曲型的にみられる。
すなわち、Ａｕ一Ｂｅ合金＋Ａｕを一体化した金属層よ
りも金（Ａｕ）層だけのものがリードワイヤとのボンデ
イング性に優れていて、従来の電極は金属細線とのボン
デイングが比較的困難であつた。しかも、ボンデイング
性を高めるべくＡｕ層を厚く蒸着すれば、Ａｕ−Ｂｅ合
金＋Ａｕ層は１〜２μ程度の厚さをもつ金属電極となる
から、写真食刻法でのエツチングで微細パターンを形成
するとサイドエツチングによつて第４図に示す様な断面
構造となり、平面形状の幅が２０μ以下のときに電極パ
ターンが切断されるおそれがあつた。また、金属電極の
エツチングには、シアン系のエツチング液を７０〜８０
℃に加熱して用いるため、エツチング時間が長くなると
レジストが剥離したり、あるいは、Ａｕ−Ｂｅ層４，に
蒸着されたＡｕ層４２が剥離しやすくなる。さらに、こ
れら金属層４，，４。の蒸着条件が正確に制御されない
と、リードワイヤのボンデイングによつて加わる熱、圧
力等で上層のＡｕ層４２が剥離することもあつた。この
発明は上記の点に鑑みなされたもので、オーミツクコン
タクトを形成す第１の金属層中に含まれる不純物原子が
、第２の金属層に拡散してボンデイング性を劣下させる
のを防止し、リードワイヤのボンデイング工程の能率を
改善するようにした半導体素子の電極構造を提供するこ
と力泪的である。
りも金（Ａｕ）層だけのものがリードワイヤとのボンデ
イング性に優れていて、従来の電極は金属細線とのボン
デイングが比較的困難であつた。しかも、ボンデイング
性を高めるべくＡｕ層を厚く蒸着すれば、Ａｕ−Ｂｅ合
金＋Ａｕ層は１〜２μ程度の厚さをもつ金属電極となる
から、写真食刻法でのエツチングで微細パターンを形成
するとサイドエツチングによつて第４図に示す様な断面
構造となり、平面形状の幅が２０μ以下のときに電極パ
ターンが切断されるおそれがあつた。また、金属電極の
エツチングには、シアン系のエツチング液を７０〜８０
℃に加熱して用いるため、エツチング時間が長くなると
レジストが剥離したり、あるいは、Ａｕ−Ｂｅ層４，に
蒸着されたＡｕ層４２が剥離しやすくなる。さらに、こ
れら金属層４，，４。の蒸着条件が正確に制御されない
と、リードワイヤのボンデイングによつて加わる熱、圧
力等で上層のＡｕ層４２が剥離することもあつた。この
発明は上記の点に鑑みなされたもので、オーミツクコン
タクトを形成す第１の金属層中に含まれる不純物原子が
、第２の金属層に拡散してボンデイング性を劣下させる
のを防止し、リードワイヤのボンデイング工程の能率を
改善するようにした半導体素子の電極構造を提供するこ
と力泪的である。
以下ではこの発明をＧａＰ発光素子のＰ型側電極として
説明するが、これに限定してなされた発明ではなく、と
りわけ狭い面積に確実にワイヤボンデイングを行なう必
要がある半導体素子に好適するものである。
説明するが、これに限定してなされた発明ではなく、と
りわけ狭い面積に確実にワイヤボンデイングを行なう必
要がある半導体素子に好適するものである。
すなわち、第５図ではＮ型のＧａＰ基板１１とＰ型のＧ
ａＰ層１２とによつてＰＮ接合が形成され、これを発光
させるためにＧａＰ層１２上にＢｅを０．５〜２．０％
含有したＡｕ合金層１３を〜０．５μ、このＡｕ合金層
１３上にＢｅの拡散を防止する金属層たとえばＰｔの層
１４を〜１．０μ、この層１４上に不純物をほとんど含
まない純金層１５を０．３〜２．０μ順次に蒸着して積
層している。第１の金属層たるＡｕ合金層は不純物原子
を含むために半導体基板つまりＧａＰ層１２と良好にオ
ーミツクコンタクトを形成し、第２の金属層たる純金層
１５は、第３の金属層たるＴｉ，Ｐｔ等の層１４により
Ｂｅの拡散が阻子されているのでその蒸着時およびワイ
ヤボンデイング時にも常に良好なボンデイング性を保持
する。第３図に示した様に、従来の電極構造は、オーミ
ツクコンタクトを形成する合金層４，と金属４２とが直
接接触しているので、これらの接続面から金層４。
ａＰ層１２とによつてＰＮ接合が形成され、これを発光
させるためにＧａＰ層１２上にＢｅを０．５〜２．０％
含有したＡｕ合金層１３を〜０．５μ、このＡｕ合金層
１３上にＢｅの拡散を防止する金属層たとえばＰｔの層
１４を〜１．０μ、この層１４上に不純物をほとんど含
まない純金層１５を０．３〜２．０μ順次に蒸着して積
層している。第１の金属層たるＡｕ合金層は不純物原子
を含むために半導体基板つまりＧａＰ層１２と良好にオ
ーミツクコンタクトを形成し、第２の金属層たる純金層
１５は、第３の金属層たるＴｉ，Ｐｔ等の層１４により
Ｂｅの拡散が阻子されているのでその蒸着時およびワイ
ヤボンデイング時にも常に良好なボンデイング性を保持
する。第３図に示した様に、従来の電極構造は、オーミ
ツクコンタクトを形成する合金層４，と金属４２とが直
接接触しているので、これらの接続面から金層４。
に不純物原子が拡散される。このために、ボンデイング
性を良好に保持するためには金層４。を必要以上に厚く
形成しなくてはならなかつた。ところが、上記実施例に
示される様にこの発明によれば、Ｂｅ原子の拡散を防止
すべくＰｔの層１４を介在させることによつて、電極全
体の厚さは必要最小限に押えられる。そして、蒸着工程
が１回増加するとはいえ、リードワイヤに対するボンデ
イング性が著しく向上し、ボンデイング工程が容易かつ
簡略化され、製品の信頼性が高まる。
性を良好に保持するためには金層４。を必要以上に厚く
形成しなくてはならなかつた。ところが、上記実施例に
示される様にこの発明によれば、Ｂｅ原子の拡散を防止
すべくＰｔの層１４を介在させることによつて、電極全
体の厚さは必要最小限に押えられる。そして、蒸着工程
が１回増加するとはいえ、リードワイヤに対するボンデ
イング性が著しく向上し、ボンデイング工程が容易かつ
簡略化され、製品の信頼性が高まる。
第１図Ａ，ｂはＧａＰ発光素子の形状、構成を示す図、
第２図ａ−ｅはそれぞれＧａＰ発光素子の電極形状を示
す平面図、第３図は従来の電極構造を示す側断面図、第
４図はサイドエツチングされた電極を示す側断面図、第
５図はこの発明の一実施例を示す電極構造の側断面図で
ある。 １１・・・Ｎ型のＧａＰ基板、１２・・・Ｐ型のＧａＰ
層、１３・・・第１の金属層、１４・・・第３の金属層
、１５・・・第２の金属層。
第２図ａ−ｅはそれぞれＧａＰ発光素子の電極形状を示
す平面図、第３図は従来の電極構造を示す側断面図、第
４図はサイドエツチングされた電極を示す側断面図、第
５図はこの発明の一実施例を示す電極構造の側断面図で
ある。 １１・・・Ｎ型のＧａＰ基板、１２・・・Ｐ型のＧａＰ
層、１３・・・第１の金属層、１４・・・第３の金属層
、１５・・・第２の金属層。
Claims (1)
- １ 半導体素子の一平面でオーミックコンタクトを形成
するＡｕ−Ｂｅ合金からなる第１の金属層と、この金属
層に積層された純度の高いＡｕからなる第２の金属層と
、これら第１、第２の金属層間に介在されたＰｔからな
り第１の金属層に含まれるＢｅ原子が第２の金属層に拡
散されることを防止する第３の金属層とからなることを
特徴する半導体素子の電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51123580A JPS5950106B2 (ja) | 1976-10-15 | 1976-10-15 | 半導体素子の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51123580A JPS5950106B2 (ja) | 1976-10-15 | 1976-10-15 | 半導体素子の電極構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5348670A JPS5348670A (en) | 1978-05-02 |
| JPS5950106B2 true JPS5950106B2 (ja) | 1984-12-06 |
Family
ID=14864095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51123580A Expired JPS5950106B2 (ja) | 1976-10-15 | 1976-10-15 | 半導体素子の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950106B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0174610U (ja) * | 1987-11-05 | 1989-05-19 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4366186A (en) * | 1979-09-27 | 1982-12-28 | Bell Telephone Laboratories, Incorporated | Ohmic contact to p-type InP |
| JPS57115864A (en) * | 1981-01-12 | 1982-07-19 | Toshiba Corp | Compound semiconductor device |
| JPS5812380A (ja) * | 1981-07-15 | 1983-01-24 | Toshiba Corp | 発光ダイオ−ド装置 |
| JPS5821821A (ja) * | 1981-08-03 | 1983-02-08 | Toshiba Corp | 化合物半導体装置の製造方法 |
| DE69021438T2 (de) * | 1989-05-16 | 1996-01-25 | Marconi Gec Ltd | Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung. |
-
1976
- 1976-10-15 JP JP51123580A patent/JPS5950106B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0174610U (ja) * | 1987-11-05 | 1989-05-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5348670A (en) | 1978-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803742B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその電極形成方法 | |
| US4966862A (en) | Method of production of light emitting diodes | |
| US3339274A (en) | Top contact for surface protected semiconductor devices | |
| JP3881472B2 (ja) | 半導体発光素子の製法 | |
| KR102234785B1 (ko) | 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩 | |
| JPH058591B2 (ja) | ||
| CN105591002B (zh) | 一种含有反射层的led倒装芯片及其制备方法 | |
| JPS5950106B2 (ja) | 半導体素子の電極構造 | |
| US3981073A (en) | Lateral semiconductive device and method of making same | |
| US3746945A (en) | Schottky diode clipper device | |
| GB1057817A (en) | Semiconductor diodes and methods of making them | |
| JPS6222556B2 (ja) | ||
| US3436616A (en) | Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon | |
| JPH09116191A (ja) | 発光ダイオードの製造方法 | |
| JPS5850428B2 (ja) | メサ型半導体装置 | |
| JPS6148776B2 (ja) | ||
| US3324361A (en) | Semiconductor contact alloy | |
| US3670218A (en) | Monolithic heteroepitaxial microwave tunnel die | |
| US3949120A (en) | Method of making high speed silicon switching diodes | |
| JPS59189625A (ja) | 半導体装置の製造方法 | |
| JPH0363830B2 (ja) | ||
| JPS6014445A (ja) | 化合物半導体装置 | |
| JP2003197965A (ja) | 半導体発光素子及びその製造方法 | |
| JPS5950213B2 (ja) | Ｎ形砒化ガリウムのオ−ム性電極およびその形成方法 | |
| JPS58223382A (ja) | 半導体発光装置 |