JPS59501090A

JPS59501090A - タイミング回復回路

Info

Publication number: JPS59501090A
Application number: JP58502075A
Authority: JP
Inventors: ヘンリ−・ポ−ル・シヤラ
Original assignee: ウエスタ−ン　エレクトリツク　カムパニ−，インコ−ポレ−テツド
Priority date: 1982-06-14
Filing date: 1983-05-18
Publication date: 1984-06-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】タイミング回復回路技術分野本発明は、ディジタル通信システムで使用されるタイミング回復回路に関する。

発明の背景ディジタルＰＣＭ信号は、一定周期で生起する２進デイジツトのランダム系列よシ成る。このような信号を検出し、再生するだめには、この信号と同期したクロック信号を提供する必要がある。このクロックは別個の信号路を通して提供することもできるし、到来するデータ流から抽出することもできる。後者の場合、典型例では、データ流を整流し、次にこの整流された信号を位相ロックされた電圧制御発振器に加える操作を含んでいる。（ｐ、　Ｍ、　Ｇａｒｄｎｅｒ著１−位相ロック技術」ｐｐ、　１１７−１１９．　Ｊｏｈｎ　Ｗｉｌｅｙ　ａｎｄ　５ｏｎｓ、　Ｉｎｃ、発行、１９６６年、参照のこと）。　これは、発振器ループ中に整流回路と別個の位相検出器を使用する２段階操作本発明によると、タイミング回復回路中において整流と位相検出の２つの機能を実行するのに逆平行ダイオード対が使用されている。該回路は、微分器：逆平行ダイオード対；低域フィルタ；および電圧制御発振器を含んでいる。所望のタイミング信号である発振器からの出力信号は、フィードバンク・ループによって逆平行ダイオード対の回路の上流に接続されている。

図面の簡単な説明第１図は、典型的な従来技術に従うタイミング回復回路、第２図は、本発明に従うタイミング回復回路、第３図は、第２図の回路の各部の典型的な信号波形、第４図は、該回路の位相対発振器制御電圧特性、第５図は、本発明の他の実施例である。

詳細な説明第１図は、別個の整流器および位相検出器を含む従来技術に従うタイミング回復回路（１ｏ）を示す。更に詳細に述べると、該回路は微分器（ｉ　ｉ　）　（ｄ／ａｌ＋位相検出器（１５）；低域フィルタ（Ｌ　ＰＦ　）（１４）；および電圧制御発振器（ＶｃＯ）（＋５）よシ成る。

位相ロック・ループを形成するため、所望のタイミング信号であるＶＣＯからの出力信号は、信号路（１６）によって位相検出器（１６）にフィードバックされている。

第１図かられかるように、図示の従来のタイミング回路にあっては、整流および位相検出はそれぞれ回路（１２）および（１３）で別々に実行されている。本（６）発明によると、これら機能は共通の回路で実行される。

相応する回路機能を表わすため、同じ引用番号が第２図の本発明によるタイミング回復回路でも使用されているが、該回路は微分器（ｉ　ｉ　）　（ｄ／ｄｔ　）　ｒ逆平行ダイオード対（２１）；低域フィルタ（１４）；および電圧制御発振器（１５）より成る。このタイミング回路において、位相ロック・ループは発振器の出力信号を微分器（１１）の出力に位置する加算回路（１７）に結合するフィードバック路（２２）によって閉じている。あるいは、フィードバック路は微分器の入力ポートに接続することもできる。出力タイミング信号を微分されたデータ信号と絶縁するために、バッファ増幅器（２３）がフィードバック路（２２）中に挿入されている。

牙２図のタイミング回路の動作は、該回路の種々の点の電圧波形を示す第３図を参照することによシ容易に説明される。これらの波形は、説明の便宜上、ダイオード（２４）および（２５）を導通させるのに必要な電圧Ｖｄ　に比べて犬であるものと仮定している任意のＮＲＺ入カデカデータ信号０）を含んでいる。曲線（６１）および（６２）は、発振器信号およびダイオード対（２１）が切離された場合の微分器（１１）の出力の微分されたデータ信号を示している。説明の便宜上、発振器信号の振幅はＶｄ　より小であること、お（４）よび発振器信号の位相は、データ信号パルスの前線および後縁で発生されるパルスが発振器波形の正のピークと一致するような位相であるものと仮ボする。

曲線（３３）はダイオード対（６６）が接続された場合に得られる波形を示す。

発振器信号ばＶｄ　より小であるので、ダイオードはは発振器信号のみが存在する場合には開路状態にある。

しかし、発振器信号と微分されたデータ信号が組合わされたものが存在すると、互いに逆極性のダイオードの一方または他方は導通し、ダイオード対の両端の電圧をＶｄ　にクランプする。

仮定した位相の下では、導通は発振器信号の正の半サイクル期間中においてのみ生じる。更に、微分されたデータ・パルスは逆極性の７１をなして生起するので平均電流（すなわち直流電流）は０である。しかし、これら微分されたデータ・パルスは組合わされた波形の正の電圧部分の内部に含捷れる面積を減少させるので、低域フィルタ（１４）の出力には負の電圧が生じることになる。

この解析を発振器信号および微分されたデータ・パルスの異なる相対位相に対して繰返すと、第４図に示すような位相対発振器制御電圧特性が得られる。ここで、相対位相φは微分されたデータ・パルスと電圧信号の零交差の開の位相である。図かられかるように、（５）発振器は、その零交差が微分されたデータ・パルスの中央とほぼ一致するように位相ロックされる。

本発明の詳細な説明するために、ＮＲＺデータ流を使用したが、その動作は特定の信号フォーマットに限定されるものではない。例えば、本発明は単なるオン・オフ（すなわちＲＺ）２通信号、バイポーラ信号あるいは多レベル信号に対しても同様に動作する。

第２図の実施例において、ダイオード対（２１）は分路接続されている。第５図は本発明の他の実施例であって、ダイオード対（２１）は直列接続されている。

さらに、加算回路（１７）は微分器（１１）の入力に位置している。コンデンサ（５０）は無線周波帰路を提供する。その他の点では、第５図の実施例は、第２図と同一である。

符表昭５９−５０１０９０（３）ＦＩｏ、４国際調査報告

Claims

【特許請求の範囲】１、　微分器と、低域フィルタと、電圧制御発振器とよシ成るタイミング回復回路において、前記微分器と前記低域フィルタの間に配置された逆平行ダイオード対（２１）と、前記発振器の出力を前°記逆平行ダイオード対の回路の上流に結合するフィードバック手段（２２）とよりなることを特徴とするタイミング回復回路。２　請求の範囲第１項記載の回路において、加算回路（１７）は前記微分器からの出力信号と前記フィードバック手段からの出力信号を組合わせて前記タイオード対に送信するよう接続されていることを特徴とする回路。３　請求の範囲第１項記載の回路において、入力データ信号を受信する第１の入力ポートと；前記フィードバック手段に接続された第２の入力ポートと；前記微分器の入力ポートに接続された出力ポートを有する加算回路（１７）とより成ることを％徴とする回路。４、請求の範囲オ６項記載の回路において、前記ダイオード対に加えられた微分されたデータ信号の振幅は、前記クイオードを導通させるのに必要な電圧Ｖｄよシ犬であることを特徴とする回路。５、　請求の範囲第１項記載の回路において、前記ダイオード対は分路接続されていることを特徴とする回（７）路。６、請求の範囲第１項記載の回路において、前記ダイオード対は直列接続されていることを特徴とする特許（１）