JPS5952464B2 - デ−タバツフア制御方式 - Google Patents
デ−タバツフア制御方式Info
- Publication number
- JPS5952464B2 JPS5952464B2 JP55105257A JP10525780A JPS5952464B2 JP S5952464 B2 JPS5952464 B2 JP S5952464B2 JP 55105257 A JP55105257 A JP 55105257A JP 10525780 A JP10525780 A JP 10525780A JP S5952464 B2 JPS5952464 B2 JP S5952464B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- data
- byte
- predetermined number
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
本発明は複数段のバッファから成るデータバッファを用
いて、所定数から成るデータブロックを一纒め（１グル
ープ）として順次シフトさせるに当つて、各グループ間
におけるデータブロックのバッファ間データ転送につい
て、動作上時期的な制限をつけるデータバッファ制御方
式に関する。
いて、所定数から成るデータブロックを一纒め（１グル
ープ）として順次シフトさせるに当つて、各グループ間
におけるデータブロックのバッファ間データ転送につい
て、動作上時期的な制限をつけるデータバッファ制御方
式に関する。
従来のデータバッファについて説明すると、入出力装置
とチャネルが回線を介して結ばれ、入出力装置からデー
タを送信するとき、データは２ブロックで１組例えば２
バイトでｌグループとして１バイトずつ転送されるもの
とする。４個のデータバッファがチャネル側に設けられ
、各バッファは１バイトのデータが格納できる。
とチャネルが回線を介して結ばれ、入出力装置からデー
タを送信するとき、データは２ブロックで１組例えば２
バイトでｌグループとして１バイトずつ転送されるもの
とする。４個のデータバッファがチャネル側に設けられ
、各バッファは１バイトのデータが格納できる。
第１図Ａに示すようにデータバッファについてチャネル
に近い方の読出端子側から第１段バッファをＡバッファ
、第２段バッファをＢバッファ、以下Ｃバッファ、Ｄバ
ッファと呼ぶこととする。当初各バッファには転送され
て来たデータを受信してないから、空白であり、最初に
受信するとＤバッファに先ず入り、Ｃバッファ、Ｂバッ
ファを経てＡバッファに上り、直ぐ続いてＢバッファに
もデータが入る（データは２バイト単位で転送されるた
め）。第１図Ｂに示す状態となつたとき （ハッチシダ
を施したバッファにデータが在るとする）チャネルに対
し割込みを上げ、先ずＡバッファのデータを読んで貫う
。つまり、Ａ、ＢバッファにｌグループＧ１を構成する
バイトデータがシフトされることにより、チャネルに続
出し要求を上げる。この続出し要求によりチャネルがＡ
バッファのデータを綾取ると、ＡバッファにはＢバッフ
ァのデータが移り、そしてチャネルがＡバッファのデー
タを再度綾取ることにより、１組のデータがチャネルに
受渡しされたことになる。続いて次に転送されて来たデ
ータがあると、Ｄバッファ、Ｃバッファを経て、Ｂ−Ａ
バッファに格納されることになり、第２回の割込み要求
をチャネルに発することになる。本明細書においてバッ
ファのデータをチャネルが続む動作を「ＲＥＡＤ」、バ
ッファにデータが在る状態を「ＦＵＬ」、空の状態を「
ＥＭＰ」、ＢバッファからＡバツフアヘテータが移るこ
とを指示するシフト信号をＡＳＴ．ＣバツフアからＢバ
ツフアはＢＳＴ．ＤバツフアからＣバツフアはＣＳＴと
記す。またＡバツフア、Ｂバツフア、Ｃバツフア、Ｄバ
ツフアにデータが在るという信号をそれぞれＦＬＡ，Ｆ
ＬＢ，ＦＬＣ，ＦＬＤと記す。従来ではＡＳＴ，ＣＳＴ
の信号はそれぞれＦＩ．Ｂ・】と、ＦＬＤ−再ｒの信号
条件のみでオンとなる。
に近い方の読出端子側から第１段バッファをＡバッファ
、第２段バッファをＢバッファ、以下Ｃバッファ、Ｄバ
ッファと呼ぶこととする。当初各バッファには転送され
て来たデータを受信してないから、空白であり、最初に
受信するとＤバッファに先ず入り、Ｃバッファ、Ｂバッ
ファを経てＡバッファに上り、直ぐ続いてＢバッファに
もデータが入る（データは２バイト単位で転送されるた
め）。第１図Ｂに示す状態となつたとき （ハッチシダ
を施したバッファにデータが在るとする）チャネルに対
し割込みを上げ、先ずＡバッファのデータを読んで貫う
。つまり、Ａ、ＢバッファにｌグループＧ１を構成する
バイトデータがシフトされることにより、チャネルに続
出し要求を上げる。この続出し要求によりチャネルがＡ
バッファのデータを綾取ると、ＡバッファにはＢバッフ
ァのデータが移り、そしてチャネルがＡバッファのデー
タを再度綾取ることにより、１組のデータがチャネルに
受渡しされたことになる。続いて次に転送されて来たデ
ータがあると、Ｄバッファ、Ｃバッファを経て、Ｂ−Ａ
バッファに格納されることになり、第２回の割込み要求
をチャネルに発することになる。本明細書においてバッ
ファのデータをチャネルが続む動作を「ＲＥＡＤ」、バ
ッファにデータが在る状態を「ＦＵＬ」、空の状態を「
ＥＭＰ」、ＢバッファからＡバツフアヘテータが移るこ
とを指示するシフト信号をＡＳＴ．ＣバツフアからＢバ
ツフアはＢＳＴ．ＤバツフアからＣバツフアはＣＳＴと
記す。またＡバツフア、Ｂバツフア、Ｃバツフア、Ｄバ
ツフアにデータが在るという信号をそれぞれＦＬＡ，Ｆ
ＬＢ，ＦＬＣ，ＦＬＤと記す。従来ではＡＳＴ，ＣＳＴ
の信号はそれぞれＦＩ．Ｂ・】と、ＦＬＤ−再ｒの信号
条件のみでオンとなる。
同様にＢＳＴはＦＬＣ−ＦＬＢのみの条件でオンとする
ように構成されていた。つまりＣバツフアからＢバツフ
アへのデータプロツクのシフトＢＳＴはＣバツフアにデ
ータが在りＦＬＣ、且つＢバツフアが空頂であることを
条件として行われるものであつた。しかるにこの構成に
よれば、次のような支障を生ずる。即ち２バイト１組（
グノレープＧ１）のデータの内１バイト目がチヤネノレ
により読まれると、第１図Ｃの状態となる。そしてＢバ
ツフアデータがＡバツフアにシフトされることになる。
この時若し、次の組のデータ（図ではグループＧ２のデ
ータ）がＣ，Ｄバツフアに入つているとすれば、第１図
Ｄのようになる。この時前述したシフトＢＳＴ信号の条
件を用いるとＣバツフアのデータはＢバツフアに入つて
くることになる。これにより第１図Ｅの状態となる。す
るとＡバツフア、Ｂバツフア共にＦＵＬであるから、こ
こでチヤネルに対し次の割込み信号が発せられることに
なる。１度の割込みで２回ＲＥＡＤを行うため、チヤネ
ルは先の割込みにより１バイト目を読んで、２バイト目
を読む前にまた割込みを受け、シーケンスがくずれるだ
けでなく、Ａバツフア、Ｂバツフアに存在するところの
１プロツク目の２バイト目と、２プロ゛ソク目の１バイ
ト目という異なる組のデータを２バイト読んで終了し、
１プロツク２バイト構成のシーケンスをもくずす。
ように構成されていた。つまりＣバツフアからＢバツフ
アへのデータプロツクのシフトＢＳＴはＣバツフアにデ
ータが在りＦＬＣ、且つＢバツフアが空頂であることを
条件として行われるものであつた。しかるにこの構成に
よれば、次のような支障を生ずる。即ち２バイト１組（
グノレープＧ１）のデータの内１バイト目がチヤネノレ
により読まれると、第１図Ｃの状態となる。そしてＢバ
ツフアデータがＡバツフアにシフトされることになる。
この時若し、次の組のデータ（図ではグループＧ２のデ
ータ）がＣ，Ｄバツフアに入つているとすれば、第１図
Ｄのようになる。この時前述したシフトＢＳＴ信号の条
件を用いるとＣバツフアのデータはＢバツフアに入つて
くることになる。これにより第１図Ｅの状態となる。す
るとＡバツフア、Ｂバツフア共にＦＵＬであるから、こ
こでチヤネルに対し次の割込み信号が発せられることに
なる。１度の割込みで２回ＲＥＡＤを行うため、チヤネ
ルは先の割込みにより１バイト目を読んで、２バイト目
を読む前にまた割込みを受け、シーケンスがくずれるだ
けでなく、Ａバツフア、Ｂバツフアに存在するところの
１プロツク目の２バイト目と、２プロ゛ソク目の１バイ
ト目という異なる組のデータを２バイト読んで終了し、
１プロツク２バイト構成のシーケンスをもくずす。
データ転送の速度が速くなつたり、チヤネルの処理速度
の都合でチヤネルの読取りに遅れが生じたとき等、Ａ−
Ｄバツフアにデータがすべて存在する可能性があり、今
述べたようなりＳＴの信号操作に関連する問題が発生す
る。本発明の目的は前述の欠点を改善し、各グループ単
位でのデータプロツクにおけるバツフア間データ転送に
ついて、時期的制限条件を付けるデータバツフア制御方
式を提供することにある。
の都合でチヤネルの読取りに遅れが生じたとき等、Ａ−
Ｄバツフアにデータがすべて存在する可能性があり、今
述べたようなりＳＴの信号操作に関連する問題が発生す
る。本発明の目的は前述の欠点を改善し、各グループ単
位でのデータプロツクにおけるバツフア間データ転送に
ついて、時期的制限条件を付けるデータバツフア制御方
式を提供することにある。
以下図面と共に本発明の実施例について説明する。第２
図はバツフア間データプロツクシフトを制御する回路を
示し、ＡＳＴ，ＢＳＴ，ＣＳＴの信号を生成する。ＦＬ
Ａ，ｆＬＢ．ｆＬＣ，ｆＬＤはそれぞれＪＫフリツプフ
ロツプで、セツトされた状態のときそれぞれＦＬＡ，Ｆ
ＬＢ，ＦＬＣ，ＦＬＤ信号を発するものとする。ＣＲＴ
もフリツプフロツプでＡバ゛ンフアかＢバンフアに１プ
ロ゛ソタの２バイト目のデータが存在するときセツトさ
れる。データが受信され、ＲＶＤ信号によりフリツプフ
ロツプＦＬＤがセツトされ、データはＤバツフアに入る
。同時にＣＳＴが゜“ビとなるので、データはＣバツフ
アに移り、フリツプフロツプＦＬＣをセツトする。次に
後述する条件下でＢＳＴが゜゜１゛となつてデータはＢ
バツフアに移りＦＬＢをセツトする。ＡＳＴば゜１゛と
なりデータはＡバツフアに移りＦＬＡがセツトされる。
ＣＳＴ，ＢＳＴ，ＡＳＴは“１゛となるときそれぞれて
，Ｈ頂，Ａとなつていることが条件である。そしてＦＬ
Ｄ，ｆＬＣ，ｆＬＢのフリツプフロツプはデータがＣ，
Ｂ，Ａバツフアにそれぞれ移つて行くタイミングでりセ
ツトされ、ＦＬＡはチヤネルがＲＥＡＤのときりセツト
される。フリ・ソプフロ・ソフ０ＣＴＲ（ま１バイト目
のデータがＣバツフアからＢバツフアに移るときのみセ
ツトされ、ＣＴＲがセツト、ＦＬ，Ｃがセツトの条件で
割込み要求ＲＥＱが可能となる。そのタイミングでＣＲ
Ｑ自身はりセツトされる。２バイトで゛１組のデータは
Ａバツフア、Ｂバツフアに在リチヤネルに割込み要求Ｒ
ＥＱが発せられてチヤネルからの「ＲＥＡＤ」となる。
図はバツフア間データプロツクシフトを制御する回路を
示し、ＡＳＴ，ＢＳＴ，ＣＳＴの信号を生成する。ＦＬ
Ａ，ｆＬＢ．ｆＬＣ，ｆＬＤはそれぞれＪＫフリツプフ
ロツプで、セツトされた状態のときそれぞれＦＬＡ，Ｆ
ＬＢ，ＦＬＣ，ＦＬＤ信号を発するものとする。ＣＲＴ
もフリツプフロツプでＡバ゛ンフアかＢバンフアに１プ
ロ゛ソタの２バイト目のデータが存在するときセツトさ
れる。データが受信され、ＲＶＤ信号によりフリツプフ
ロツプＦＬＤがセツトされ、データはＤバツフアに入る
。同時にＣＳＴが゜“ビとなるので、データはＣバツフ
アに移り、フリツプフロツプＦＬＣをセツトする。次に
後述する条件下でＢＳＴが゜゜１゛となつてデータはＢ
バツフアに移りＦＬＢをセツトする。ＡＳＴば゜１゛と
なりデータはＡバツフアに移りＦＬＡがセツトされる。
ＣＳＴ，ＢＳＴ，ＡＳＴは“１゛となるときそれぞれて
，Ｈ頂，Ａとなつていることが条件である。そしてＦＬ
Ｄ，ｆＬＣ，ｆＬＢのフリツプフロツプはデータがＣ，
Ｂ，Ａバツフアにそれぞれ移つて行くタイミングでりセ
ツトされ、ＦＬＡはチヤネルがＲＥＡＤのときりセツト
される。フリ・ソプフロ・ソフ０ＣＴＲ（ま１バイト目
のデータがＣバツフアからＢバツフアに移るときのみセ
ツトされ、ＣＴＲがセツト、ＦＬ，Ｃがセツトの条件で
割込み要求ＲＥＱが可能となる。そのタイミングでＣＲ
Ｑ自身はりセツトされる。２バイトで゛１組のデータは
Ａバツフア、Ｂバツフアに在リチヤネルに割込み要求Ｒ
ＥＱが発せられてチヤネルからの「ＲＥＡＤ」となる。
ここでＢＳＴの条件について説明する。Ｃバツフアから
Ｂバツフアにデータが移つて良い条件は、そのデータが
２バイト目で゛あることＣＴＲ，Ｈ，ＦＬＣか、或いは
読出しが終了しＡバツフア、Ｂバツフア共に空であるこ
とＡ，ｎ，ＦＬＣかの場合に限つている。前述の第１図
Ｃの場合再】，ＦＬＢの条件で第１図Ｄとなり、フリツ
プフロツプのセ・Ｘ卜状態はＦＬＡ，頂，ＦＬＣ，ＦＬ
Ｄ，ＣＴｋである。ここで第１図Ｄに示すＡバツフアの
２バイト目データがＲＥＡＤされる前に、次のデータ組
のｌバイト目がＢバツフアに入り第１図Ｅとなれば、第
２図の回路を使用しない限り割込み要求ＲＥＱの条件が
揃つてしまう。本発明においては第２図の回路により前
述のＣバツフアからＢバツフアへの１バイト１目データ
の転送を直ぐ実行させない、即ち第１゛図Ｅの状態を発
生させない。そして前述のＢＳＴの条件が整つたときの
みＢバツフアにデータが移る。下表は前記各フリツプフ
ロツプがセツト・りセツトされる条件をまとめたもので
ある。表 フリツブフロツプのセツト・りセツト条件ま
た各回路・バツフアの各状態のタイムチヤートを第３図
に示してある。
Ｂバツフアにデータが移つて良い条件は、そのデータが
２バイト目で゛あることＣＴＲ，Ｈ，ＦＬＣか、或いは
読出しが終了しＡバツフア、Ｂバツフア共に空であるこ
とＡ，ｎ，ＦＬＣかの場合に限つている。前述の第１図
Ｃの場合再】，ＦＬＢの条件で第１図Ｄとなり、フリツ
プフロツプのセ・Ｘ卜状態はＦＬＡ，頂，ＦＬＣ，ＦＬ
Ｄ，ＣＴｋである。ここで第１図Ｄに示すＡバツフアの
２バイト目データがＲＥＡＤされる前に、次のデータ組
のｌバイト目がＢバツフアに入り第１図Ｅとなれば、第
２図の回路を使用しない限り割込み要求ＲＥＱの条件が
揃つてしまう。本発明においては第２図の回路により前
述のＣバツフアからＢバツフアへの１バイト１目データ
の転送を直ぐ実行させない、即ち第１゛図Ｅの状態を発
生させない。そして前述のＢＳＴの条件が整つたときの
みＢバツフアにデータが移る。下表は前記各フリツプフ
ロツプがセツト・りセツトされる条件をまとめたもので
ある。表 フリツブフロツプのセツト・りセツト条件ま
た各回路・バツフアの各状態のタイムチヤートを第３図
に示してある。
バツフアの斜線はデータの在ること、空白部はデータの
ないことを示している。即ち当初はＡ−Ｄバツフアがす
べて空の５状態にある。次に入出力装置よりデータを受
信してＲＶＤがオンとなり、Ｄバツフアにデータが入り
ＦＬＤがセツトされてＦＬＤがオンとなる。Ｃバツフア
は空であつてＦＬＤｎｈｒの条件が整いＣＳＴがオンと
なつたとき、データはＣバツフアへ移ると共にＦＬＣが
セツトされてＦＬＣがオンとなる。（第３図時間Ｔ１の
前半）ここでＣバツフアからＢバツフアにデータが移る
条件は２つある。
ないことを示している。即ち当初はＡ−Ｄバツフアがす
べて空の５状態にある。次に入出力装置よりデータを受
信してＲＶＤがオンとなり、Ｄバツフアにデータが入り
ＦＬＤがセツトされてＦＬＤがオンとなる。Ｃバツフア
は空であつてＦＬＤｎｈｒの条件が整いＣＳＴがオンと
なつたとき、データはＣバツフアへ移ると共にＦＬＣが
セツトされてＦＬＣがオンとなる。（第３図時間Ｔ１の
前半）ここでＣバツフアからＢバツフアにデータが移る
条件は２つある。
その１つはＡ，Ｂバツフア共に空で゛あることで、これ
は１プロ゛ンク目の１バイト目で且つ前のデータは残つ
ていないことを必然的に表している。その２はＡバツフ
アにデータがあり且つＣＴＲがオンであること、これは
プロツタの２バイト目であることを表わしている。これ
により、１プロ゛ソクの２バイト目がまだＡバッファに
残つているときに次のプロツクの１バイト目がＢバツフ
アにセツトされることはない。Ｃバツフアのデータは１
つ目の条件ＦＬＣｎ再醪ｎ百Ａが整い且つＢＳＴがオン
となつたとき、Ｂバツフアに移るが、この時ＦＬＢがオ
ンとなると共にＣＲＴがオンとなる。
は１プロ゛ンク目の１バイト目で且つ前のデータは残つ
ていないことを必然的に表している。その２はＡバツフ
アにデータがあり且つＣＴＲがオンであること、これは
プロツタの２バイト目であることを表わしている。これ
により、１プロ゛ソクの２バイト目がまだＡバッファに
残つているときに次のプロツクの１バイト目がＢバツフ
アにセツトされることはない。Ｃバツフアのデータは１
つ目の条件ＦＬＣｎ再醪ｎ百Ａが整い且つＢＳＴがオン
となつたとき、Ｂバツフアに移るが、この時ＦＬＢがオ
ンとなると共にＣＲＴがオンとなる。
（第３図時間Ｔ１の後半）更にＡｎＦＬＢの条件でＡＳ
ＴがオンとなりデータはＡバツフアに移る。なおＦＬＤ
，ｆＬＣ，ｆＬＢはそれぞれＣＳＴ，ＢＳＴ，ＡＳＴに
よりセツトされている。次に第３図時間Ｔ２の始めにお
いてプロツクの２バイト目を受信すると再びＲＶＤがオ
ンとなり、１バイト目と同様Ｃバツフアに移つてくる。
ここで２つ目の条件のＦＬｃｎｎ頂ＮｃＴＲの条件が整
いＢバツフアにセツトされると共に、ＣＴＲは同時にり
セツトされる。第３図時間Ｔ２の後半において、Ａ，Ｂ
バツフアには１プロツクのデータが存在し、チヤネルに
対して割込みＲＥＱを上げる。しかしこの後時間Ｔ３の
始めにおいて次のプロツタを受信するまで、チヤネル側
が何らかの理由でデータを読み取らなかつたとする。次
のプロ゛ンクの１バイト目を受信するとデータはＣバツ
フアまで移るが、Ｂバツフアには先のデータが存在して
おり、ＦＬＢがオンとなつているので、Ｃバツフアに留
まる。第３図時間Ｔ４の始めにおいて、更に２バイト目
を受信し、Ｄバツフアにセツトされ、Ａ，Ｂ，Ｃ，Ｄバ
ツフアがすべてＦＵＬとなる。その後漸くチヤンネルが
データをＡバツフアから読み取ると、ＦＬＡはりセツト
され、Ｆ［ＸとなつてＢバツフアのデータはＡバツフア
に移る。
ＴがオンとなりデータはＡバツフアに移る。なおＦＬＤ
，ｆＬＣ，ｆＬＢはそれぞれＣＳＴ，ＢＳＴ，ＡＳＴに
よりセツトされている。次に第３図時間Ｔ２の始めにお
いてプロツクの２バイト目を受信すると再びＲＶＤがオ
ンとなり、１バイト目と同様Ｃバツフアに移つてくる。
ここで２つ目の条件のＦＬｃｎｎ頂ＮｃＴＲの条件が整
いＢバツフアにセツトされると共に、ＣＴＲは同時にり
セツトされる。第３図時間Ｔ２の後半において、Ａ，Ｂ
バツフアには１プロツクのデータが存在し、チヤネルに
対して割込みＲＥＱを上げる。しかしこの後時間Ｔ３の
始めにおいて次のプロツタを受信するまで、チヤネル側
が何らかの理由でデータを読み取らなかつたとする。次
のプロ゛ンクの１バイト目を受信するとデータはＣバツ
フアまで移るが、Ｂバツフアには先のデータが存在して
おり、ＦＬＢがオンとなつているので、Ｃバツフアに留
まる。第３図時間Ｔ４の始めにおいて、更に２バイト目
を受信し、Ｄバツフアにセツトされ、Ａ，Ｂ，Ｃ，Ｄバ
ツフアがすべてＦＵＬとなる。その後漸くチヤンネルが
データをＡバツフアから読み取ると、ＦＬＡはりセツト
され、Ｆ［ＸとなつてＢバツフアのデータはＡバツフア
に移る。
ここでＦＬＢとなるがＣバツフアのデータは先に述べた
条件を満たさず、留まつたままでいる。一第３図のα点
で示す。チヤネノレから更（こ２バイト目がＡバンフア
よりＲＥＡＤされると、ここでＡｉｎｎ頂ＮＦＬＣの条
件が整い、次のプロツクの１バイト目がＣバツフアから
Ｂバツフアに移る。
条件を満たさず、留まつたままでいる。一第３図のα点
で示す。チヤネノレから更（こ２バイト目がＡバンフア
よりＲＥＡＤされると、ここでＡｉｎｎ頂ＮＦＬＣの条
件が整い、次のプロツクの１バイト目がＣバツフアから
Ｂバツフアに移る。
（第３図α点の後の時刻参照）以後の動作は先に述べ
たと同様であり、シーケンスを崩すことなくプロツク毎
に各バツフア通過する。このようにして本発明によると
、複数段のバツフアから成るバツフア部のうち、読出し
側から所定数のバツフア、つまり１組（グループ）を構
成するデータプロツクの数に対応した数のバツフアへ、
次の組のデータプロツタがシフトされる条件を規制して
いる。
たと同様であり、シーケンスを崩すことなくプロツク毎
に各バツフア通過する。このようにして本発明によると
、複数段のバツフアから成るバツフア部のうち、読出し
側から所定数のバツフア、つまり１組（グループ）を構
成するデータプロツクの数に対応した数のバツフアへ、
次の組のデータプロツタがシフトされる条件を規制して
いる。
つまり、所定数のバツフア（前記の例ではＡ，Ｂ２つの
バツフア）が共にＦＵＬであり、且つその後段のバツフ
ア（同Ｃバツフア）にデータがある場合、この後段のバ
ッフアデータは、この所定数のバツフアの各データが総
て空でないとシフトしないように条件を付けるものであ
る。これにより、１つの組を構成するデータプロツクを
、他の連続する組のデータプロツタと確実に区別して読
出し側に伝えることが可能となる。
バツフア）が共にＦＵＬであり、且つその後段のバツフ
ア（同Ｃバツフア）にデータがある場合、この後段のバ
ッフアデータは、この所定数のバツフアの各データが総
て空でないとシフトしないように条件を付けるものであ
る。これにより、１つの組を構成するデータプロツクを
、他の連続する組のデータプロツタと確実に区別して読
出し側に伝えることが可能となる。
第１図はデータのバツフア間転送状態を説明する図、第
２図は本発明を実施するときの回路構成例、第３図は各
状態のタイムチヤートである。
２図は本発明を実施するときの回路構成例、第３図は各
状態のタイムチヤートである。
Claims (1)
- １ 複数のデータブロックを順次シフトして格納する複
数段のバッファ領域から成るバッファ部を有し、受信さ
れたデータブロックが所定数となる毎に、該バッファ部
に格納された所定数のブロックを受信順に処理装置に転
送するバッファ制御方式において、該所定数のデータブ
ロックが処理装置に転送される毎に、次に受信されたデ
ータブロックをシフトするシフト制御回路を設け、該処
理装置に該所定数のデータブロックが転送完了時に、当
該所定数のデータブロックを格納していたバッファ領域
に、該次に受信されたデータブロックをシフトし格納せ
しめることを特徴とするバッファ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55105257A JPS5952464B2 (ja) | 1980-07-31 | 1980-07-31 | デ−タバツフア制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55105257A JPS5952464B2 (ja) | 1980-07-31 | 1980-07-31 | デ−タバツフア制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730028A JPS5730028A (en) | 1982-02-18 |
| JPS5952464B2 true JPS5952464B2 (ja) | 1984-12-19 |
Family
ID=14402592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55105257A Expired JPS5952464B2 (ja) | 1980-07-31 | 1980-07-31 | デ−タバツフア制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952464B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250601A (ja) * | 1985-08-30 | 1987-03-05 | Toyoda Mach Works Ltd | 圧力検出装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0196532A1 (de) * | 1985-03-29 | 1986-10-08 | Siemens Aktiengesellschaft | Verfahren zum Betreiben einer als Taktschnittstelle dienenden Speicheranordnung und Anordnung zur Durchfürhrung des Verfahrens |
-
1980
- 1980-07-31 JP JP55105257A patent/JPS5952464B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6250601A (ja) * | 1985-08-30 | 1987-03-05 | Toyoda Mach Works Ltd | 圧力検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730028A (en) | 1982-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377843A (en) | Data distribution interface | |
| JPS63303454A (ja) | バス拡張制御方式 | |
| JPS5952464B2 (ja) | デ−タバツフア制御方式 | |
| US5404137A (en) | High speed transition signalling communication system | |
| EP0368683A2 (en) | Data handling apparatus | |
| JPH07104845B2 (ja) | 並列処理装置 | |
| US5579483A (en) | Communication controller for controlling multi-channel multiplex communication and having channel selection functions and memory for storing communication control data for each channel | |
| JPS63293657A (ja) | シリアル通信制御装置 | |
| JPS6375957A (ja) | 割込み制御回路 | |
| JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
| JPH03158041A (ja) | データ多重転送方式 | |
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| SU1278871A1 (ru) | Устройство дл сопр жени микропроцессорных внешних устройств с каналом ввода-вывода ЭВМ | |
| JP3452948B2 (ja) | デ−タ伝送方法 | |
| JP3178206B2 (ja) | 多重通信装置 | |
| JP3452949B2 (ja) | デ−タ伝送方法 | |
| JP2510031B2 (ja) | 入出力命令，割込み応答発行制御方式 | |
| JPS6142466B2 (ja) | ||
| JPS615647A (ja) | ポ−リング制御方式 | |
| JPH05151136A (ja) | データ転送装置 | |
| JPS6314538B2 (ja) | ||
| JPS597252B2 (ja) | 信号中継装置 | |
| JPH04342022A (ja) | シフト型ビット−バイト変換方式 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPS62250746A (ja) | Ｈｄｌｃ送信装置 |