JPH04342022A

JPH04342022A - シフト型ビット−バイト変換方式

Info

Publication number: JPH04342022A
Application number: JP11446191A
Authority: JP
Inventors: Sei Sukegawa; 聖助川; Shinzo Tsurumaki; 弦巻　信三; Kunio Takada; 高田　邦夫; Toshiya Suemori; 末森　俊哉; Shoji Nakamura; 中村　昭二
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-05-20
Filing date: 1991-05-20
Publication date: 1992-11-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、伝送装置等の警報処理
システムに使用され、ビット単位のデータをバイト単位
のデータに変換するビット−バイト変換方式の改良に関
するものである。

【０００２】近年の伝送装置等の警報処理システムの要
求にともない、ある単位時間ごとの警報情報の推移の監
視が要求されている。このためビット−バイト変換を行
ってある単位時間ごとの警報情報を処理しているが、こ
の方式ではメモリ領域が大きくなり、装置の小型化、低
価格化の障害となっている。このため、メモリ領域を極
力少なくしてビット−バイト変換を行うビット−バイト
変換方式が要望されている。

【０００３】

【従来の技術】図４は従来例のビット−バイト変換方式
を説明するための図である。伝送装置において、ある時
間Ｘ（秒）で３種類の警報情報ａ、ｂ、ｃが発生したと
する。するとこのビット単位の警報情報ａ、ｂ、ｃをそ
れぞれ、図４に示すＲＡＭ１内のアドレス■のビット（
１）　、（２）　、（３）　に書き込んで記憶する。

【０００４】次にｔ秒後の時間Ｘ＋ｔ（秒）で同じ３種
類の警報情報ａ’、ｂ’、ｃ’（その内容はａ、ｂ、ｃ
と異なることがある）が発生したとする。上述の場合と
同様にこのビット単位の警報情報ａ’、ｂ’、ｃ’をそ
れぞれ、図４に示すＲＡＭ２内のアドレス■のビット（
１）　、（２）　、（３）　に書き込んで記憶する。

【０００５】更にｔ秒後の時間Ｘ＋２ｔ（秒）で同じ３
種類の警報情報ａ’’、ｂ’’、ｃ’’（その内容はａ
、ｂ、ｃあるいはａ’、ｂ’、ｃ’と異なることがある
）が発生したとする。上述の場合と同様にこのビット単
位の警報情報ａ’’、ｂ’’、ｃ’’をそれぞれ、図４
に示すＲＡＭ３内のアドレス■のビット（１）　、（２
）　、（３）　に書き込んで記憶する。

【０００６】次に制御部４からの変換要求によりまずＲ
ＡＭ１に記憶したビット単位の警報情報ａ、ｂ、ｃのデ
ータを読み出して、制御部４でバイト単位の警報情報の
データに変換して、それぞれＲＡＭ５内のビット（３）
　のアドレス■、■、■に書き込んで記憶する。

【０００７】同様にＲＡＭ２及びＲＡＭ３に記憶したビ
ット単位の警報情報ａ’、ｂ’、ｃ’及びａ’’、ｂ’
’、ｃ’’についても同様に制御部４でバイト単位の警
報情報のデータに変換して、それぞれＲＡＭ５内のビッ
ト（２）　及びビット（１）　のアドレス■、■、■に
書き込んで記憶する。

【０００８】このようにしてある単位時間（ｔ秒）ごと
のメモリ領域（ＲＡＭ１、２及び３）を個別に持ちこの
個別領域（ＲＡＭ）に記憶したデータを順次アクセスし
、バイト変換メモリ領域（ＲＡＭ５）に転送して、ある
単位時間ごとのビット情報をバイト単位の情報に変換し
ていた。

【０００９】

【発明が解決しようとする課題】しかしながら上述のビ
ット−バイト変換方式においては、単位時間ごとのメモ
リ領域（ＲＡＭ）を個別に持っているためにメモリ領域
（ＲＡＭ）が大きくなり、装置の小型化、低価格化の障
害になっているという問題点があった。

【００１０】したがって本発明の目的は、メモリ領域を
極力少なくしてビット−バイト変換を行うシフト型ビッ
ト−バイト変換方式を提供することにある。

【００１１】

【課題を解決するための手段】上記問題点は図１に示す
装置の構成によって解決される。即ち図１において、ビ
ット単位の複数種類のデータを所定時間毎に入力して、
バイト単位のデータに変換する装置において、１００は
ビット単位の複数種類のデータを所定時間毎に入力して
記憶する第１のメモリである。

【００１２】５００　は、制御部６００　により第１の
メモリ１００から読み出した所定時間毎のデータをバイ
ト単位のデータに変換して入力し、既に記憶してあるバ
イト単位のデータを所定ビット移して記憶し、入力のバ
イト単位のデータを所定のアドレスに記憶する第２のメ
モリである。

【００１３】

【作用】図１において、ビット単位の複数種類のデータ
を所定時間毎に第１のメモリ１００　に入力して記憶す
る。そして、制御部６００　により第１のメモリ１００　に
記憶したビット単位のデータを所定時間毎に読み出して
、制御部６００　でバイト単位のデータに変換した後、
第２のメモリ５００　に入力する。

【００１４】そして第２のメモリ５００　で、既に記憶
してあるバイト単位のデータを所定ビット（例えば１ビ
ット分）移して記憶する。その後、入力のバイト単位の
データを所定のアドレス（例えば１ビット目のアドレス
）に記憶する。

【００１５】この結果、所定時間毎に第１のメモリ１０
０　を準備する必要はなく、１個ですむ。このため、少
ないメモリ領域でビット−バイト変換が可能となる。

【００１６】

【実施例】図２は本発明の実施例の装置の構成を示すブ
ロック図である。図３は実施例の動作を説明するための
図である。

【００１７】全図を通じて同一符号は同一対象物を示す
。図２に示す伝送装置において、ある時間Ｘ（秒）で３
種類の警報情報ａ、ｂ、ｃが発生したとする。するとこ
のビット単位の警報情報ａ、ｂ、ｃをそれぞれ、図３の
　（イ）に示すＲＡＭ１０内のアドレス■のビット（１
）　、（２）　、（３）　に書き込んで記憶する。次に
転送制御部６０の出力の制御信号により、ＲＡＭ１０の
アドレス■のビット（１）　、（２）　、（３）　に記
憶したビット単位の警報情報のデータａ、ｂ、ｃを読み
出して、データバスを介して転送制御部６０内のメモリ
（図示しない）に入力して一旦記憶しバイト単位のデー
タａ、ｂ、ｃに変換した後、それぞれＲＡＭ５０内のビ
ット（１）　のアドレス■、■、■に書き込んで記憶す
る。

【００１８】次にｔ秒後の時間Ｘ＋ｔ（秒）で同じ３種
類の警報情報ａ’、ｂ’、ｃ’（その内容はａ、ｂ、ｃ
と異なることがある）が発生したとする。上述の場合と
同様にこのビット単位の警報情報ａ’、ｂ’、ｃ’をそ
れぞれ、図３の　（ロ）に示すように同じＲＡＭ１０内
のアドレス■のビット（１）　、（２）　、（３）　に
書き込んで記憶する。

【００１９】次にシフト制御部７０の出力の制御信号に
より、前述したＲＡＭ５０内のビット（１）　のアドレ
ス■、■、■に記憶した警報情報のデータａ、ｂ、ｃを
、同じＲＡＭ５０内のビット（２）　のアドレス■、■
、■に移して（シフトして）記憶する。その後、転送制
御部６０の出力の制御信号により、ＲＡＭ１０のアドレ
ス■のビット（１）、（２）　、（３）　に記憶したビ
ット単位の警報情報のデータａ’、ｂ’、ｃ’を読み出
して、データバスを介して転送制御部６０内のメモリ（
図示しない）に入力して一旦記憶しバイト単位のデータ
ａ’　、ｂ’、ｃ’に変換した後、ＲＡＭ５０内のビッ
ト（１）　のアドレス■、■、■に書き込んで記憶する
（図３の　（ロ）　参照）。

【００２０】更にｔ秒後の時間Ｘ＋２ｔ（秒）で同じ３
種類の警報情報ａ’’、ｂ’’、ｃ’’（その内容はａ
、ｂ、ｃあるいはａ’、ｂ’、ｃ’と異なることがある
）が発生したとする。上述の場合と同様にこのビット単
位の警報情報ａ’’、ｂ’’、ｃ’’をそれぞれ、図３
の　（ハ）に示すように同じＲＡＭ１０内のアドレス■
のビット（１）　、（２）　、（３）　に書き込んで記
憶する。

【００２１】次にシフト制御部７０の出力の制御信号に
より、前述したＲＡＭ５０内のビット（１）　及び（２
）のアドレス■、■、■に記憶した警報情報のデータａ
’、ｂ’、ｃ’及びａ、ｂ、ｃを、同じＲＡＭ５０内の
ビット（２）　及び（３）のアドレス■、■、■に移し
て（シフトして）記憶する。その後、転送制御部６０の
出力の制御信号により、ＲＡＭ１０のアドレス■のビッ
ト（１）　、（２）　、（３）　に記憶したビット単位
の警報情報のデータａ’’、ｂ’’、ｃ’’を読み出し
て、データバスを介して転送制御部６０内のメモリ（図
示しない）に入力して一旦記憶しバイト単位のデータａ
’’、ｂ’’、ｃ’’に変換した後、ＲＡＭ５０内のビ
ット（１）　のアドレス■、■、■に書き込んで記憶す
る（図３の　（ハ）　参照）。

【００２２】尚、上述した実施例ではビット単位のデー
タ及びバイト単位のデータを記憶するメモリとしてＲＡ
Ｍを用いたが、特にバイト単位のデータを記憶するメモ
リとしては、メモリ内で最大Ｘ〜Ｘ＋ｎｔ（ｎ＝１〜８
）のシフトが可能なメモリであればＲＡＭに限定される
ものではない。

【００２３】このようにして１個のビット情報用のＲＡ
Ｍ１０と１個のバイト情報用のＲＡＭ５０を用いること
により、ビット単位のデータをバイト単位のデータに変
換することができる。

【００２４】

【発明の効果】以上説明したように本発明によれば、少
ないメモリ領域でビット−バイト変換が可能であり、装
置の小型化、低価格化に寄与するところが大きい。

【図面の簡単な説明】

【図１】は本発明の原理図、

【図２】は本発明の実施例の装置の構成を示すブロック
図、

【図３】は実施例の動作を説明するための図、

【図４】
は従来例のビット−バイト変換方式を説明するための図
である。

【符号の説明】

１００は第１のメモリ、５００　は第２のメモリ、６００　は制御部を示す。

Claims

【特許請求の範囲】

【請求項１】　　ビット単位の複数種類のデータを所定
時間毎に入力して、バイト単位のデータに変換する装置
において、該ビット単位の複数種類のデータを所定時間
毎に入力して記憶する第１のメモリ（１００）　と、制
御部（６００）　により該第１のメモリ（１００）　か
ら読み出した該所定時間毎のデータをバイト単位のデー
タに変換して入力し、既に記憶してあるバイト単位のデ
ータを所定ビット移して記憶し、該入力のバイト単位の
データを所定のアドレスに記憶する第２のメモリ（５０
０）　とを設けたことを特徴とするシフト型ビット−バ
イト変換方式。