JPS5952498A - メモリ障害処理方式 - Google Patents
メモリ障害処理方式Info
- Publication number
- JPS5952498A JPS5952498A JP57148915A JP14891582A JPS5952498A JP S5952498 A JPS5952498 A JP S5952498A JP 57148915 A JP57148915 A JP 57148915A JP 14891582 A JP14891582 A JP 14891582A JP S5952498 A JPS5952498 A JP S5952498A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- failure processing
- fixed value
- failure
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋Ｉｌｌ 発明の技術分り！ｆ
本発明はメモリ障害処理方式、特に上記１ａ装置の障害
を検出し、所定の障害処理を実行するマイクｌ」ブ１１
グラノ、制御中央処理装置におｔＪるメモリ障害処理力
式に関す。
を検出し、所定の障害処理を実行するマイクｌ」ブ１１
グラノ、制御中央処理装置におｔＪるメモリ障害処理力
式に関す。
（ｔ＋ｌ 従来技術と問題点
第１図はこの主中央処理装置におりる従来あるメモリ障
害処理力式の一例を示す図である。第１図においζ、中
央処理装置６から上記惇装置に対してアｌ” Ｌ−スａ
お、１；び読出（ｒｔ号ｒを伝達することにより、上記
１ａ装置からパリティ検査７４′；′ｔ Ｉ）をイ・１
加された命令１１（３２ヒノ］・構成）がａｌｃ出され
、バリうイ検１ｔＦＩｉ旧／８ Ｇに伝達されど＋、’
ｌ（４，： 命’ｉ’ｉ ｄ ｔ、１命令レジスタＩ
にに１積される。バリう一イ（仝吉回路６が誤りを検出
しない場合には、命令１／ジスタ１にＭ積された命令（
１の機能ｆ！＋＋ｒ （ｏヒツト構成）はマイク１゛
１ア：１′し、ス変換回ｌ／７１２ Ｌ：’−１ｚ、ｊ
３’、さＡ１５、制御メモリ４に格納されるマイクｌ：
ｌ−／’目グラＪオの先ｉ’ｔ［ｌを示ずマ・イクｌ：
ｌ −７’ ｌ” ｌｚ スＬ：：変Ｉ真ｉ＼：ＩＩ−
人： ＩＩ 、 ’７１ＴＪ ’ｌ入態に７！るゲー１
９を介し７′（マイｈ目シーうンリｊ（に伝ｉカされる
。以後マイク１１シーケン４Ｊ ３４．１制御メ゛［１
Ｊ４にマイク１−１アｌレスを順次伝達し７、前記マイ
クしアブ１：２グラＪ１を構成するマ・イクｌＩ命令を
順次続出してマイクｌ＋命令（／ラスタ５に蓄積し、図
示されぬ演算器１？３に所定の制御を実Ｐｉさ１！る。
害処理力式の一例を示す図である。第１図においζ、中
央処理装置６から上記惇装置に対してアｌ” Ｌ−スａ
お、１；び読出（ｒｔ号ｒを伝達することにより、上記
１ａ装置からパリティ検査７４′；′ｔ Ｉ）をイ・１
加された命令１１（３２ヒノ］・構成）がａｌｃ出され
、バリうイ検１ｔＦＩｉ旧／８ Ｇに伝達されど＋、’
ｌ（４，： 命’ｉ’ｉ ｄ ｔ、１命令レジスタＩ
にに１積される。バリう一イ（仝吉回路６が誤りを検出
しない場合には、命令１／ジスタ１にＭ積された命令（
１の機能ｆ！＋＋ｒ （ｏヒツト構成）はマイク１゛
１ア：１′し、ス変換回ｌ／７１２ Ｌ：’−１ｚ、ｊ
３’、さＡ１５、制御メモリ４に格納されるマイクｌ：
ｌ−／’目グラＪオの先ｉ’ｔ［ｌを示ずマ・イクｌ：
ｌ −７’ ｌ” ｌｚ スＬ：：変Ｉ真ｉ＼：ＩＩ−
人： ＩＩ 、 ’７１ＴＪ ’ｌ入態に７！るゲー１
９を介し７′（マイｈ目シーうンリｊ（に伝ｉカされる
。以後マイク１１シーケン４Ｊ ３４．１制御メ゛［１
Ｊ４にマイク１−１アｌレスを順次伝達し７、前記マイ
クしアブ１：２グラＪ１を構成するマ・イクｌＩ命令を
順次続出してマイクｌ＋命令（／ラスタ５に蓄積し、図
示されぬ演算器１？３に所定の制御を実Ｐｉさ１！る。
若しパリティ検査回路６が受信した命令（１に綬りを検
出した場合には、上記ｔ？装置制御回ｌ１１８７に、１
り導ｊｍ状態に設定されＣいるグー１１１４介り、′ζ
割込処理回路８に誤り信冒を伝達・１乙。該、ｐｌｊす
（１１’）を受信し、たし割込処理回１／Ｉｓ ｌ’ｌ
Ｌ；ｌ、ケー１−りを阻１１゜状態・ゲー１１０をｊ
ηｉｍ４に態とずろと共に、マ・イクロシーケン９′３
にマーイク＋：ｌ −ｊ’ Ｉ’ ｌｚヲ、変１負１０
目／８．２からの−７・イク１１す′パルス受信過稈か
゛ら、図示されぬ固定番地発住回路からの固定ア１し・
スｖａ受信過稈に変更設定さ・Ｕる。その結果マ・イタ
１１アルス変換回１／３２の出力するマ・イタ１．Ｉア
ドレスはマイクＩＩシーケンシ・３に伝達されず、Ｆ）
１１記固定番地発４二回路から出力される、障１１イ処
理川マ・イタ１１ブｌ、１グラムの先［（を示す固定子
パルスｖａが、ケー１１０を介してマイクロシーテン９
′３に伝達されイＪ。
出した場合には、上記ｔ？装置制御回ｌ１１８７に、１
り導ｊｍ状態に設定されＣいるグー１１１４介り、′ζ
割込処理回路８に誤り信冒を伝達・１乙。該、ｐｌｊす
（１１’）を受信し、たし割込処理回１／Ｉｓ ｌ’ｌ
Ｌ；ｌ、ケー１−りを阻１１゜状態・ゲー１１０をｊ
ηｉｍ４に態とずろと共に、マ・イクロシーケン９′３
にマーイク＋：ｌ −ｊ’ Ｉ’ ｌｚヲ、変１負１０
目／８．２からの−７・イク１１す′パルス受信過稈か
゛ら、図示されぬ固定番地発住回路からの固定ア１し・
スｖａ受信過稈に変更設定さ・Ｕる。その結果マ・イタ
１１アルス変換回１／３２の出力するマ・イタ１．Ｉア
ドレスはマイクＩＩシーケンシ・３に伝達されず、Ｆ）
１１記固定番地発４二回路から出力される、障１１イ処
理川マ・イタ１１ブｌ、１グラムの先［（を示す固定子
パルスｖａが、ケー１１０を介してマイクロシーテン９
′３に伝達されイＪ。
以後マ・イクｒ、ｌシーケン・９・３は固定ア］１ノス
ｖａ以降に格納されている前記障害処理用マイクＩＩプ
１」グラムを構成するマイクＣＩ命令を順次続出してマ
イクロ命令レジスタ５に蓄積し、前記演算回路に所定の
鉾害処理を実行さ一ロる。
ｖａ以降に格納されている前記障害処理用マイクＩＩプ
１」グラムを構成するマイクＣＩ命令を順次続出してマ
イクロ命令レジスタ５に蓄積し、前記演算回路に所定の
鉾害処理を実行さ一ロる。
以上の説明から明らかな如く、（π来あるメモリ障害処
理力式においては、パリティ検査回路６が誤りを検出し
た時割込処理回路８に誤り信号を伝達し、該誤り信号を
受信した割込処理回路８がマイクＩ＋シーケンリ３、チ
ー１９１′ン、１、び１０を１．１１ ？ｉｌｌ＋し′
ζ、命令レジン、りＩ Ｌ１１設″）ｉ二さ１１．？＋
イｊ＋ ’１＋ ’Ｉ ＋、、−ＪＩＩ イ（−、ｖ
イタ１．Ｉプｌｔクラムの訣出し、・１（・ｌ目ご〕ｊ
ｌを中１１さ・ｌ、固定アドレスｖａかＣ１開１＋／Ｈ
１’イ劃：１害処理用−？・イク！７１ブ１゛１グラＪ
１の、！／Ｃ出し、１ｌｌ−ｒノに実行”６二変り！さ
せる為、Ｉ；す込処理回路８の構成並び番ご制御３１１
過稈が複雑となり、まノこ゛ンイクロソ゛１１クラＪｈ
−ｊ’ Ｉ’ Ｉ／スを変更する際、固定ア１１・ス
ｖａを容易に変更出来ぬ欠点が有った。
理力式においては、パリティ検査回路６が誤りを検出し
た時割込処理回路８に誤り信号を伝達し、該誤り信号を
受信した割込処理回路８がマイクＩ＋シーケンリ３、チ
ー１９１′ン、１、び１０を１．１１ ？ｉｌｌ＋し′
ζ、命令レジン、りＩ Ｌ１１設″）ｉ二さ１１．？＋
イｊ＋ ’１＋ ’Ｉ ＋、、−ＪＩＩ イ（−、ｖ
イタ１．Ｉプｌｔクラムの訣出し、・１（・ｌ目ご〕ｊ
ｌを中１１さ・ｌ、固定アドレスｖａかＣ１開１＋／Ｈ
１’イ劃：１害処理用−？・イク！７１ブ１゛１グラＪ
１の、！／Ｃ出し、１ｌｌ−ｒノに実行”６二変り！さ
せる為、Ｉ；す込処理回路８の構成並び番ご制御３１１
過稈が複雑となり、まノこ゛ンイクロソ゛１１クラＪｈ
−ｊ’ Ｉ’ Ｉ／スを変更する際、固定ア１１・ス
ｖａを容易に変更出来ぬ欠点が有った。
（（〕）発明の目的
本発明の１」的は、１ｉｉｉ ：Ａ≦の如きｊｌ（’
４＋（ｔＩ＋るメモリ障害処理力式の欠点を除去し、主
記憶装置の障？’Ｃ処理を起動する為の、中央処理装置
の構成並びにマイクＣＩ −）’ ＩＩクラムの制御過
程を筒易化することに在る。
４＋（ｔＩ＋るメモリ障害処理力式の欠点を除去し、主
記憶装置の障？’Ｃ処理を起動する為の、中央処理装置
の構成並びにマイクＣＩ −）’ ＩＩクラムの制御過
程を筒易化することに在る。
（ｆｌ）発明の構成
この目的は、上記１ａ装置の障害を検出し、所定の）５
ζｉ害処理を実行するマ・イタ１．Ｉゾ１１グラム制御
中央処理装置において、ｉｉｊ記障害検出時に命令レジ
スタに予め定められた固定値を設定゛→る゛目Ｗを設＆
Ｊるごとにより、前記障′１１？処理を起動することに
より達成される。
ζｉ害処理を実行するマ・イタ１．Ｉゾ１１グラム制御
中央処理装置において、ｉｉｊ記障害検出時に命令レジ
スタに予め定められた固定値を設定゛→る゛目Ｗを設＆
Ｊるごとにより、前記障′１１？処理を起動することに
より達成される。
（ρ）発明の実施例
ＩＪｊ、ト、本発明の一実施例を１リシ（面により説明
する。
する。
第２１ツ目、ＩＡ−発明の−・実施例に２１、るメモリ
障害処理力式を示す図であり 第３図は第２図におりる
固＞ｉＭ値発）１″回１２品の・例を示す図である。な
お、全図を通して同一符号は同一・対象物を示″４゜第
２図におい°（Ｇ、１、命令し・ジスタ１には１°記１
．（？装置７１１から読出された命令（ＩがケーＬ Ｉ
３および■４を介して蓄Ｖｉ”ｌされる以夕ｌに、固
定値発１１°回１ｉ’３１５から供給される固定（ｉＭ
が命令（Ｉの１１イｉｌ’： ｆｔｌ！”’ ｆとして
供給される。固定何発η−回ｔ／８１５は第３図に示さ
れる如く、（１ｌｌ能部「の各ビットを伝達゛４るゲー
１−１３−１乃至＋ ３−１ｔの出力に常時論理イ１／
目に相当する重圧Ｖ ｃ、 ｃを供給する。ｆ７Ｌ−Ｊ
てデー１１３−■乃至１３−８が囮ＩＬ状態となり、ｉ
ｌｌ＋出力インピーダンスとなった場合には、命令し・
ジスタ１Ｇ、二はざ（ヒツトが総゛Ｃ論理値ｌ ０）ｔ
ｌｕ、開部ｒ（ＦＦ）が固定値発４１ｔｌｊ３１路１５
から供給される。該典ｆｉＭ部ｆ ＝ Ｉｉ Ｆは、主
記憶装置から読出される命令Ｃ１のｔ？（（開部「にＧ
、ＩＩＪ！ ７１１ サれぬ符’＋ ’（アＪｌ。Ｆｆ
Ｓ ２１″！２１ ｃ： １几ｚ テ、ｒ’ｌｊｌ Ｊ
４ｉ 同１０に中火処理装置かＣ）１：記１意装置（１
，ニタｌ Ｌ （−ｊ’ ｌ” Ｉ・スａおよび読出信
号ｒを４ｉ、ｉぶすることに、１、す、１：記憶ＪＡ置
からパリティ検査符号１）をイ１加された命令（ｊが読
出され、パリティ栓Ａ回１ｉ８ ｆｉに（ｌミ達され、
ると共に、命令（１は命令し・ジスタ目、−蓄１１１１
さ４ｑ、る。
障害処理力式を示す図であり 第３図は第２図におりる
固＞ｉＭ値発）１″回１２品の・例を示す図である。な
お、全図を通して同一符号は同一・対象物を示″４゜第
２図におい°（Ｇ、１、命令し・ジスタ１には１°記１
．（？装置７１１から読出された命令（ＩがケーＬ Ｉ
３および■４を介して蓄Ｖｉ”ｌされる以夕ｌに、固
定値発１１°回１ｉ’３１５から供給される固定（ｉＭ
が命令（Ｉの１１イｉｌ’： ｆｔｌ！”’ ｆとして
供給される。固定何発η−回ｔ／８１５は第３図に示さ
れる如く、（１ｌｌ能部「の各ビットを伝達゛４るゲー
１−１３−１乃至＋ ３−１ｔの出力に常時論理イ１／
目に相当する重圧Ｖ ｃ、 ｃを供給する。ｆ７Ｌ−Ｊ
てデー１１３−■乃至１３−８が囮ＩＬ状態となり、ｉ
ｌｌ＋出力インピーダンスとなった場合には、命令し・
ジスタ１Ｇ、二はざ（ヒツトが総゛Ｃ論理値ｌ ０）ｔ
ｌｕ、開部ｒ（ＦＦ）が固定値発４１ｔｌｊ３１路１５
から供給される。該典ｆｉＭ部ｆ ＝ Ｉｉ Ｆは、主
記憶装置から読出される命令Ｃ１のｔ？（（開部「にＧ
、ＩＩＪ！ ７１１ サれぬ符’＋ ’（アＪｌ。Ｆｆ
Ｓ ２１″！２１ ｃ： １几ｚ テ、ｒ’ｌｊｌ Ｊ
４ｉ 同１０に中火処理装置かＣ）１：記１意装置（１
，ニタｌ Ｌ （−ｊ’ ｌ” Ｉ・スａおよび読出信
号ｒを４ｉ、ｉぶすることに、１、す、１：記憶ＪＡ置
からパリティ検査符号１）をイ１加された命令（ｊが読
出され、パリティ栓Ａ回１ｉ８ ｆｉに（ｌミ達され、
ると共に、命令（１は命令し・ジスタ目、−蓄１１１１
さ４ｑ、る。
名’ Ｌ７ハリー）−イ検Ｊ＋’回ｂ’＆ ６ ／ＩＫ
受（ＲＣ７に命令＋＋ ４：： Ｐｉりを検出し）、場
合に１、牢記１意装置制御１１旧洛７により導通状態に
設定されているゲーＬ １． ｌ並びにゲ１−Ｉ Ｇを
介してケー１１３に誤り信号を伝達し、ゲー１−１３を
阻止状態とす’＋）。その結果命令レジン、り１ムニは
上記１意装置から続出さ１１．る命令（１の囮開部「の
しり番、二、固ｉに値発牛回ｌ／／ｉ Ｉ ！ｉかｌ）
固＞ｉ’ ｌ＋ｌ°ＩＦ Ｆ カ伝Ｉｎれ、蓄積される
。該１７１ｉ ｆｌｊ部ｆ ＝ Ｉ−’ Ｆは、一般命
令ｄの機能部ｆと同（、ｐにマ・イク１Ｆ）′ｌレス変
換回路２に伝達され、ｉｌｉ’ｌ ｆａｌｌメーＥす４
に格納され′（いる障害処理用°７・イク目グ目りソノ
＼の（・１９．１１「１を示°確固定ア！［・スＶａに
変Ｊ？され）、１後、マ・イク１．１シーゲンリ３に伝
達される。１０均・′ｆ々目 ・−ゲン・す３は固定ア
ルスｖａ以隆に格納されている前記障害処理用マ・イタ
１１プｒ１グラムを構成するマ・ｆりｌｉ＋命令を力１
「１次続用して゛フイクｌＩ命令レジスタ５に蓄４′ｉ
ｌ！シ、前記６；ＩＷ回路に所定の障害処理を実行さ・
Ｕる。
受（ＲＣ７に命令＋＋ ４：： Ｐｉりを検出し）、場
合に１、牢記１意装置制御１１旧洛７により導通状態に
設定されているゲーＬ １． ｌ並びにゲ１−Ｉ Ｇを
介してケー１１３に誤り信号を伝達し、ゲー１−１３を
阻止状態とす’＋）。その結果命令レジン、り１ムニは
上記１意装置から続出さ１１．る命令（１の囮開部「の
しり番、二、固ｉに値発牛回ｌ／／ｉ Ｉ ！ｉかｌ）
固＞ｉ’ ｌ＋ｌ°ＩＦ Ｆ カ伝Ｉｎれ、蓄積される
。該１７１ｉ ｆｌｊ部ｆ ＝ Ｉ−’ Ｆは、一般命
令ｄの機能部ｆと同（、ｐにマ・イク１Ｆ）′ｌレス変
換回路２に伝達され、ｉｌｉ’ｌ ｆａｌｌメーＥす４
に格納され′（いる障害処理用°７・イク目グ目りソノ
＼の（・１９．１１「１を示°確固定ア！［・スＶａに
変Ｊ？され）、１後、マ・イク１．１シーゲンリ３に伝
達される。１０均・′ｆ々目 ・−ゲン・す３は固定ア
ルスｖａ以隆に格納されている前記障害処理用マ・イタ
１１プｒ１グラムを構成するマ・ｆりｌｉ＋命令を力１
「１次続用して゛フイクｌＩ命令レジスタ５に蓄４′ｉ
ｌ！シ、前記６；ＩＷ回路に所定の障害処理を実行さ・
Ｕる。
以−１，の説明から明らかな如く、４実ｊｊｌｌ＝例に
よれば、パリラーイ横１’Ｅ回路６が１’記１□ａ装置
から請出された命令Ｃ１に誤りを検出した１易合に、ケ
ー１−１３を介して命令ｌノジスタ１番、二伝達される
命令（１の機能部ｆの代りに、固定値Ｆ Ｆが固定値発
生回路１５から伝達され、−・般命令ｄと同（・１°；
の制御過程で障害処理用マイクｌＪプｌ′２グラＪ８の
先１ｔ［ｌを示ず固定ア１゛［・スｖａに変換され、所
定の障害処理が起動される。
よれば、パリラーイ横１’Ｅ回路６が１’記１□ａ装置
から請出された命令Ｃ１に誤りを検出した１易合に、ケ
ー１−１３を介して命令ｌノジスタ１番、二伝達される
命令（１の機能部ｆの代りに、固定値Ｆ Ｆが固定値発
生回路１５から伝達され、−・般命令ｄと同（・１°；
の制御過程で障害処理用マイクｌＪプｌ′２グラＪ８の
先１ｔ［ｌを示ず固定ア１゛［・スｖａに変換され、所
定の障害処理が起動される。
なお、第２図および第３図はあく迄本発明の−・実Ｍｔ
ｉ例に過ぎず、例えば命令（ｌおよび機能部ｒを構成す
るビット数は例示されるものに限定されることは無く、
他に幾多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。また主記憶装置の誤りは、パリう〜
イ検査回路６により検出されるものに甲定されることし
ｌ、 ｊｊｉ［（、」：記１府ム１．置の未実装領域に
一１クセスした場合等の如＜ 、（Ｉ＋！４．二幾茹の
変形がち膚、されるが、１１１１れの場合にちΔ発明の
効果は変らない。第３図におい一ζは、未実装領域にア
クレスし］ご場合にはケー１１２から伝達される誤り信
号に、１、す、ゲー１にが導通状態となり、固定値発？
１：回１／３１５か１−）第１ ’ソｌ乃１第゛ｌビッ
トに電圧Ｖ Ｃ（：が、第８ピツ１に論理（＋ｒＩＱに
相当する電圧０ （地気）が供給さ１１７、ｆ、山鈷里
固定値Ｆ ＩＥが命令レジスタＩに蓄１１°１される。
ｉ例に過ぎず、例えば命令（ｌおよび機能部ｒを構成す
るビット数は例示されるものに限定されることは無く、
他に幾多の変形が考慮されるが、何れの場合にも本発明
の効果は変らない。また主記憶装置の誤りは、パリう〜
イ検査回路６により検出されるものに甲定されることし
ｌ、 ｊｊｉ［（、」：記１府ム１．置の未実装領域に
一１クセスした場合等の如＜ 、（Ｉ＋！４．二幾茹の
変形がち膚、されるが、１１１１れの場合にちΔ発明の
効果は変らない。第３図におい一ζは、未実装領域にア
クレスし］ご場合にはケー１１２から伝達される誤り信
号に、１、す、ゲー１にが導通状態となり、固定値発？
１：回１／３１５か１−）第１ ’ソｌ乃１第゛ｌビッ
トに電圧Ｖ Ｃ（：が、第８ピツ１に論理（＋ｒＩＱに
相当する電圧０ （地気）が供給さ１１７、ｆ、山鈷里
固定値Ｆ ＩＥが命令レジスタＩに蓄１１°１される。
また中央処理装置の構成は図承される１）のに１ζ１〜
１定されること４Ｊ無く、他に幾多の変形が、ち１，８
；されるが、、 （ｉ’１れの場合にも本発明の効果は
変ら２ｆい。
１定されること４Ｊ無く、他に幾多の変形が、ち１，８
；されるが、、 （ｉ’１れの場合にも本発明の効果は
変ら２ｆい。
ｆｆｌ 発明の効果
Ｊ、、Ｊ−に、本発明によれば、前記中央処理装置にお
い′（、主記憶装置の誤りを検出１−ノコ場合にも、
・般命令実行する場合と同様の制御ｉｌｌ稈ご所定の障
害処理を起動する為、当該中央処理装置ｉｉ、＋の制御
過程が簡易化され、該制御過程のりＪ替手段も不要とな
る。
い′（、主記憶装置の誤りを検出１−ノコ場合にも、
・般命令実行する場合と同様の制御ｉｌｌ稈ご所定の障
害処理を起動する為、当該中央処理装置ｉｉ、＋の制御
過程が簡易化され、該制御過程のりＪ替手段も不要とな
る。
や（−１図し；Ｉ： ｆｊ（：来あるメモリ１：ζ１害
処理方式の一例をホ′４図、第２図む」／１発明の 実
ｈｉＧ例に、１、るメモリ障害処理力式を示す１ツ１、
第３１ツ１０第２図７１．二おりる固定（１／１発牛回
路の−・例を示１’ｌソＩＣある。 図Ｉこおいて、＋ｌ、ｔＩ′ｉｌｉ′Ｉ令Ｌ・ジスタ、
２ε、１フイク１，１’ｊ’ Ｉ” Ｉ／ス変換回１１
１８．３は−７・ｆりｌｉ＋シーゲンジ、４Ｌｌ制御メ
モリ、５はマ・イタ１，１命令１．・ジスタ、６はパリ
う−ｆ検Ｎｊ回路、７は１’バし１１ａ装置制御回路、
８Ｇ、１割込処理回１−８．９．１０、ＩＩ、１２．１
３．１４および］ ６ ｔ、１ヶ−１，１５む、１固定
値発イト回１／８、ａ４１１アｌＬ、−ス、（Ｊは命令
、ｒ ＆；Ｉ： ｔｔｌｊ ｆｉ！：部、ｐはパリラー
イ検舎ン（）号、ｒ ＆；ｌ読出信号、Ｖ ａは固定ア
１１．・ス、を示−４゜ 気責いなど ・Ｗ、侃ヤ箋−（
処理方式の一例をホ′４図、第２図む」／１発明の 実
ｈｉＧ例に、１、るメモリ障害処理力式を示す１ツ１、
第３１ツ１０第２図７１．二おりる固定（１／１発牛回
路の−・例を示１’ｌソＩＣある。 図Ｉこおいて、＋ｌ、ｔＩ′ｉｌｉ′Ｉ令Ｌ・ジスタ、
２ε、１フイク１，１’ｊ’ Ｉ” Ｉ／ス変換回１１
１８．３は−７・ｆりｌｉ＋シーゲンジ、４Ｌｌ制御メ
モリ、５はマ・イタ１，１命令１．・ジスタ、６はパリ
う−ｆ検Ｎｊ回路、７は１’バし１１ａ装置制御回路、
８Ｇ、１割込処理回１−８．９．１０、ＩＩ、１２．１
３．１４および］ ６ ｔ、１ヶ−１，１５む、１固定
値発イト回１／８、ａ４１１アｌＬ、−ス、（Ｊは命令
、ｒ ＆；Ｉ： ｔｔｌｊ ｆｉ！：部、ｐはパリラー
イ検舎ン（）号、ｒ ＆；ｌ読出信号、Ｖ ａは固定ア
１１．・ス、を示−４゜ 気責いなど ・Ｗ、侃ヤ箋−（
Claims (1)
- 上記憶装置の障害を検出し、所定の障害処理を実行する
マイクしＩプログラノ、制御中央処理装置において、前
記障害検出時に命令レジスタに予め定められた固定値を
設定する平段を設りるごとにより、前記障害処理を起動
することを特徴とするメモリ障害処理力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148915A JPS5952498A (ja) | 1982-08-27 | 1982-08-27 | メモリ障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148915A JPS5952498A (ja) | 1982-08-27 | 1982-08-27 | メモリ障害処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5952498A true JPS5952498A (ja) | 1984-03-27 |
| JPS645337B2 JPS645337B2 (ja) | 1989-01-30 |
Family
ID=15463499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148915A Granted JPS5952498A (ja) | 1982-08-27 | 1982-08-27 | メモリ障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952498A (ja) |
-
1982
- 1982-08-27 JP JP57148915A patent/JPS5952498A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS645337B2 (ja) | 1989-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Campbell et al. | Mass of the top quark and induced decay and mixing of neutral B mesons | |
| Erickson | New lower bounds for Hopcroft's problem | |
| JPS5957359A (ja) | サブシステム・アクセス・ユニツト | |
| US12067388B2 (en) | Updating software elements with different trust levels | |
| EP0346128A3 (en) | Method and system for performimng propositional reasoning tasks by operating parallel processors | |
| GB1510462A (en) | Data transmission systems | |
| Martio et al. | On the existence of automorphic quasimeromorphic mappings in Rn | |
| SU613401A1 (ru) | Запоминающее устройство | |
| JPS60157649A (ja) | コンピユ−タ装置 | |
| JP3357958B2 (ja) | データ処理装置 | |
| Kitts | Stochastic models of phylogeny and the evolution of diversity: a discussion | |
| KR960018881A (ko) | 비트 필드 주변 장치 및 그것을 갖는 비트 필드 시스템 | |
| JPS59743A (ja) | Ｅｃｃ回路診断方式 | |
| Ho | The design of totally self-checking systems. | |
| Klamroth et al. | A multiple objective planar location problem with a line barrier | |
| Bennett et al. | A simple access logic for the Cambridge Ring | |
| Hawley | A Note on Projective Line Bundles | |
| JPS6111801Y2 (ja) | ||
| Tsvetkov | The Local star system: kinematics derived from radial velocities | |
| JPS58193577A (ja) | 漢字学習機 | |
| Parker et al. | Problem Department | |
| JP2023509140A (ja) | 予測フレーム比較を用いる交互フレーム処理動作 | |
| JPS54152441A (en) | Check unit | |
| JPS6298438A (ja) | 遠隔保守システム | |
| Moorhead et al. | Report on the Ninth Annual Graduate Fortnight |