JPS5952860B2 - 変復調器と合成したデ−タ伝送回路網の端未機器および関連する交換器のためのマイクロプログラム化された装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、データ伝送に関し、特に変復調器と合成され
は回路網端末機器および関連する交換機のために設計さ
れたマイタロプログラム化された装置に関する。

（従来技術） 今日データ伝送は、主として既存の電話回線網を利用し
ており、しかも従来の電話交換機で切替えられる回線と
、点対点に厳密に割当てられた専用回線との両方を用い
て行われている。

電話回路網は、本来データ通信に適していないので、そ
れ等を複合的に利用してもデータ量または維持費のいず
れの見地からも最適なデータサービスを遂行することは
できない。

特に、下記の欠点を有する。

（１）データ伝送速度に対するかなりな制限（２）接続
を確立するための長い時間（３）大きな誤差率 これ等の欠点を克服するため、一般的にＮＲＤと呼ばれ
る新データ回路網（ＮＥＷＤＡＴＡＮＥＴＷＯＲＫ）が
、国際電信電話諮問委員会（ＣＣＩＴＴ： Ｉｎｔｅｍ
ａｔｉＯｎａｌＴｅｌｅｇｒａｐｈａｎｄＴｅｌｅｐｈ
ＯｎｅＣＯｎｓｕｌｔａｔｉｖｅＣＯｍｍｉｔｔｅｅ）
によつて、国際的に推奨された。

その特徴は下記のとおりである。（１）伝送速度が大き
い。

（２）接続を確立するための時間が短い。

（３）極めて小さい誤差率が保証される。

（４）信号とデータを同一回線で伝送するために用いる
、イタリ一におけると同様に８ビツトで構成されるエン
ベロープ（フオーマツト）を採用した完全なデジタル・
データ回路網を利用する。

このエンベロープを構成する８ビツト中の６ビツトは情
報に関与し加入者によつて発生され、２ビツトはサービ
ス用で、加入者によつて発生された情報のデータ流の同
期をとるために付加される。その結果、伝送回線におけ
る総合伝送速度（クロス・ビツト・レート）は、標準の
加入者回線の伝送速度（加入者速度またはネツト・ビツ
トレートという）の４／３に等しくなる。（５）加入者
側の回路網端末機器ＤＣＥと交換機との間をベースバン
ド伝送のための接続（以下ベースバンド接続という）を
することができる。

ベースバンド接続は経済的である。何故ならばベースバ
ンドの変復調器ＭＯＤＥＭは、伝統的な音声チヤンネル
（３００〜３，４００ヘルツ）しか伝送できない音声帯
域の変復調器よりも簡単でしかも安価であることが知ら
れているからである。しかしながら、加入者が最も近い
交換機から例えば１０ｋｍ以上も離れた場所にある場合
は、そのような大きい距離に対するデータ信号の線路減
衰に対処することができないから、ベースバンド接続は
不可能であることを強調しておかなければならない。

いずれにしても、もし中間再生器の挿入によつて、線路
減衰の不利を克服しようとすれば、それは極めて高価な
施設になるであろう。さらに、データ用に設計され、ベ
ースバンドで動作して全ての加入者にサービスを提供す
る回路網は今日まで存在しない。

このことは、今日ではデータ交換機に極めて近い加入者
のみが国際電信電話諮問委員会（ＣＣＩＴＴ）により提
案された新データ回路網ＮＲＤのサービスを使用するこ
とができるということを意味する。従来の音声帯域チヤ
ンネルにより遠隔加入者を接続するには、高価な音声帯
域変復調器を使用しなければならない。

そのうえ、加入者速度（ネツ５ト・ビツトレート）が例
えば２，４００ビツト／秒であるとすると、上記の音声
帯域変復調器は、国際電信電話諮問委貝会（ＣＣＩＴＴ
）の勧告に従つて上記のネツト・ビツトレート４／３に
等しい総合速度（クロスピットレート）、すなわち３，
２００、ビツト／秒で線路において動作しなければなら
ない。いずれにしても、３，２００ビツト／秒で動作す
るように構成された帯域変復調器は、まだ市販されてい
ない。この発明はマイクロプログラム（マイクロ命令．
の列を読出専用メモリに格納したものを意味する）を用
いた装置（以下マイクロプログラム化された装置という
）により、遠方の加入者でも従来の電話チヤンネルによ
つて新データ回路網ＮＲＤへ接続できるようにして上記
問題を解決することを目白勺とする。

このような装置によれば、、電話加入者がどんな所に住
んでいても新データ回路網ＮＲＤのサービスの提供を受
けることができる。

マイクロプログラム化された装置の他の特徴は、それが
国際電信電話諮問委員会（ＣＣＩＴＴ）の国際勧告Ｘ．
２ｌおよびＸ．２ｌ（２度）に従つて、データ信号変復
調器として動作できると供にデータ回路網端末機器とし
ても動作できることであり、そしてそのことは高速マイ
クロプロセツサの計算装置により実現される。

本発明の主目的であるデータ伝送端末回路網およびその
関連する交換機のためのマイクロプログラム化された装
置は３つの動作プロツクより成る。

第１プロツクは下記の部分から成る。

（１）マイクロプロセサの計算装置 （２）並列ビツト構成（コンフイギユレーシヨン）間の
高速乗算を実行できる乗算プロツタ（３）読出専用メモ
リ （リードオンリメモリ又はＲＯＭ）の部分と、書込
み一読出しメモリ （ランダム・アクセス・メモリ）の
部分より成り、上記の計算装置と乗算プロツクとを結合
してデータメモリとして作用するメモリ（４）上記の計
算装置へ送るべきビツト構成を選択することのできるマ
ルチプレクサ（５）上記のマルチプレクサにより選択さ
れたビツト構成に対して、２のべきに等しい絶対値で乗
算又は除算もしくはその両方を実行できるプログラム可
能な桁移動器（以下スケーラという）第２プロツク下記
の部分から成る。

（１）プログラム・メモリとして働らき、従つて所要の
マイクロ命令の整列された組を含むことができるＲＯＭ
（２）動作するマイクロ命令の順序を監視し、直ちに実
行できるように上記プログラム・メモリに対してマイク
ロ命令のアドレスを供給することのできるシーケンシヤ
ライザ（３）上記のプログラム・メモリにより受信され
るマイクロ命令を臨時に格納できるレジスタ第３の動作
プロツクは下記の部分から成る。

（１）基本周波数を発生することができるデジタル発振
器（２）上記の基本周波数を３で割り、主時刻信号を発
生できる第１の分周器（３）上記の計算装置によつて各
シンボル区間毎に計算される補正値によつて増分あるい
は減分される既定の係数によつて上記基本周波数を分周
し、プログラムされた周波数を発生することができるプ
ログラム可能な分周器（４）上記のプログラム可能な分
周器によつて発生されたプログラムされた周波数を定数
６，２０および１２０で除算し、装置の全動作に必要な
３つのタイミング信号をそれぞれ得ることのできる第２
の分周器本発明を更に明らかにするために添付図面によ
り実施列について説明する。

第１図において、ＮＲＤは新データ回路網を示し必要な
切替装置と多重化のための装置は全て含んでいるが代表
的にデータマルチプレクサ０Ｃのみを示し他は省略して
ある。

０Ｃは数箇の加入者からのデータ流を１つのフレームに
まとめたり（マルチフレックス）あるいはその逆の作用
（デマルチプレクス）をすることのできる普通の装置で
ある。

ＵＶは地理的に０Ｃの近傍にある加入者を示す。

ＵＶの内部のＴＤｌは普通の同期型データの端末機器を
示し、ＤＣＥｌは普通の回路網の端末機器を示す。ＴＤ
ｌは実効的な加入者データ源であり、それはどんな情報
端末機器、すなわち電子的処理機、でもよい。

ＤＣＥｌはＴＤｌと０Ｃとの間のインタフエースとして
作用し（０Ｃに対してＤＣＥｌは符号１で示すベースバ
ンド接続によつて接続されている）、回路網からの呼出
し信号を端末機器ＴＤｌの呼出し信号に与えまたその逆
の作用をする。ＵＬは地理的に０Ｃから遠隔の加入者を
示す。加入老ＵＬの内部のＴＤ２は、上記ＴＤｌと相似
な同期伝一タの端末装置である。ＡＵは回路網端末機器
（加入者の機器）であり、接続線２によつてＴＤ２と双
方向に接続されている。このＡＵは本発明の部分をなす
ものであるから、第２および第３図を参照して以下に詳
細に説明する。ＡＵの機能は、加入者ＵＶのためにＤＣ
Ｅｌが実行する機能と相似のインタフエース機能であり
、更に、参照符号ＣＦで全体的に示されるＦＤＭ（周波
数の分割多重）の多くの部分の１つとして３で示す１対
の加入者電話回線および１対の交換回線４より成る音声
帯域伝送にとつて必要な変復調器としての機能である。

ＡＣは交換機を示し、その構造はＡＵと同様である。

ＡＣは本発明に関係するので、第２および第３図を用い
て詳細に説明する。ＡＣは、ＡＵの機能と相似であり、
かつそれを補足する変復調器の機能を有し、さらに既述
の音声帯域伝送線（３，ＣＦ，４）と、ＡＣとの間を５
５によつて接続されている交換機器０Ｃとの間のインタ
フエースの機能を有する。

そのようなインタフエース作用は、装置ＡＵに関するよ
うな信号処理を意味するものではなく、ただ必要な電気
信号の整合だけである。さらに０ＣからＡＣへの双方向
データ流およびタイミング信号は、接続線５５を介して
転送される。

ＴＤｌ，ＴＤ２，ＤＣＥｌおよび０Ｃで示される機器は
、この技術分野における通常の知識を有する者にとつて
周知であり、本発明に関係がないので以下更に説明しな
い。

第２図において、参照符号１Ｎは、従来の双方向インタ
ーフエース回路で゛あり、そしてそのインタフエース回
路は、国際電信電話諮問委員会（ＣＣＩＴＴ）勧告（Ｒ
ｅｃＯｍｍｅｎｄａｔｉＯｎ）Ｘ２６と２７とにより予
知される特性に基づいてＴＤ２（第１図）で発生されま
たは受信される接続線２にある信号を電気的に下記のよ
うに整合できるものである。

すなわちそれらの信号が、加入者装置ＡＵの他のプロツ
クにより処理されるべき信号に必要な電気特性と両立す
るようにするものである。参照符号ＲＩとＲＵ（第２図
）とは、、それぞれ標準の入力レジスタと出力レジスタ
とを示し、そしてそれぞれを通過する信号のバツフアお
よびシンクロナイザとして作用する。レジスタＲＩとＲ
Ｕとは、ともに下記に説明するタイミング信号Ｔ３とＴ
４により動作する。さらにレジスタＲＩ．！−ＲＵとは
、その処理するデータの直並列変換機能と共に並直列変
換機能も実行する。

参照符号Ｄ／ＡおよびＡ／Ｄは、２つの従来の変換器（
コンバータ）を示し、それぞれデイジタルからアナログ
への変換およびアナログからデイジタルへの変換を実行
する。

参照符号ＳＨは、線路から来るアナログ信号をサンプル
およびホールドするための従来の装置を示す。装置Ｄ／
Ａ，Ａ／ＤおよびＳＨのタイミングは、下記に説明する
信号Ｔ２により掌られる。参照符号ＦＩとＦＵとは、電
話線路３へのインターフエースとして作用する２つのア
ナログ回路を示し、それぞれ入カチヤンネルフイルタと
出力チヤンネルフイルタとして作用する。

参照符号ＵＭは、この発明の目的である装置ＡＵの中核
となる複雑なマイクロプログラム化された論理装置を示
す。

第３図と関連して説明する装置ＵＭは、接続線１５，５
および６のそれぞれによつてレジスタＲＵとＲとへ接続
されかつ接続線１５，７および８により変換器Ｄ／Ａと
Ａ／Ｄとへ接続される。第１図において、参照符号ＡＣ
で示すプロツクは、参照符号ＡＵで示すプロツクとほぼ
同じ構造を有し、異なる点は下記だけである。

すなわち、装置ＡＵのインターフエースＩＮ（第２図）
は、ＴＤ２（第１図）と対話し、従つて標準の加入者速
度であるネツト・ビツトレートで動作し、一方装置ＡＣ
の対応するインタフエースは、０Ｃと対話し、従つて新
データ回路網ＮＲＤのデータ流の総合速度（クロス・ビ
ツトレート）で動作するという点だけである。そのうえ
、装置ＡＣは、新データ回路網ＮＲＤから直接にタイミ
ング信号を受信し、従つて直接に交換時間に従属するけ
れども、装置ＡＵは線路（４，ＣＦ，３）からのデータ
流から同期化信号を抽出し、つぎにＴＤ２を、交換機ク
ロツク信号に従うよう同期化させる。

従つて、装置ＡＵは、第３図と関連して下記に説明する
位相ロツク形ループＰＬＬを必要とするけれども、装置
ＡＣは直接に交換機クロツク信号に従属し、従つて位相
ロツク形ループＰＬＬを必要とせず、そのためより簡単
となりそしてこの仕事から開放される。

第３図において、参照符号ＵＣ，ＵＥおよびＵＴは、そ
れぞれ制御装置、処理装置およびタイミング装置を形成
する３つのプロツクを示す。

制御装置ＵＣは、リードオンリメモリＭＭを備え、その
リードオンリメモリＭＭは、装置ＡＵ（第２図）全体の
動作だけでなくシーケンシヤライザＳＱ（第３図）の動
作にも必要なマイクロ命令の整列した組を記憶し、そし
てシーケンシヤライザＳＱは、接続線９を介してリード
オンリメモリＭＭへつぎに実行すべきマイクロ命令のア
ドレスを供給することにより演算マイクロ命令を制御す
る。

このアドレ入は、シーケンシヤライザＳＱにより、下記
に従つてきめられる。すなわち、（１）その瞬間接続線
９にあるアドレス（２）シーケンシヤライザＳＱが接続
線１４を介してリードオンリメモリＭＭから受信する現
在の命令のうち、アドレスコードを含む部分。

（３）入力レジスタＲＩと接続線６と１２（第３図）と
を介してインタフエースＩＮ（第２図）から来る外部事
象に関する情報（呼出信号ビツト）。

（４）処理装置ＵＥにおいて進行中の処理演算の結果、
すなわちステータス情報として接続線１３を介してシー
ケンシヤライザＳＱにより受信される結果である。

第３図に明確に示されるように、入力レジスタＲＩから
来る接続線６は、呼出信号の部分を給送する接続線１２
と接続線６にあるビツト部分を給送する接続線１１とに
分割される。

リードオンリメモリＭＭが、その出力端子に提供するマ
イクロ命令は、２つの接続線１０と１４とへ分割される
。

とくに線１０には、上記のマイタ口命令の演算部分が存
在する。その部分は、リードオンリメモリＭＭの残りの
デバイスを同時に並列制御する任務をもつ。接続線］４
に、上記記載のようにシーケンシヤライザＳＱにより用
いられるマイクロ命令のシーケンシヤライゼーシヨン（
遂次化）を制御する部分が存在する。リードオンリメモ
リＭＭから装置ＵＥとＵＴとへ命令を伝達するため、レ
ジスタＰを使用し、そしてそのレジスタＰは、゛パイプ
ライン・レジスタ゛または“マイクロ命令レジスタと呼
ばれ、いわゆる「パイプライン制御」として周知の技術
により、つぎのように動作する。

レジスタＰは、Ｔ１で示すタイミング信号の動作サイク
ルの１周期に相当する時間の間ＲＯＭＭＭから来る命令
を記憶することによつて、シーケンシヤライザＳＱが接
続線９を経てＲＯＭＭＭへアドレスを供給する時に起る
遅延とＲＯＭＭＭのアクセス時間、つまり入力９と出力
１０と間の伝播遅延を、補償する。レジスタＰの出力に
は、参照符号Ｃｌ，Ｃ２，Ｃ３，Ｃ４，Ｃ７およびＣ８
で示す、制御ビツト構成を転送するための７本の接続線
およびおのおののマイクロ命令に含まれる定数を形成す
る２進信号Ｓを給送する１本の接続線が接続される。

それらの接続線の利用については下記に検討する。レジ
スタＰの出力における制御ビツト構成の全体は、上記記
載の遅延を除き、接続線１０の入力に存在するビツト構
成を正確に再生することは明らかである。レジスタＰは
、装置の動作サイクルを走査するタイミング信号Ｔ１の
全ての前縁（リーデング・エツジ）において、接続線１
０の入力に存在するビツト構成を出力へ転送して保持す
る。

参照符号ＭＸは、普通のマルチプレクサを示し、そして
そのマルチプレクサＭＸは５つの多重入力とそれらの入
力と同じ順序の１つの多重出力とを有し、レジスタＰか
ら受信する「選択」要求命令Ｃ３を受けると、３つの入
力のうち１つに存１在するビツト構成を出力へ転送する
。

上記の５つの入力のうちの第１の入力は、接続線６によ
り入力レジスタＲＩから来るビツト構成のデータ部分を
転送する接続線１１へ接続される。第２の入力は、装置
Ａ／Ｄから来て参照符号３とＣＦと４１（第１図）とで
示す線路から来る情報を転送する接続線８へ接続される
。第３の入力は、メモリＭＤから来る情報の１部を給送
する接続線１６（第３図）へ接続される。なおメモリＭ
Ｄについては下記に詳細に検討する。第４の入力は、レ
ジ２スタＲＤから来る接続線］７へ接続される。レジス
タＲＤについても同様に下記に検討する。第５すなわち
最後の入力は、装置ＵＥの出力に存在するビツト構成を
転送する接続線１５へ接続される。マルチプレクサＭＸ
の出力は、接続線１８を介してスケーラＳＣへ接続され
る。

レジスタＰから来る命令Ｃ２により、スケーラＳＣは接
続線１８を経て受信するビツトの位置を、上記命令Ｃ２
に含まれる符号（コード）に依．る数だけ左または右方
向へシフトさせる。

このようにして事実上スケーラＳＣは、２のべきに等し
いモジユラスをもつて作用するプロダラム可能な乗算器
または除算器として作用する。スケーラＳＣの機能につ
いては、その動作を説明しながら下記により詳細に記載
する。

参照符号ＡＬは、論理四則演算装置を示し、そしてその
論理四則演算装置には周知の形式の１群のアドレス自在
のレジスタが提供され、その１群のアドレス自在のレジ
スタはタイミング信号Ｔ１に基づき、接続線］９を介し
てスケーラＳＣから受信されるビツト構成に対して所要
の演算処理を実行できるものである。

装置ＡＬはまた、下記の入力信号を受信する。（１）レ
ジスタＰから来て下記の２つの部分よりなる制御コード
Ｃｌ。

第１の部分は、装置ＡＬへ実行すべき演算の種類を指定
し、そして第２の部分は、上記の演算に関与する装置Ａ
Ｌの内部レジスタを検出するもので゛ある。（２）レジ
スタＰから来る２進信号ＳＯ 装置ＡＬの出力はつぎのものから成る。

（１）装置ＵＥにより処理されたデータを給送する接続
線１５へ接続される出力。

（２）データメモリＭＤのためのアドレスを給送する接
続線２０へ接続される出力。

（３）メモリＭＭの補正演算のためシーケンシヤライザ
ＳＱへ上記記載のステータス情報を供給する接続線１３
へ接続される出力。

（４）最後に接続線２１を介してタイミング装置ＵＴへ
接続され、ＵＴの近くに位置する位相ロツク形ループＰ
ＬＬの部分へ補正信号を供給できる出力。

実際に、もし市販の形式のマイクロプロセサの論理四則
演算装置が、その出力および入力の利用に関し十分に高
速でかつ多様なものであるならば、それで装置ＡＬを構
成することもできる。

専門用語で、これらのマイクロプロセサを「ビツト・ス
ライス」と称する。参照符号ＭＤは、データメモリを示
し、そしてそのデータメモリＭＤは一部はリードオンリ
メモリＲＯＭによりかつ一部はリードおよびライトメモ
リ （ランダムアクセスメモリ：ＲＡＭ）により実現さ
れるものである。

データメモリＭＤのリードオンリ部分は、処理動作の間
に利用されるべき若干の定数を表の形で含む。

リードおよびライト部分は、前の処理動作の部分的結果
を臨時に蓄積するために用いられる。データメモリＭＤ
は、その入力に、接続線２０を介してメモリ全体のアド
レス指定に必要なビツト構成を受信しかつ接続線１５を
介してリードおよびライト部分に蓄積すべきビツトを受
信する。

またデータメモリＭＤは、命令Ｃ７により接続線１５か
ら来るデータを接続線２０にあるビツト構成に含まれる
アドレスに書込むことができるようになる。データメモ
リＭＤの出力の接続線１６には、データメモリＭＤの、
接続線２０により与えられたアドレスのビツト構成が常
に存在する。

参照符号ＲＧは、普通のレジスタを示し、レジスタＰか
ら来る命令Ｃ８に基づき、接続線１６へ接続される入力
に存在するビツト構成を臨時に蓄積することができる。

上記のビツト構成は、つぎの命令Ｃ８まで、レジスタＲ
Ｇの出力の接続線２２において利用可能状態に保持され
る。参照符号Ｍは、普通の乗算器であり、接続線１６へ
接続される第１の入力にあるビツト構成に接続線２２へ
接続される第２の入力にあるビツト構成を乗算すること
ができる。

そのような乗算の結果は、接続線２３を介して標準レジ
スタＲＤに提供され、そしてその標準レジスタＲＤは、
レジスタＰから来る命令Ｃ４があると上記の乗算結果を
記憶する。

そのような結果は、新しい命令Ｃ４が到着するまで、い
つも標準レジスタＲＤの出力に存在し、そしてその出力
は、接続線１７を介してマルチプレクサＭＸへ接続され
ている。

プロツクＲＧ，ＭおよびＲＤは、１緒に乗算ブカツクＢ
Ｍを形成し、その入力は接続線１６へ接続されかつ出力
は接続線１７へ接続される。

これらのプロツクＲＧとＭとＲＤとに対しここで検討し
たすべての動作を全体として以下プロツクＢＭと呼ぶ。
装置ＵＴは、本質的に水晶デイジタル発振器０Ｄと２つ
の分岐する分周器（以下第１および第２の分岐路と呼ぶ
）とよりなり、説明のため参照的に１秒あたり３，２０
０ビツトに等しい線路総合速度（クロスピットレート）
に選択したこの実施例では、水晶デジタル発振器０Ｄは
、１２，２８８キロヘルツ（Ｋ］１１１＄）の基本周波
数Ｆ。

で発振する。第１の分岐路は、３で除す分周器ＤＴを含
み、上記の選択した実施例では、４，０９６キロヘルツ
（Ｋ比の周波数を有するタイミング信号Ｔ１を発．生す
る。上記から分るようにこのタイミング信号Ｔ１は、プ
ロツクＳＱとＰとＡＬとの主時刻信号として用いられる
。第２の分岐路は、２つの分周器ＤＰとＤＦとを備える
。

分周器ＤＰは、その除算比が適当な補正信号を受信する
ごとに変更されるという意味において普通のプログラマ
ブル分周器である。

この場合上記の補正信号は、接続線２１を介して装置Ａ
Ｌから来る。分周器ＤＰは、０Ｄから基本周波数Ｆ。

を受信し、それを、適当な係数Ｎにの場合は２５６）に
上記接続線２１に存在する補正信号と一致する補正係数
εを増分または減分して補正した数で除算する。εはそ
の絶対値および正負が各シンボル区間毎にＡＬによつて
自動的に計算される。従つて分周器ＤＰからの出力の周
波数Ｆａは、の値を有する。

分周器ＤＦは、その入力に周波数Ｆａを受信し、そして
出力にタイミング信号Ｔ２，Ｔ３およびＴ４を発生する
。

タイミング信号Ｔ２は、Ｆａ／６に等しい周波数を有し
、そしてその周波数は、〔８−（１／６）（ＦＯ／Ｎ）
・ε〕キロヘルツ（Ｋ田）に相当する。

タイミング信号Ｔ２は、プロツクＳＱ，Ａ／Ｄ，Ｄ／Ａ
を制御する（第２図）。タイミング信号Ｔ３（第３図）
は、周波数Ｆａ／２０を有し、その周波数は、に相当す
る。

タイミング信号Ｔ３は、プロツクＲＩとＲＵ（第２図）
において、加入者周波数でのＴＤ２からおよびそれへ向
うデータ同期化を制御する。タイミング信号Ｔ４（第３
図）は、周波数Ｆａ／１２０を有し、そしてその周波数
は、 （イ）．４−（１／１２０）・（ＦＯ／Ｎ）・ε
〕キロヘルツ（Ｋ田◆に対応する。

タイミング信号Ｔ４は、プロツクＲＩとＲＵ（第２図）
において、加入者・速度の１／６に等しいエンベロープ
周波数でＴＤ２とやりとりする呼出情報を同期させる。
ここで強調するが、項〔（ＦＯ／Ｎ）・ε〕は前記に考
慮した周波数に関する（すなわち信号Ｔ２，Ｔ３および
Ｔ４の基本周波数に相対する）小さい周波数偏移である
。

接続線３（第１図）に存在する線路からの信号を標本化
（サンプリング）する周波数を、局部的なタイミングを
回路網のタイミングに周波数、位相両方共完全に従属す
るようにするために、変化することが可能となる。この
従属作用は、実際には、デジタル型の位相ロツク型ルー
プＰＰＬによつて実現される。

ＰＰＬは装置ＵＴと、信号Ｔ２をプロツクＳＨおよびＡ
／Ｄ（第２図）へ転送する接続線と、そのＳＨおよびＡ
／Ｄと、装置ＵＥ（第３図）と、そして最後に装置ＵＴ
へ補正信号を転送する接続線２１とより成る。上記の結
果の位相ロツク型ループＰＰＬの帰還分岐路は、前述の
ように、線路（第１図の３，ＣＦ，４）から来る信号の
サンプリングを最適な時間に行わせるように、信号Ｔ２
と一致する可変サンプリング周波数を発生するプログラ
マブル分周器ＤＰおよび分周器ＤＦによつて実現される
。

上記から分るように、装置ＡＣは位相ロツク形ループＰ
ＰＬを必要としない。従つて分周器ＤＰ（第３図）と同
じようなプログラマブル分周器は必要でない。もし固定
分周器が正に０Ｃ（第１図）から来る信号に同期するも
のであるならば、それによりプログラマブル分周器を置
き換えても差支えない。第４図は、第３図で模式的に示
す論理装置ＵＭの動作のフエーズ（段階）を時間順序で
示すものである。

とくに、第４図のフローチヤートに含まれる記号は、つ
ぎの意味を有する。

ＡＣＣ一装置のスイツチオン ＩＮＩＺ一初期値設定（イニシヤリゼーシヨン）ＳＹＮ
Ｃ一信号Ｔ２の前縁と一致する同期信号持ちＰＯＲＴ−
キヤリヤ発生。

選ばれた例では、そのキヤリヤは１，８００ヘルツ（比
）に等しい周彼数を有するＴＲ一線路へ送るべき変調信
号のサンプルの発生Ｕ７一前のフエーズＴＲ（第４図）
で発生したサンプル信号の装置Ｄ／Ａ（第２図）への放
出１８一装置Ａ／Ｄ（第２図）を介して線路から来る変
調信号のサンプルのローデイングＲＩＣ一前のフエーズ
１８（第４図）でロードされたサンプル信号の受信およ
び復調ＤＥＣ一最適決定瞬間の認識に必要な状態のチエ
ツク。

そのような状態が立証されたときは、径路ＳＩに続き、
さもなければ径路ＮＯに続いてフエーズＳＹＮＣへ戻る
。ＤＩＢＩＴ一受信ダイビツト （ビツト対）の決定お
よび認識。

この明細書において下記に明らかなように、採用の変調
装置は、２つのビツトに関連する情報を１つの記号にま
とめる。ＰＬＬ−フエーズ１８の間にロードされかつフ
ェーズＲＩＣとＤＥＣとＤＩＢＩＴとの間に処理される
サンプル信号から同期の抽出ＳＧＲＲ一回路網の呼出し
信号の受信側における処理。

このフエーズでは受信された８ビツトのエンベロープが
ロードされかつ処理される。ＡＬＬ一受信されたエンベ
ロープの列よりなるフレームにおける同期状態のチエツ
ク。

そのような状態が立証されたときは径路ＳＩに続き、さ
もなければ径路ＮＯに続き、ついでフエーズＲＡＬＬに
行く。ＲＡＬＬ−フレーム同期状態の回復 １６一加入者により発生されかつ装置ＲＩ（第２図）か
ら来るデータおよび呼出信号のローデイングＳＧＵ一加
入者の呼出信号の処理 Ｕ５一出力レジスタＲＵ（第２図）を介して呼出信号お
よびデータの加入者への放出ＳＧＲＴ一伝送の間の呼出
信号の処理。

このフエーズにおいて、回路網へ転送すべき８ビツトの
工ンベロープが作られる。第４図に示すどのループを実
行するに必要な時間も常に信号Ｔ２の１周期すなわち１
２５マイクロ秒に等しい。

ここで、検討の図面と関連して装置とくにこの発明の目
的であるマイクロプログラム化した装置の全動作につい
て説明する。

以下、例として、１，６００ボ一（Ｂａｕｄ）の変調速
度および１シンボルあたり２ビツトに関する情報伝送（
ダイビツト伝送）を備え、そのような情報伝送から、上
記記載のように３，２００ビツトの伝送速度を導くよう
になる４相差動変調システム（ＤＰＳＫ）を用いると仮
定する。

従つて周波数８キロヘルツ（Ｋ圧）で実行されるタイミ
ング信号Ｔ２のサンプリングから、１シンボルあたり１
，６００と８，０００との比すなわち５サンプルがえら
れる。搬送周波数は１，８００へルツ（ｍ）と仮定する
。

５０％の部分減衰低下（ロールオフ）を有するスペクト
ル整形を採用することにより、変調された信号は、６０
０ヘルツ（比）と３，０００ヘルツ（田）との間で構成
される帯域を有することになる。

この発明の目的であるマイクロプログラム化した装置に
おいては、搬送波発生、４相差動変調システム（ＤＰＳ
Ｋ）信号の変復調、受信信号からの同期抽出、および伝
送部分を抽出された同期にロツクすることに関するすべ
ての動作は、装置ＵＣ（第３図）により制御されるマイ
クロプログラムの制御の下で全般にデイジタル的に実行
される。

上記記載のように加入者装置ＡＵ（第１図）は、データ
信号の変復調および回路網と加入者とから来る呼出信号
の処理の２種の機能を実行する。前者のデータ信号の変
復調は、フエーズＰＯＲＴとＤＩＢＩＴとの間で発生し
、一方後者の呼出信号処理は、フエーズＰＬＬとＳＧＲ
Ｔとの間で発生する（いずれも第４図参照）。既述の如
く、交換機ＡＣ（第１図）はいかなる呼出信号処理を予
知しないから、常にフエーズＰＯＲＴとＤＩＢＩＴとの
間に含まれる変復調動作を遂行し、そしてまた線路と交
換機０Ｃ（第１図）との間の純粋なインタフエースとし
て、フエーズ１６とＵ５と相似な２つのフエーズをデー
タのみに対して行なう。

装置ＡＵ（第１図）の動作を詳細に検討するため、第４
図を使用する。

最初の２つのフエーズＡＣＣとＩＮＩＺについてはすべ
ての論理装置に対して明瞭かつ共通なので、さらに詳細
に説明しない。

どこの加入者も接続されていないときは、装置ＡＵは線
路（第１図の３，ＣＦ，４）を通じて、８ビツトのエン
ベロープからなる決つたビツト列を連続的に送信または
受信する。

例えば送信の場合は８ビツトのエンベロープはつぎの意
味を有する。（１）最初のビツトＦは交番に２進数０と
１とになり、そしてフレーム同期に用いられる（２）
２番目から７番目のビツトは、全部２進数１が伝送され
、加入者の端末装置ＴＤ２が利用できる（自由な）状態
であることを知らせる（３） ８番目のビツトは、２進
数０であり、データ伝送が行われていないことを示す。

最初に、装置ＡＵのマイクロプログラム化した装置ＵＭ
は、単独で前記のエンベロープのビツトを発生する。

つぎに、フエーズＰＯＲＴおよびＴＲ（第４図）で装置
ＡＵ（第１図）は、上記のエンベロープのビツトをダイ
ビツトにグループ化しかつシステムＤＰＳＫに従つて変
調し、その結果信号ＤＰＳＫ振幅を表わすデイジタルサ
ンプルが発生する。上記のサンプルのおのおのの実動作
は、下記に記載するようにして行なわれる。

フエーズＰＯＲＴ（第４図）で、装置ＡＬにおいて正弦
波搬送波の正弦および余弦の現在値を表わす２つのサン
プルを含むデータメモリＭＤの゛ＲＯＭ部分のアドレス
が計算される。

上記の値は接続線１６，１８，１９，プロツタＭＸおよ
びＳＣを介して装置ＡＬへ転送され、装置ＡＬによつて
出力線１５で使用可能状態になる。つぎに上記の値は、
命令Ｃ７に応答して接続線２０を介して装置ＡＬにより
前に供給されたアドレスでデータメモリＭＤのリードお
よびライト部分ＲＡＭ（ランダムアクセスメモリ）に記
憶される。つぎにフエーズＴＲ（第４図）では、信号の
変調が実行される。

データメモリＭＤ（７）ＲＯＭ部分に記録されている定
数の中には、伝送信号の波形整形フイルタの出力の全サ
ンプルが表の形で記録されており、伝送信号の帯域占有
を制限し８キロヘルツのサンプリング周波数で動作させ
る目的で随時取出して使用される。

技術構成上の理由から、そのような波形整形は変調され
た信号ではなく変調する信号、すなわちベースバンドに
対して行われる。

変調を行うために、一般的に電話チヤンネルの変復調器
において起るように１，８００ヘルツの中心周波数を有
する帯域への転移が必要である。

下記に一層よく説明するように、そのような転移は、上
記の波形整形フイルタの２つのサンプルに対して、１，
８００ヘルツ（田）の搬送波の関連する同相（余弦）サ
ンプルと直角位相（正弦）サンプルとをそれぞれ８キロ
ヘルツ（Ｋ圧）の速度で乗算することによりえられ、そ
してそれらの計算はフエーズＰＯＲＴ（第４図）で行な
われかつデータメモリＭＤ（第３図）のランダムアクセ
スメモリＲＡＭの別の部分に記憶される。これらの演算
のため、データメモリＭＤのアドレシングは、制御信号
Ｃ１ （第３図）へ接続された情報および信号Ｓに基づ
き、 （第４図の）フエーズＴＲにおいて装置ＡＬで計
算され、そして接続線２０を介してデータメモリＭＤへ
送られる。

より詳細に述べればフエーズＴＲ（第４図）においては
まず最初に、ダイビツト列における最下位のビツト列と
関連するフイルタの最初のサンプルが、まずアドレスさ
れて読出され、そしてそのサンプルのビツトは、出力の
接続線１６（第３図）に提供されるが、命令Ｃ８に応動
してレジスタＲＧだけに記憶される。つぎに装置ＡＬは
、正弦波状搬送彼の正弦サンプルのアドレスを供給し、
そしてそのアドレスｌは、接続線２０を介してデータメ
モリＭＤへ送られる。

データメモリＭＤからの出力の接続線１６に、搬送波の
正弦サンプルのビツトが存在し、そしてそれらのビツト
はマルチプライヤＭにおいて、以前にレジスタＲＧに記
憶されかつ接続線２１２を介してマルチプライヤＭへ提
供されるフイルタサンプルのビツトで旧動的に組合せ様
式に乗算される。上記の積から生ずるビツトは、マルチ
プライヤＭにより接続線２３を介して標準レジスタＲＤ
へ？送られかつ命令Ｃ４に応じてそのレジスタＲＤに記
憶される。

マルチプレクサＭＸは、命令Ｃ３に応じてレジスタＲＤ
から来る接続線］７を選択し、そしてそれをマルチプレ
タサＭＸの出力の接続線１８へ接，続させ、そしてスケ
ーラＳＣは、予め命令Ｃ２により、上記の信号を、接続
線１８へ接続された入力と接続線１９に接続された出力
に直接に通過させる（２線でのスケーリング）。

命令Ｃ１に応答し、装置ＡＬは、その内部ロードレジス
タの１つに、接続線１９へ接続された入力に存在するビ
ツトの内容を記憶する。

しかる後、ダイビツト列の内のより上位のビツト列に関
連するフイルタの第２のサンプルを読出すために、装置
ＡＬから接続線２０を経て装置ＭＤにアドレスが送られ
、そのサンプルは上記と同様にして接続線１６に出力さ
れ、命令Ｃ８によつてＲＧに記憶される。

搬送波の余弦サンプルのアドレスが、同様にして装置Ａ
Ｌにより接続線２０を介してデータメモリＭＤへ送られ
る。

上記のサンプルに関するビツトは、いつも接続線］６を
介してマルチプライヤＭへ送られ、そしてそこで前にレ
ジスタＲＧに記憶されかつ接続線２２を介してマルチプ
ライヤＭへ提供されたフイルタのサンプルのビツトと乗
算される。マルチプライヤＭで実行されるそのような積
の結果は、接続線２３を介してレジスタＲＤへ伝達され
、そしてそこで命令Ｃ４に応じて記憶される。

その間命令Ｃ３とＣ２とが変化しなかつたからマルチプ
レタサＭＸとスケーラＳＣとは、接続線１７にあるビツ
トを装置ＡＬの接続線１９に直接に伝達し続ける。

命令Ｃ１に応じ、装置ＡＬにおいて、その入力の接続線
１９に存在するビツトは、上記に検討した内部ロードレ
ジスタの内容へ加算され、そしてそこでその和の結果が
記憶される。

そのような結果は、まず装置ＡＬから接続線］５を介し
てマルチプレクサＭＸへ伝達され、つぎに選択命令Ｃ３
に応じて接続線１８を介してマルチプレクサＭＸからス
ケーラＳＣへ伝達される。

スケーラＳＣにおいて、上記の結果は、命令Ｃ２に応答
して最下位の部分へ向う８ビツトスケーリングを受け、
すなわち２８で除算され、その結果最上位ビツトがビツ
ト構成の最下位の部分へ整列されるようになる。この整
列は、装置ＡＬより少ない数のビツト構成を有するＤ／
Ａ変換器への記憶の容量調整として作用する。このよう
にして接続線１５および７を介して線路へ伝送されるべ
き信号ＤＰＳＫのサンプルは、装置ＡＬ内に準備される
。

事実上、装置ＡＬには、波形整形フイルタの２つのサン
プルと、搬送波の正弦および余弦に対応する２つのサン
プルとのそれぞれの積の和から得られたビツト構成が存
在することになる。

上記の準備されたサンプルＤＰＳＫは、接続されている
加入者がない場合ついて既述したように、エンベロープ
の第１のダイビツトよりなる記号に関する５つのサンプ
ルのうちの最初のサンプルである。

上記のサンプルの実際の放出は、フエーズＵ７（第４図
）の間に接続線１５と７と（第３図）を介して装置Ｄ／
Ａに対して発生する。

上記記載のように、おのおののサンプルは、８キロヘル
ツ（Ｋ田）の速度で放出され、ついで装置Ｄ／Ａ（第２
図）によりアナログ形式へ変換され、そして出力フイル
タＦＵにより所要の補間のため淵過されてアナログ信号
として線路３へ送られる。

第２のサンプルは、同じ第１のダイビツトに関する５つ
のサンプルのうちの第２のサンプルである。

第３のサンプルは、上記の５つのサンプルのうちの第３
のサンプルであり、そして以下第６のサンプルへ至り、
その第６のサンプルは、第２のダイビツトの５つのサン
プルのうちの第１のサンプルであり、そして以下同じで
ある。このようにしてえられたエンベロープの伝達は２
０個のサンプルが伝送されたときに終了する。

すなわちエンベロープの４つのダイビツトのための５つ
のサンプルが伝送されたときに終了する。この伝送フエ
ーズのほかに、１２５マイクロ秒のタイミング信号Ｔ２
の周期内に、装置ＡＵは、線路３から来る信号ＤＰＳＫ
を受信しかつ処理することができる。更に詳細に云うな
らば、アナログ形式で線路３に沿つて伝達される上記の
信号ＤＰＳＫは、入カフイルタＦＩにおいてそのノイズ
を沢過され、そしてサンフ０ル・アンド・ホールド回路
ＳＨにおいてサンプルされかつ８キロヘルツ（ＫＩｋ，
）の速度で保持される。

そして装置Ａ／Ｄによりデイジタル形式へ変換され、つ
ぎに接続線８を介してマルチプレクサＭＸ（第３図）へ
送られる。フエーズ１８（第４図）において、上記の接
続線には、サンプル・アンド・ホールド回路ＳＨから得
られるサンプル信号の１つの振幅と正負とをデジタル的
に示す並列のビツト構成が存在する。

なおフエーズ１８（第４図）では、命令Ｃ３（第３図）
によりマルチプレクサＭＸにおいて接続線８へ接続され
る入力が選択されかつ命令Ｃ２によりスケーラＳＣにお
いて接続線１８と１９間の直接接続が保持される。つぎ
に命令Ｃ］は、装置ＡＬへ指令を与え、その入力１９に
存在する受信サンプルのビツトを出力１５へ伝送させる
ようにする。

ついで装置ＡＬは、接続線２０を介してデータメモリＭ
Ｄへアドレスを供給し、そしてそのアドレスへ接続線１
５にあるビツトが記憶される。

そのデータメモリＭＤにおける記憶作用は、命令Ｃ７を
受けたのちに発生する。ここで、いまデータメモリＭＤ
に記憶された上記のビツト構成で示される信号に関し、
伝送フエーズにおいて実行された転移と反対のベースバ
ンドの転移を行なうことが必要である。

このため、上記のビツト構成を搬送波の正弦と余弦との
サンプルで乗算し、伝送フエーズの説明の時に既に検討
したビツト構成と一致させねばならない。

何となれば非コーヒレント形の変調が行なわれているか
らである。またなお存在する撮送周波数の２倍の周波数
の成分を除去できる沢過作用を実行することも必須なこ
とである。このような乗算は、フエーズＴＲ（第４図）
と関連して伝送フエーズで上記に明らかにした手順と完
全に類似の手順に引続いて、フエーズＲＩＣ（第４図）
において乗算プロツクＢＭ（第３図およびプロツクＭＤ
とＭＸとＳＣとを用いることにより装置ＡＬによつて行
なわれる。

なおフエーズＲＩＣにおいては、データメモリＭＤ（第
３図）に記憶された線路の受信信号と搬送波の正弦およ
び余弦のサンプルとの間の積の同相（余弦）および直角
相（正弦）の両方の分岐についてフイルタ作用が行なわ
れる。

そのようなフイルタ作用は、上記の２つの分岐について
２つの同じ横方向フイルタを介して行なわれ、そしてそ
のおのおののフイルタは、既定数Ｌの中間タツプを有す
る。

フイルタ係数は、メモリＭＤｃ７）ＲＯＭの中の、前の
部分とは異なる部分に格納されている。

同様に前の部分とは異なつたデータメモリＭＤのランダ
ムアクセスメモリＲＡＭの部分には、上記記載のように
相互に１２５マイクロ秒離れた順次ｌの数Ｌの瞬間にサ
ンプルされた受信信号の値と、同様に上述のように１２
５マイクロ秒ごとにサンプルされたと仮定される正弦波
状搬送波（同相および直角相）のＬ個のサンプルの値と
の積を示すＬ＋Ｌ個のサンプルが適当なセル内に蓄積さ
れる。フイルタ作用は、装置ＡＬにおいて、フイルタ係
数と上記に考慮したデータメモリＭＤのランダムアクセ
スメモリＲＡＭのメモリセル間の積を総計することによ
り行なわれる。上記のメモリセルは実際上フイルタの遅
延線を形成している。直角相分岐とともに同相分岐のフ
イルタ作用に関する結果は、データメモリＭＤのランダ
ムアクセスメモリＲＡＭに蓄積される。この点で、ラン
ダムアクセスメモリＲＡＭには、ベースバンドで受信さ
れかつ再変換された信フ号の２つのサンプルが存在し、
そしてその一方は同相分岐からえられかつ他方は直角相
分岐からえられるものである。

上記の２つのサンプル信号は、８キロヘルツのタイミン
グ信号Ｔ２の５周期が終了したのち処理されるサンプル
と比較されるため、１シンボルの継続期間にわたりラン
ダムアクセスメモリＲＡＭに保持される。

公知の技術において周知のように、上記の比較は、線路
から受信される信号ＤＰＳＫの順次のシンボル間の位相
偏移に関する情報の抽出に役立ち、これによつて受信シ
ンボルに関するダイビツトを回復することができる。こ
の比較は、実際に現在のサンプルの（同相および直角相
における）フイルタ作用の結果と、５サンプル前にロー
ドされたフイルタ結果との間で行なわれる。この比較を
実行するため、フエーズＲＩＣ（第４図）において、プ
ロツクＡＬ，ＢＭおよびＭＤが共同し、上記に検討した
手順に従つて１連の交さ乗算とそれに続く加算とを実行
し、従来の比較検出器の機能を果たす。

この比較による検出手順の終りに、装置ＡＬの２つのレ
ジスタに２つのサンプルが存在する。

そのおのおののサンプルは、受信されつつあるダイビツ
トの２つのビツトのうちの１つに関連した復調信号を示
す。そしてこの技術分野において周知のように、上記の
復調信号を用いてアイダイヤグラム（Ｅｙｅｄｉａｇｒ
′Ａｍ）すなわちアイパターン（Ｅｙｅｐａｔｔｅｍ；
データ伝送品質の尺度）を可視化させることができるよ
うになる。このようにして第４図のフエーズＲＩＣに関
する機能は終了したが、受信ダイビツトに対する決定は
行なわれなかつた。

この決定は、この明細書で下記に記載するようにつぎの
フエーズＤＥＣおよびＤＩＢＩＴの間に実行される。フ
エーズＤＥＣにおいて、装置ＡＬ（第３図）は、前の比
較作用の終りにえられた２つの復調信号のおのおのの微
係数を計算する。

そのような微係数は、実際には復調された信号のサンプ
ルと、周波数８キロヘルツ（Ｋ圧）のタイミング信号Ｔ
２の２周期前に復調されたサンプルとの間の増分比とし
て計算され、そして中心のサンプルで計算された微係数
に比例する。

微係数の計算は、装置ＡＬによりデータメモリＭＤと共
フ同して行われる。

そのような微係数は、装置ＡＬとデータメモリＭＤとに
より、中心のサンプルの正負符号と乗算することによつ
て相関をとり、復調信号の正負と関係ない微係数の情報
を得る。

両方の復調信号について実行された２つの相関をとられ
た微係数は、２つの同相および直角相分岐に関して相関
された微係数の算術平均に比例する１つの微係数のみを
得るために、装置ＡＬによつて一緒に加算される。

明らかに、復調信号におけると同様に、上記の結果得ら
れた微係数も、信号Ｔ２の速度でお互いに追随する離散
的なデジタル値のシーケンスから成り、そして５つづつ
各受信シンボルと関連する。

おのおののシンボルの５つのデイジタル値のおのおのの
時間平均が実行され、おのおののシンボルの内部で生ず
る微係数の中間的傾向を示す５つの新しい値（微係数サ
ンプル）がえられる。

実際にこの平均値は、装置ＡＬとデ゛一タメモリＭＤと
により計算される。その際これらの装置ＡＬとデータメ
モリＭＤとは、共同して、適正な時定数を備える１次の
循環低域フイルタの働らきを行なう。公知の技術におい
て周知のように、最適決定瞬間はアイダイヤグラムの最
大開放点と一致する。

上記のアイダイヤグラムの状態を厳密に調節する復調信
号の微係数を配置すると、上記のアイ（眼）に対する最
大開放状態は、微係数零の状態へ転移され、そしてその
零は、同じ負のスロープの点に存在する。従つて上記記
載の考慮を基に、もし微係数のサンプルが、正の微係数
サンプルで先行されかつ負の微係数サンプルで追従され
るならば、微係数について上記に検討した５つのサンプ
ルの中で零により近い値を有する微係数サンプルを識別
するだけで十分である。

タイミング信号Ｔ２のおのおのの周期すなわち１２５マ
イタロ秒ごとにこの選択を行なうため、装置ＡＬはまさ
に計算された微係数のサンプルを、すでにデータメモリ
ＭＤに記憶された２つの前のサンプルと比較する。

この比較作用は、下記のようにして行なわれる。

いま計算されたばかりの微係数のサンプルの値を参照符
号Ａで示し、直前の微係数サンプルの値を参照符号Ｂで
示し、そしてそのサンプル信号Ｂの前の微係数サンプル
の値を参照符号Ｃで示す。フエーズＤＥＣにおいて、下
記の４つの状態の発生がチエツクされる。装置ＡＬ（第
３図）が、上記の状態が発生しないことを検出すると直
ちにフエーズＤＥＣからＮＯを経てフエーズＳＹＮＣが
繰返され、線路へのおよび線路からのつぎのＤＰＳＫサ
ンプルを処理することになる。

そうでないならば、参照符号ＳＩで示す径路に従つてフ
エーズＤＩＢＩＴへ通過する。

５つの微係数サンプルのうちから１つを選択すべきであ
るならば、各シンボル区間毎に経路ＮＯを４回と１回の
ＳＩを通らなければならないことは明らかで゛ある。

フエーズＤＩＢＩＴにおいて、装置ＡＬ（第３図）は、
受信ダイビツトに関する決定を行ない、そして上記の４
つの状態を満足した３つ組のサンプル信号の中の中間に
ある微係数サンプルＢに対応する瞬間を、決定のための
最適瞬間として容認す，る。

つぎにフエーズＰＬＬ（第４図）の番であるが、フエー
ズＰＬＬにおいては、装置ＡＬ（第３図）は、微係数サ
ンプルＢの絶対値および正負符号に基づいて、上記記載
の補正係数信号εを発生．し、そしてその補正係数信号
εは、接続線２１を介して装置ＵＴへ送られる。

更に詳しくいうならば装置ＡＬは、サンプルＢの絶対値
既定のしきい値のそれと比較する。

もしそのしきい値を超えないならば、それは考慮中の．
シンボル期間においては補正が必要でないことを意味し
、装置ＡＬは補正のε値を零にする。反対にしきい値を
超えるときは、装置ＡＬはサンプル信号Ｂの符号を検討
し、そしてそれを既定の絶対値をとる補正係数信号εへ
割当てる。その結果、サンプリング・タイミング信号Ｔ
２に基ずき、線路から来る信号をε信号により補正する
演算により、決定瞬間に対応する上記微係数サンプルＢ
の絶対値は最小になる。

このことはすなわち、決定瞬間が前記アイ （眼）の最
大開放の瞬間に対応することを意味する。この点で装置
により行なわれた変復調作用が終了した。

つぎにフエーズＳＧＲＲ（第４図）およびそれに続くフ
エーズが行なわれる。

それ等のフエーズでは加入者および回路網の両方により
発生される呼出信号が処理される。この時点で、もし最
初に考慮した状態すなわちどの加入者も接続中でないか
または接続しつつある状態でもないならば、上記に検討
した伝送すべきエンベロープＦｌｌｌｌｌｌＯが確認さ
れ、そして丁度認識されかつ決定されたダイビツトが、
受信されつつある、やはりＦｌｌｌｌｌｌＯのフオーマ
ツトを有するエンベロープの形成を協力して行なう。も
し反対に、加入者の接続が行われているかあるいは接続
を形成又は解放しつつある場合は、エンベロープは伝送
フエーズでも別のビツト構成をとる。

そのビツト構成は次のようになる。

（１）最初のビツトＦは、いつも論理０と１との間に交
番し、そしてフレーム同期のために用いられる。

（２） ２番目から７番目までのビツトには、送信また
は受信されるデータを形成する論理１および０のビツト
構成か、新データ回路網ＮＲＤ（第１図）から装置ＡＵ
へまたは反対への呼出信号メツセージを形成する既定の
２進ビツト構成かのいずれかがある。

（３） ８番目のビツトは、データ伝送が進行中のとき
すなわち２番目から７番目までのビツト配列がデータの
意味を有するとき、論理１となる。

そうではなくて、２番目から７番目までの上記のビツト
構成が、呼出信号のメツセージを示すとき上記のビツト
は、論理０となる。上記記載のＳＹＮＣからＰＬＬ（第
４図）までのフエーズは、接続が行われているかあるい
は、形成または開放されつつあるときでも、すべてアナ
ログ的に遂行され、そしてこれらの異なつた形式のエン
ベロープを処理する。

フエーズＳＧＲＲにおいて、装置ＡＬ（第３図）は、受
信ダイビツトをビツト毎に調べ、受信エンベロープ内に
おけるその位置を決定する。

この位置を確立するため、装置ＡＬは、８桁で受信ビツ
トの数を計数する。

エンベロープの内部で一たん受信ビツトの位置が検出さ
れると、装置ＡＬは、下記に説明するようにふるまう。
上記記載の計数作用に基づき、もし受信ビツトがビツト
Ｆすなわちフレーム同期ビツトで゛あると仮定すると、
装置ＡＬは、データメモリＭＤと関連して受信エンベロ
ープのフレームアラインメントのチエツク手順を開始す
る。

そのチエツク手順は、基本的にビツトＦのシーケンスに
対し交番に論理０と論理１であることをチエツクするこ
とであリブニーズＡＬＬ（第４図）で行われる。起こり
うる復調誤差によるアラインメント損失をなくすため、
装置ＡＬ（第３図）は、この交番チエツクを２以上の適
当な数のエンベロープまで延長し、そして上記の交番法
則の既定数の違反があつたのちだけ、装置ＡＬはアライ
ンメント外れ状態を決定する。とくに、上記のアライン
メント外れ状態が明らかになつたときは、フエーズＡＬ
Ｌは、参照符号ＮＯで示す径路からフエーズＲＡＬＬへ
通過する。

ＲＡＬＬについては下記に検討する。そうではなくてア
ラインメント状態下では、フエーズＡＬＬは、参照符号
ＳＩで示す径路に沿いフエーズ１６，ＳＧＵ，Ｕ５およ
びＳＧＲＴへ通過する。そしてこれらのフエーズは、こ
のビツトＦの場合、何等の処理動作も実行しない。つい
で再びフエーズＳＹＮＣに達しつぎのビツトを処理する
。フエーズＲＡＬＬにおいて、装置ＡＬ（第３図）に含
まれる８桁カウンタを１ポジシヨンシフトさせることに
より、フレームアラインメントの回復が行なわれ、その
結果つぎに到着するビツトＦとして処理される。

もし全エンベロープにおいて、このビツト （追跡ビツ
ト）が既定回数の間論理０と１との交番状態を満足する
と、それは真にビツトＦと認められ、従つてアラインメ
ントが回復されたと考えられる。

明らかに、上記の検出作用は、２以上の数の受信エンベ
ロープに対して行なわれる。

これは第４図のフローチヤートのフエーズＡＬＬおよび
ＲＡＬＬの多数回の反復を意味している。反対にこの追
跡ビツトが、いかなるアラインメント状態も立証しない
ときは、その追跡ビツトがアラインメント状態を立証で
きることが分るようになるまで、装置ＡＬの８桁レジス
タをさらにシフトさせることにより手順を続行する。

おのおのの受信エンベロープの２番目から７番目までの
ビツトおよび８番目のビツトは、既述のフエーズＳＧＲ
Ｒ（第４図）において、受信されるビツトについて装置
ＡＬ（第３図）により実行される計数動作に基づいて認
識され、そしてデータメモリＭＤ（第３図）のランダム
アクセスメモリＲＡＭの部分に記憶される。

２番目から７番目のビツトに関しては、フエーズＡＬＬ
，ＲＡＬＬ，ｌ６，ＳＧＵ，Ｕ５およびＳＧＲＴは、何
等の演算も実行しない。

８番目のビツトに対しては、フエーズＡＬＬとＲＡＬＬ
とだけが、何等の演算も実行しない。

インターフエースＩＮ（第２図）から来て入力レジスタ
ＲＩを介して装置ＵＭへ伝達される情報の交換について
検討する。

フエーズ１６（第４図）において、接続線１１にあるデ
ータビツトは、マルチプレクサＭＸおよびスケーラＳＣ
を介して装置ＡＬ（第３図）にロードされ、そして接続
線１２にあるシグナリングビツトは、シーケンシヤライ
ザＳＱへ転装される。

フエーズＳＧＵ（第４図）において、前のフエーズ１６
の間にロードされたビツトに基づき、そして線路から受
信されかつフエーズＳＧＲＲで口ードされたエンベロー
プに基づいて、加入者の呼出信号が処理される。特に述
べると、接続線１２（第３図）にあるビツトはシーケン
シヤライザＳＱによつてＲＯＭＩＭＭのアドレス指定を
調整する。

接続線１０および１４にＲＯＭＭＭから放出されるマイ
クロ命令およびマイクロプログラム続行は、ＲＩを経て
加入者から来る呼出し情報に依存するからである。その
うえ、線路から受信されるエンベロープの門８番目のビ
ツトの論理状態が０であるときは、そのエンベロープ０
の２番目から７番目までのビツトに関連する呼出し信号
ビツトは、認識されつつある。その認識により、受信さ
れた呼出し情報が解読されかつ適当な決定がなされうる
ようになる。フエーズＵ５（第４図）においては、前の
フニーズＳＧＵで゛処理されたビツトは、出力レジスタ
ＲＵとインタフエース１Ｎ（第２図）とを介して加入者
へ送られる。フエーズＳＧＲＴ（第４図）においては、
フエーズＳＧＵの処理作用の状態を調整するのと同じ情
報に基づき、伝送フエーズにある回路網呼出しが処理さ
れるかまたは線路へ伝送すべき８ビツトのエンベロープ
が、データメモリＭＤ（第３図）の中に構成されかつ記
憶される。

４つのダイビツトへ分割される上記のエンベロープは、
フエーズＴＲにおいて、引き続く４シンボル時間におい
て上記記載の手順に従つて線路への信号ＤＰＳＫが発生
するために使用される。

この発明の要旨の範囲内で、上記記載の実施例へ種々の
変形を提供することは可能である。

【図面の簡単な説明】

第１図はデータ回路網へのデータ回路網端末装置ＡＵお
よび交換機装置ＡＣのそう入を示す模式図である。 第２図は、第１図の参照符号ＡＵで示す端末装置の部分
を示す構成図である。第３図は、第２図の参照符号ＵＭ
で示すプロツクの詳細構成図である。第４図は、第３図
のプロツクＵＭの動作を説明するフローチヤートである
。ＡＬ・・・・・・マイクロプロセサの計算装置、ＢＭ
・・・・・・乗算プロツク、ＭＤ・・・・・・データメ
モリ、ＭＸ・・・・・・マルチプレクサ、ＳＣ・・・・
・・プログラマブルスケーラ、ＭＭ・・・・・・リード
オンリメモリ、ＳＱ・・・・・・シーケンシヤライザ、
Ｐ・・・・・ルジスタ、０Ｄ・・・・・・デイジタル発
振器、ＤＴ・・・・・・第１の分周器、ＤＰ・・・・・
・プログラマブル分周器、ＤＦ・・・・・・第２の分周
器、ＲＧ・・・・・・第１のレジスタ、Ｍ・・・・・・
マルチプライヤ、ＲＤ・・・・・・第２のレジスタ、Ｐ
ＰＬ・・・・・・位相ロツク型ループ。

Claims (1)

1. 【特許請求の範囲】 １ データ伝送回路網の端末機器および関連交換機を、
   インタフェース、１対のレジスタ、１対の変換器、１対
   のフィルタ、および１つのサンプラと共に構成する基本
   要素であつて実時間の変復調および呼出し機能を行うマ
   イクロプログラム化された装置において、（１）第１ブ
   ロックＵＥは下記： ア マイクロプロセサの計算装置ＡＬ、 イ 読出専用メモリＲＯＭの部分およびランダム・アク
   セスメモリＲＡＭの部分よりなるデータメモリＭＤ、ウ
   バッファメモリとして作用し、前記データメモリＭＤ
   を読出すことによつて得られる並列ビット構成の列を受
   信することができる第１のレジスタＲＧと、前記第１の
   レジスタＲＧの出力に存在する並列ビット構成と前記第
   １のレジスタＲＧの入力に存在する後続の並列ビット構
   成との間の組合わせによる乗算を実行することができる
   乗算器Ｍと、バッファメモリとして作用し、前記乗算器
   の出力に存在する結果を臨時に記憶する第２のレジスタ
   とを含む乗算ブロックＢＭ、エ 前記計算装置ＡＬへ送
   るべきビット構成を選択することができるマルチプレク
   サＭＸ、オ 前記マルチプレクサＭＸによつて選択され
   たビット構成に対して、２のべきに等しいモジユラスで
   乗算および（または）除算を実行することができるプロ
   グラマブル・スケーラＳＣにより構成され、（２）第２
   ブロックＵＣは制御装置より成り；（３）第３ブロック
   ＵＴは下記：ア 基本周波数ｆ＿０を発生することがで
   きるデジタル発振器ＯＤ、イ 前記基本周波数ｆ＿０を
   ３で除し主時刻信号Ｔ１を発生することができる第１の
   分周器ＤＴ、 ウ 前記基本周波数ｆ＿０を、既定の係数Ｎに前記計算
   装置ＡＬにより各シンボル間隔毎に算出される補正係数
   εを増分または減分して得られる数で除算し、プログラ
   ム可能な周波数ｆａを発生することができるプログラマ
   ブル分周器ＤＰ、エ 前記プログラマブル分周器ＤＰに
   より発生されたプログラムされた周波数ｆａを３つの定
   数で除算し、前記１対のレジスタ、１対の変換器および
   サンプラのための３つのタイミング信号Ｔ２，Ｔ３，Ｔ
   ４を得ることができる第２の分周器ＤＦよりなり；上記
   ３つの動作ブロックＵＥ，ＵＣ，ＵＴよりなることを特
   徴とするマイクロプログラム化された装置。 ２ 前記回路網端末機器において、前記第１のブロック
   ＵＥと第３のブロックＵＴは結合して動作しかつ局部的
   なタイミングを回路網のタイミングに対して周波数およ
   び位相の両面から完全に従属せしめるようにプログラム
   されており、前記の従属は、前記プログラマブル分周器
   ＤＰ、前記第２の分周器ＤＦ、前記３つのタイミング信
   号のうち第１の信号Ｔ２を前記１対の変換器のうちのア
   ナログ・デジタル変換器と前記サンプラへ搬送する接続
   線、前記アナログ・デジタル変換器、前記計算装置ＡＬ
   、および前記補正係数εを前記プログラマブル分周器Ｄ
   Ｐへ搬送する接続線からなる位相ロック型ループＰＬＬ
   を介して実現されることを特徴とする特許請求の範囲第
   １項記載のマイクロプログラム化された装置。 ３ 前記端末機器に前記従属作用を実現させるため、前
   記第２の分周器ＤＦにより発生される前記３つのタイミ
   ング信号Ｔ２，Ｔ３，Ｔ４の周波数を、前記計算装置Ａ
   Ｌにより復調信号の微係数を計算して復調信号の最大絶
   対値の点の前記微係数の絶対値を考慮することにより求
   められる前記補正係数εに比例する偏移係数（ｆ＿０／
   Ｎ）・εによつて、実時間で変化することを特徴とする
   特許請求の範囲第１項または第２項に記載のマイクロプ
   ログラム化された装置。