JPS5953583B2 - 切替装置 - Google Patents
切替装置Info
- Publication number
- JPS5953583B2 JPS5953583B2 JP53067793A JP6779378A JPS5953583B2 JP S5953583 B2 JPS5953583 B2 JP S5953583B2 JP 53067793 A JP53067793 A JP 53067793A JP 6779378 A JP6779378 A JP 6779378A JP S5953583 B2 JPS5953583 B2 JP S5953583B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- input
- control device
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明はブロック単位の切替を行う切替装置に関し、特
に任意の個別切替を必要とする切替装置の改良に関する
ものである。
に任意の個別切替を必要とする切替装置の改良に関する
ものである。
第１図に示す様に入出力装置１と１：１に接続された個
別切替装置２によつて現用制御装置３に接続されている
任意の入出力装置１を予備制御装置３に個別に切替えて
テストを行う方法。
別切替装置２によつて現用制御装置３に接続されている
任意の入出力装置１を予備制御装置３に個別に切替えて
テストを行う方法。
または第２図に示す様にブロック単位に切替える機能を
有するブロック切替装置５にテスト専用の入出力装置１
を接続し、予備制御装置３を使つてテストを行う方法が
あつた。
有するブロック切替装置５にテスト専用の入出力装置１
を接続し、予備制御装置３を使つてテストを行う方法が
あつた。
第１図に示した個別に切替える方法では現用制御装置が
ダウンした場合、接続されている入出力装置の数だけ個
別切替装置を予備制御装置に切替なければならず面倒で
あつた。
ダウンした場合、接続されている入出力装置の数だけ個
別切替装置を予備制御装置に切替なければならず面倒で
あつた。
また個別切替装置相互間にインターロックがかからない
ため同時に同じ予備制御装置の入出力装置対応部に入出
力装置を接続してしまうことがあつた。第２図に示した
ブロック単位に切替える方法ではテストに使用可能な入
出力装置があつてもブロック単位の切替しかできないた
め、テスト専用の入出力装置を必要とし、不経済であつ
た。
ため同時に同じ予備制御装置の入出力装置対応部に入出
力装置を接続してしまうことがあつた。第２図に示した
ブロック単位に切替える方法ではテストに使用可能な入
出力装置があつてもブロック単位の切替しかできないた
め、テスト専用の入出力装置を必要とし、不経済であつ
た。
この発明の目的とするとこぉは上記の如き従来の問題点
を除去するものであり、専用の入出力装置を持つことな
く現用制御装置に接続されている任意の入出力装置を使
つてテストを行うために予備制御装置に切替可能ならし
める切替装置を提供することにある。
を除去するものであり、専用の入出力装置を持つことな
く現用制御装置に接続されている任意の入出力装置を使
つてテストを行うために予備制御装置に切替可能ならし
める切替装置を提供することにある。
この発明の特徴とするところは現用制御装置がダウンし
た場合に予備の制御装置に入出力装置を一斉に切替える
ためのブロック切替回路とテスト時に現用制御装置に接
続されている任意の入出力装置を任意の数だけ予備制御
装置に個別に切替える個別切替回路を設け、ブロック切
替と個別切替の双方を可能にし、しかも切替回路相互間
にインターロック機能を有するところである。
た場合に予備の制御装置に入出力装置を一斉に切替える
ためのブロック切替回路とテスト時に現用制御装置に接
続されている任意の入出力装置を任意の数だけ予備制御
装置に個別に切替える個別切替回路を設け、ブロック切
替と個別切替の双方を可能にし、しかも切替回路相互間
にインターロック機能を有するところである。
次に本発明の実施例につき図面を用いて詳細に説明する
。
。
第３図は本発明の実施例である切替装置のブロック図で
ある。
ある。
切替装置８は制御装置３と入出力装置１の間にノあつて
、ブロック単位の切替と個別切替を行う装置である。
、ブロック単位の切替と個別切替を行う装置である。
ブロック単位の切替えを制御するブロック切替制御部１
１と個別切替えを制御する個別切替制御部１２、インタ
ーロックの制御をするインターロｉツク制御回路１３、
ブロック単位に切替えるブロック切替回路９、個別に切
替える個別切替回路１０から構成されている。
１と個別切替えを制御する個別切替制御部１２、インタ
ーロックの制御をするインターロｉツク制御回路１３、
ブロック単位に切替えるブロック切替回路９、個別に切
替える個別切替回路１０から構成されている。
次に切替装置の動作について述べる。
例えば現用Ａの制御装置３がダウンした場合には現用Ａ
の制御装置３に接続されている全ての入出力装置１ （
ＤＡｌ〜ＤＡｎ）を予備制御装置３に切替えることにな
る。
の制御装置３に接続されている全ての入出力装置１ （
ＤＡｌ〜ＤＡｎ）を予備制御装置３に切替えることにな
る。
切替えはフ狛ツク制御部１１のＡから発せられたプロツ
ク切替信号によつてプロツタ切替回路９が働き現用Ａの
制御装置３に接続されている入出力装置１のＤＡｌ〜Ｄ
Ａｎは現用Ａの制御装置３の入出力装置対応部４のＡ１
〜Ａｎから予備制御装置３の入出力対応部４のＡ１〜Ｎ
１・・・・・・Ａｎ−Ｎｎに一斉に切替わる。又テスト
時に任意の入出装置１をテスト用として切替使用する場
合、例えば入出力装置１のＤＡｌをテスト用とする場合
には個別切替制御部１２のＡ１から発せられた個別切替
信号により個別切替回路１０の１Ａ１が働き現用Ａの制
御装置３の入出力装置対応部４のＡ１に接続されている
入出力装置］のＤＡｌは予備制御装置３の入出力装置対
応部４のＡ１〜Ｎ１に切替わる。個別切替制御信号と同
時に発せられたインターロツタ制御信号により複数の入
出２力装置１が同時に予備制御装置３の入出力装置対応
部４に接続することはない。以上述べた如き構成である
から本発明にあつては次の如き効果が得られる。
ク切替信号によつてプロツタ切替回路９が働き現用Ａの
制御装置３に接続されている入出力装置１のＤＡｌ〜Ｄ
Ａｎは現用Ａの制御装置３の入出力装置対応部４のＡ１
〜Ａｎから予備制御装置３の入出力対応部４のＡ１〜Ｎ
１・・・・・・Ａｎ−Ｎｎに一斉に切替わる。又テスト
時に任意の入出装置１をテスト用として切替使用する場
合、例えば入出力装置１のＤＡｌをテスト用とする場合
には個別切替制御部１２のＡ１から発せられた個別切替
信号により個別切替回路１０の１Ａ１が働き現用Ａの制
御装置３の入出力装置対応部４のＡ１に接続されている
入出力装置］のＤＡｌは予備制御装置３の入出力装置対
応部４のＡ１〜Ｎ１に切替わる。個別切替制御信号と同
時に発せられたインターロツタ制御信号により複数の入
出２力装置１が同時に予備制御装置３の入出力装置対応
部４に接続することはない。以上述べた如き構成である
から本発明にあつては次の如き効果が得られる。
（１）オンライン中であつても任意の入出力装置をテス
ト用として切替可能であるから、テストのために専用の
入出力装置を準備する必要がなくなる。
ト用として切替可能であるから、テストのために専用の
入出力装置を準備する必要がなくなる。
（２）切替回路相互間にインターロツクがかかるため同
一の予備制御装置の入出力対応部に服数の入出力装置を
接続する切替ミスを防止できる。
一の予備制御装置の入出力対応部に服数の入出力装置を
接続する切替ミスを防止できる。
第１図は従来の個別切替による方法のプロツタ図。
第２図は従来のプロツク切替による方法のプロツク図。
第３図は本発明の一実施例を示す切替装置のプロツク図
である。１・・・・・・入出力装置、２・・・・・・個
別切替装置、３・・・・・・制御装置、４・・・・・・
入出力装置対応部、５・・・・・・プロツク切替装置、
６・・・・・・プロツク切替回路、７・・・・・・フ狛
ツク切替制御部、８・・・・・・切替装置、９・・・・
・・プロツク切替回路、１０・・・・・・個別切替回路
、］１・・・・・・プロツク切替制御部、１２・・・・
・・個別切替制御部、］３・・・・・・インターロツク
制御回路。
第３図は本発明の一実施例を示す切替装置のプロツク図
である。１・・・・・・入出力装置、２・・・・・・個
別切替装置、３・・・・・・制御装置、４・・・・・・
入出力装置対応部、５・・・・・・プロツク切替装置、
６・・・・・・プロツク切替回路、７・・・・・・フ狛
ツク切替制御部、８・・・・・・切替装置、９・・・・
・・プロツク切替回路、１０・・・・・・個別切替回路
、］１・・・・・・プロツク切替制御部、１２・・・・
・・個別切替制御部、］３・・・・・・インターロツク
制御回路。
Claims (1)
- １ 複数の制御装置とそれらの共通な予備制御装置をも
つ待機系オンライン電子計算機システムで制御装置と入
出力装置の間にあつて制御装置の予備切替を行う切替装
置において制御装置に対応したブロック単位の切替を行
なう手段と、任意の入出力装置を任意の数だけ予備制御
装置に個別切替せしめ且つ、個別切替した入出力装置に
対して切替えを禁止するインターロックの機能とをもつ
ことを特徴とする切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53067793A JPS5953583B2 (ja) | 1978-06-07 | 1978-06-07 | 切替装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53067793A JPS5953583B2 (ja) | 1978-06-07 | 1978-06-07 | 切替装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54159137A JPS54159137A (en) | 1979-12-15 |
| JPS5953583B2 true JPS5953583B2 (ja) | 1984-12-26 |
Family
ID=13355175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53067793A Expired JPS5953583B2 (ja) | 1978-06-07 | 1978-06-07 | 切替装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953583B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486826A (en) * | 1981-10-01 | 1984-12-04 | Stratus Computer, Inc. | Computer peripheral control apparatus |
| JPS5943451A (ja) * | 1982-09-02 | 1984-03-10 | Ohkura Electric Co Ltd | インテリジエント予備機能を有する信号処理装置 |
-
1978
- 1978-06-07 JP JP53067793A patent/JPS5953583B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54159137A (en) | 1979-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5953583B2 (ja) | 切替装置 | |
| JPS59135600A (ja) | プロセス信号の処理装置 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JPH06214601A (ja) | 設備制御装置のバックアップ装置 | |
| JPS6093502A (ja) | デイジタル制御装置の出力保持方式 | |
| JPS63109546A (ja) | プログラムデバツグシステム | |
| JPS6374188A (ja) | 機能ブロツク選択装置 | |
| JPH03269735A (ja) | マイクロプロセッサボードのテスト処理方式 | |
| JP2591110B2 (ja) | 信号切替方式 | |
| JP2638033B2 (ja) | 回線多重化装置の制御装置 | |
| JPS6259813B2 (ja) | ||
| JPS63249244A (ja) | メモリ制御方式 | |
| JPS60205619A (ja) | デ−タ処理装置の立上げ方式 | |
| JPH03111945A (ja) | プログラマブル制御装置 | |
| JPS62262107A (ja) | エミユレ−タ用ｐｉｏシミユレ−タ装置 | |
| JPS59111596A (ja) | テストシステム | |
| JPS6311700B2 (ja) | ||
| JPH0487535A (ja) | ブレーカ集中監視装置 | |
| JPS61186043A (ja) | ステ−タス信号検出方式 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPH01108669A (ja) | 分散処理システム | |
| JPH01149637A (ja) | ポーリング制御応答監視方式 | |
| JPH02135551A (ja) | スロット位置指定によるアドレス選択方法 | |
| JPS6371761A (ja) | オンラインシステムのシステム条件定義方式 | |
| JPH0530059A (ja) | 遠隔制御方式 |