JPS595359A - 入出力命令のキユ−イング方法 - Google Patents
入出力命令のキユ−イング方法Info
- Publication number
- JPS595359A JPS595359A JP57114246A JP11424682A JPS595359A JP S595359 A JPS595359 A JP S595359A JP 57114246 A JP57114246 A JP 57114246A JP 11424682 A JP11424682 A JP 11424682A JP S595359 A JPS595359 A JP S595359A
- Authority
- JP
- Japan
- Prior art keywords
- input
- queue
- channel
- output
- output instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、中央処理装置が入出力機器に対して発する入
出力命令のキューイング方法に関する。
出力命令のキューイング方法に関する。
技術の背景
ＣＰＵ （中央処理装置）と１０（入出力機器）との間
のデータ授受に使用される入出力命令はＣＰＵから発行
されるが、この命令はチャ永ルまたはその下位の指定し
たｉｏが使用できる場合に限って受は付けられるので、
チャネルやｌｂの使用頻度が高くなるにつれ命令受付確
率は低下する。入出力命令が受は付けられずにＣＰＵに
はね返されると、ＣＰＵはチャネルや１６が空いて要求
を受は付けるまで何度も入出力命令を再スケジュールし
て出し直す必要がある。しかし、これはＣＰＵ本来の演
算能力を低下させるので、一般にはチャネルやｌｂが使
用中なら該命令をスタックし、該当するｉｏがフリーに
なった時点で該命令を実行するというキューイング方法
を採る。
のデータ授受に使用される入出力命令はＣＰＵから発行
されるが、この命令はチャ永ルまたはその下位の指定し
たｉｏが使用できる場合に限って受は付けられるので、
チャネルやｌｂの使用頻度が高くなるにつれ命令受付確
率は低下する。入出力命令が受は付けられずにＣＰＵに
はね返されると、ＣＰＵはチャネルや１６が空いて要求
を受は付けるまで何度も入出力命令を再スケジュールし
て出し直す必要がある。しかし、これはＣＰＵ本来の演
算能力を低下させるので、一般にはチャネルやｌｂが使
用中なら該命令をスタックし、該当するｉｏがフリーに
なった時点で該命令を実行するというキューイング方法
を採る。
従来技術と問題点 、
従来の入出力命令のキュースタックは、メインメモリに
デバイスに相当してサブチャネルがあるがそのサブチャ
ネル内に置き、そして咳サブチャネル内にポインタを持
たせるという方法をとるのが普通である。しかし、この
方法では毎回メインメモリをアクセスする必要があるの
で、チャネル側で処理するにしても時間がかかる欠点が
ある。
デバイスに相当してサブチャネルがあるがそのサブチャ
ネル内に置き、そして咳サブチャネル内にポインタを持
たせるという方法をとるのが普通である。しかし、この
方法では毎回メインメモリをアクセスする必要があるの
で、チャネル側で処理するにしても時間がかかる欠点が
ある。
発明の目的
本発明は、キューイングに必要なスタックをチャネル側
に置くことでキュー処理の時間を短縮しようとするもの
である。
に置くことでキュー処理の時間を短縮しようとするもの
である。
発明の構成
本発明は、複数のチャネルを管理するチャネルプロセッ
サを通して各チャネルの下位に接続された入出力機器に
中央処理装置から入出力命令を与えるシステムで、指定
したチャネルまたは入出力機器が使用中であるときに該
入出力命令を一時スタックするキューイング方法におい
て、複数の入出力命令をスタック可能なキュー管理用テ
ーブルを該チャネルプロセッサ側に設け、そして中央処
理装置から入出力命令が出される度に所要事項を該テー
ブルに取り込み、そしてデキュー要求があるとき該テー
ブルをアクセスして処理持ち入出力命令を先頭から実行
開始させることを特徴とするが、以下図示の実施例を参
照しながらこれを詳細に説明する。
サを通して各チャネルの下位に接続された入出力機器に
中央処理装置から入出力命令を与えるシステムで、指定
したチャネルまたは入出力機器が使用中であるときに該
入出力命令を一時スタックするキューイング方法におい
て、複数の入出力命令をスタック可能なキュー管理用テ
ーブルを該チャネルプロセッサ側に設け、そして中央処
理装置から入出力命令が出される度に所要事項を該テー
ブルに取り込み、そしてデキュー要求があるとき該テー
ブルをアクセスして処理持ち入出力命令を先頭から実行
開始させることを特徴とするが、以下図示の実施例を参
照しながらこれを詳細に説明する。
発明の実施例
第１図以下は本発明の実施例を示す図で、第１図はチャ
ネル側でＣＰＵからの入出力命令を何個、どのような順
序でスタックしているか等を示すテーブルＱＣＢ （Ｑ
ｕｅｕｅ ｃｏｎｔｒｏｌ ｂｌｏｃｋ ）の説明図
である。このテーブルＱＣＢはキューが多ければ複数個
設けられることもあり、また不要時は消滅させることが
できる。１つのＱＣＢは１６のエレメント＃０〜＃１５
を備える。このうちのエレメント＃ｌ〜＃１５は１５個
の入出力命令に関するキュー情報をスタックする部分、
エレメント＃０はそれらのエレメントを管理する部分で
ある。
ネル側でＣＰＵからの入出力命令を何個、どのような順
序でスタックしているか等を示すテーブルＱＣＢ （Ｑ
ｕｅｕｅ ｃｏｎｔｒｏｌ ｂｌｏｃｋ ）の説明図
である。このテーブルＱＣＢはキューが多ければ複数個
設けられることもあり、また不要時は消滅させることが
できる。１つのＱＣＢは１６のエレメント＃０〜＃１５
を備える。このうちのエレメント＃ｌ〜＃１５は１５個
の入出力命令に関するキュー情報をスタックする部分、
エレメント＃０はそれらのエレメントを管理する部分で
ある。
ＱＣＢが複数個ある場合は、最初のＱＣＢの＃０エレメ
ントがＱＣＢ全体の制御に関する情報を含む、エレメン
ト＃０は図示のようにＱＢ、ＱＣ。
ントがＱＣＢ全体の制御に関する情報を含む、エレメン
ト＃０は図示のようにＱＢ、ＱＣ。
ＮＱＰ、ＢＱＰ、ＤＱＰ、およびＱＰからなり、そのキ
ューイングビットＱＢは１６ビツト構成で、第１〜第１
５ビツトが、エレメント＃１〜＃１５のそれぞれがデキ
ュー（ｄｅｑｕｅｕｅ ）待ちであるか否かをビット対
応で表示する０例えば第五ビットに１１″を立ててエレ
メント＃量がデキエー待ちであることを示す、第０ビツ
トは＃０エレメントに対応するが、このエレメントはＱ
ＣＢ制御用でキューが立つことはないので不使用、具体
的には０とする。待機していた入出力命令が実行される
と当咳エレメント内のマスクデータＭ Ａ、 Ｓ Ｋの
逆データとキューイングビットＱＢの論理積をとってそ
のエレメントをデキューする（ＱＢの該当ビットを０″
にする）、キューカウントＱＣは現にキューされている
命令の総数（ＱＣＢが複数個ならその全ＱＣＢのキュー
数）を示し、新たにキューされると＋１、逆にデキュー
されると−１される。ネクストＱＣＢポインタＮＱＰは
、エレメント＃ｌ〜＃１５の全てにキューがあり更に１
６個目以降のキューがあると次のテーブルＱＣＢが作ら
れるが、そのＱＣＢのアドレスを示す。このようにして
複数のＱＣＢがチェインされる。バックＱＣＢポインタ
ＢＱＰはこの場合に１つ前のＱＣＢアドレスを示す、こ
れらのＱＣＢチェインポインタＮＱＰ、ＢＱＰは複数の
ＱＣＢが作られる場所が後述するローカルストレージし
ｓ内のように予め固定的に設定される場合には必ずしも
必要ない、ＱＰはどのエレメントまでキューされている
かを示すキューポインタで、カレントＱＣＢナンバー（
ＴＪＡ在、命令実行順番にあるＱＣＢの番号）とＱＣＢ
内キューカウントＱＣがら構成される。
ューイングビットＱＢは１６ビツト構成で、第１〜第１
５ビツトが、エレメント＃１〜＃１５のそれぞれがデキ
ュー（ｄｅｑｕｅｕｅ ）待ちであるか否かをビット対
応で表示する０例えば第五ビットに１１″を立ててエレ
メント＃量がデキエー待ちであることを示す、第０ビツ
トは＃０エレメントに対応するが、このエレメントはＱ
ＣＢ制御用でキューが立つことはないので不使用、具体
的には０とする。待機していた入出力命令が実行される
と当咳エレメント内のマスクデータＭ Ａ、 Ｓ Ｋの
逆データとキューイングビットＱＢの論理積をとってそ
のエレメントをデキューする（ＱＢの該当ビットを０″
にする）、キューカウントＱＣは現にキューされている
命令の総数（ＱＣＢが複数個ならその全ＱＣＢのキュー
数）を示し、新たにキューされると＋１、逆にデキュー
されると−１される。ネクストＱＣＢポインタＮＱＰは
、エレメント＃ｌ〜＃１５の全てにキューがあり更に１
６個目以降のキューがあると次のテーブルＱＣＢが作ら
れるが、そのＱＣＢのアドレスを示す。このようにして
複数のＱＣＢがチェインされる。バックＱＣＢポインタ
ＢＱＰはこの場合に１つ前のＱＣＢアドレスを示す、こ
れらのＱＣＢチェインポインタＮＱＰ、ＢＱＰは複数の
ＱＣＢが作られる場所が後述するローカルストレージし
ｓ内のように予め固定的に設定される場合には必ずしも
必要ない、ＱＰはどのエレメントまでキューされている
かを示すキューポインタで、カレントＱＣＢナンバー（
ＴＪＡ在、命令実行順番にあるＱＣＢの番号）とＱＣＢ
内キューカウントＱＣがら構成される。
このキューポインタＱＰは新たにキューされた場合、キ
ューイングビットＱＢの対応するエレメントビットがオ
ン（“１″）になり、この結果キューカウントＱＣが＋
１されることでＱＰ＋１となる。ＤＱＰは逆にどのエレ
メントまでデキューされているかを示すデキューポイン
タで、同様に当該ＱＣＢナンバーとＱＣＢ内キューカウ
ントＱＣから構成される。このデキューポインタは新た
にデキューされた場合、キューイングビットＱＢの対応
するエレメントビットがオフ１０″）になり、この結果
キューカウントＱＣが−１されることでＤＱＰ−１とな
る０以上は管理用のエレメント＃０についてである。
ューイングビットＱＢの対応するエレメントビットがオ
ン（“１″）になり、この結果キューカウントＱＣが＋
１されることでＱＰ＋１となる。ＤＱＰは逆にどのエレ
メントまでデキューされているかを示すデキューポイン
タで、同様に当該ＱＣＢナンバーとＱＣＢ内キューカウ
ントＱＣから構成される。このデキューポインタは新た
にデキューされた場合、キューイングビットＱＢの対応
するエレメントビットがオフ１０″）になり、この結果
キューカウントＱＣが−１されることでＤＱＰ−１とな
る０以上は管理用のエレメント＃０についてである。
ＱＣＢのエレメント＃１〜＃１５の構成は起動情報、１
６機番、ＣＡＷ、ＣＨＰパス情報、ｕｃＷアドレス、及
びマスクデータからなる。起動情報はＣＰＵから起動さ
れた時の情報であり、ここにはＣＰＵ側のコントロール
レジスタＣＲＯのビット０ （Ｂｌｏｃｋ ｍｕｌｔｌ
ｐｌｅｘｌｎｇ ｂｉｔ ）のコピー或いはプログラ
ム ステータスワードＰＳＷ内のＥＣモードビット等が
入る。１０機番は起動時に指定されたデバイス機番で、
ＣＨＰ （チャネルプロセッサ）パス情報を用いて別パ
スへのりトライ時にも使用される。ＵＣＷアドレスは１
０機番に対応したＵＣＷの先頭アドレスを示す。これは
１６ビツトで、チャネルアドレスＣＩＡ、コントロール
ユニットアドレスＣＵＡ、デバイスアドレスＤＶＡから
なる。
６機番、ＣＡＷ、ＣＨＰパス情報、ｕｃＷアドレス、及
びマスクデータからなる。起動情報はＣＰＵから起動さ
れた時の情報であり、ここにはＣＰＵ側のコントロール
レジスタＣＲＯのビット０ （Ｂｌｏｃｋ ｍｕｌｔｌ
ｐｌｅｘｌｎｇ ｂｉｔ ）のコピー或いはプログラ
ム ステータスワードＰＳＷ内のＥＣモードビット等が
入る。１０機番は起動時に指定されたデバイス機番で、
ＣＨＰ （チャネルプロセッサ）パス情報を用いて別パ
スへのりトライ時にも使用される。ＵＣＷアドレスは１
０機番に対応したＵＣＷの先頭アドレスを示す。これは
１６ビツトで、チャネルアドレスＣＩＡ、コントロール
ユニットアドレスＣＵＡ、デバイスアドレスＤＶＡから
なる。
第２図はチャネルプロセッサＣＨＰのアイドルループの
説明図である。ＣＨＰは第５図に示すように複数のチャ
ネルＣＨの上位に位置する管理、制御用のプロセッサで
、それ自身独立したマイクロプログラムで動作する。各
チャネルＣＨの下位にはコントロールユニットＣＵが接
続され、更にその下位に個々のデバイス（ｉ／δ）ＤＶ
が接続される。ＭＳはメインストレッジである。第６図
はチャネルプロセッサＣＨＰの詳細で、ＬＳはテーブル
ＱＣＢなどを格納するローカルストレンジ、Ｃ８は第２
図のアイドルループおよび後述するキュー処理、デキュ
ー処理等のプログラムを内蔵するコントロールストレッ
ジ、ＲＥＧ＋は要求レジスタ、Ａ／Ｓはアダー／シフタ
ーである。
説明図である。ＣＨＰは第５図に示すように複数のチャ
ネルＣＨの上位に位置する管理、制御用のプロセッサで
、それ自身独立したマイクロプログラムで動作する。各
チャネルＣＨの下位にはコントロールユニットＣＵが接
続され、更にその下位に個々のデバイス（ｉ／δ）ＤＶ
が接続される。ＭＳはメインストレッジである。第６図
はチャネルプロセッサＣＨＰの詳細で、ＬＳはテーブル
ＱＣＢなどを格納するローカルストレンジ、Ｃ８は第２
図のアイドルループおよび後述するキュー処理、デキュ
ー処理等のプログラムを内蔵するコントロールストレッ
ジ、ＲＥＧ＋は要求レジスタ、Ａ／Ｓはアダー／シフタ
ーである。
チャネルプロセッサＣＨＰでプログラムは常時Ｃ８内の
アイドルループを回っており、各々の要求があるか否か
を常に監視している。アイドルループには第２図に示す
ように、ｃｐｕｏ起動有無、デキュー要求有無、チャネ
ル割込要求有無各判定機能が含まれ、要求がなければプ
ログラムは単純にこれらを素通りして循環している。Ｃ
ＰＵから入出力命令５ｉＯＰが発行されると要求レジス
タＲＥＧ＋中のＣＰＵ０起動のビットがオンになり、Ｃ
８のプログラムはこれを監視しているので直ちにその処
理に入る。またこのときＣＰＵよりＰｓｗのＥＣモード
ピット、コントロールレジスタＯＲＯのビット０ （
ｂｌｏｃｋ ｍｕｌｔｌｐｌｅｘｉｎｇ ｂｉｔ ）
、１６機番（起動機番）などが送られて来て、これが
Ｘ、Ｙレジスタに取り込まれる。レジスタＲＥＧ１の起
動ビットがオンになったことによりＣＨＰはメインスト
レッジＭＳからチャネルアドレスワードＣＡＷをフェッ
チし、フォーマットをチェック後、空キューを調ぺＣＣ
−０応答（この意味は後述する）でｃｐｕとの結合を解
除する。この後テーブルＱＣＢを調べてそのキューイン
グビットＱＢが示す空エレメントに上記起動情報をセッ
トする。このときキューカウントＱＣおよびキューポイ
ンタＱＰを共に＋１し、またキューイングビットＱＢの
該当するエレメントビットをオンにしてキュー処理を終
る。このＱＣＢ作成はＸ、Ｙレジスタ、アダーシフタＡ
／Ｓ、ＬＳのワークエリアを利用して行なう。５ｓｏｐ
命令でない場合は、当該命令の処理に入る。１０処理が
終った、コンド・ロールユニットＣＵがフリーになった
、またはチャネルＣＨがフリーになったときはデキュー
処理が上り、その処理が行われると共に処理待ち１６の
起動が行なわれる。チャネル割込み処理ルーチンは要求
があればそれを処理し、なければ素通りする。
アイドルループを回っており、各々の要求があるか否か
を常に監視している。アイドルループには第２図に示す
ように、ｃｐｕｏ起動有無、デキュー要求有無、チャネ
ル割込要求有無各判定機能が含まれ、要求がなければプ
ログラムは単純にこれらを素通りして循環している。Ｃ
ＰＵから入出力命令５ｉＯＰが発行されると要求レジス
タＲＥＧ＋中のＣＰＵ０起動のビットがオンになり、Ｃ
８のプログラムはこれを監視しているので直ちにその処
理に入る。またこのときＣＰＵよりＰｓｗのＥＣモード
ピット、コントロールレジスタＯＲＯのビット０ （
ｂｌｏｃｋ ｍｕｌｔｌｐｌｅｘｉｎｇ ｂｉｔ ）
、１６機番（起動機番）などが送られて来て、これが
Ｘ、Ｙレジスタに取り込まれる。レジスタＲＥＧ１の起
動ビットがオンになったことによりＣＨＰはメインスト
レッジＭＳからチャネルアドレスワードＣＡＷをフェッ
チし、フォーマットをチェック後、空キューを調ぺＣＣ
−０応答（この意味は後述する）でｃｐｕとの結合を解
除する。この後テーブルＱＣＢを調べてそのキューイン
グビットＱＢが示す空エレメントに上記起動情報をセッ
トする。このときキューカウントＱＣおよびキューポイ
ンタＱＰを共に＋１し、またキューイングビットＱＢの
該当するエレメントビットをオンにしてキュー処理を終
る。このＱＣＢ作成はＸ、Ｙレジスタ、アダーシフタＡ
／Ｓ、ＬＳのワークエリアを利用して行なう。５ｓｏｐ
命令でない場合は、当該命令の処理に入る。１０処理が
終った、コンド・ロールユニットＣＵがフリーになった
、またはチャネルＣＨがフリーになったときはデキュー
処理が上り、その処理が行われると共に処理待ち１６の
起動が行なわれる。チャネル割込み処理ルーチンは要求
があればそれを処理し、なければ素通りする。
第３図はチャネルプロセッサＣＨＰによるキュー処理の
動作フローである。但し説明を簡単にするためテーブル
ＱＣＢは１組だけ設定しであるものとする。このためキ
ューカウントＱＣがキュー用のエレメント＃１〜＃１５
の個数１５に達している場合（ＱＣ＞１５）は新たな入
出力命令を受付けることができないのでコンディション
コードをＣＣ＝２にセットする。これはチャネルがビジ
ーであることを示し、ＣＰＵに命令の再発行を指示する
。セット後はＣＨＰとＣＰＵとの結合が解かれる（ＣＰ
Ｕリリース）。ＱＣ≦１４であればメインストレッジＭ
Ｓからチャネルプログラムの先頭を指示するＣＡＷ （
チャネル・アドレス・ワード）をフェッチする。そして
ＣＡＷのフォーマットチェックの結果が不良（ＮＧ）で
あればＣＣ−１（これはプログラムチェック結果不良を
示す）にセットし、プログラムチェックを報告して終了
する。良（ＯＫ）であればＣＧ−０（これは正常に受付
けたを示す）にセットしてＣＰＵをレリーズする。次い
でキューポインタＱＰが０であるか判断する。ＱＰ−０
は管理用のエレメント＃０を指しているのでキューに用
いることはできない５このときはキューポインタＱＰに
１をセットし、エレメント＃１からキューの作成を開始
する。ＱＰ≠０であればそのポインタ値が示すエレメン
トに第１図に示す起動情報、ＣＡＷ等をセットする。
動作フローである。但し説明を簡単にするためテーブル
ＱＣＢは１組だけ設定しであるものとする。このためキ
ューカウントＱＣがキュー用のエレメント＃１〜＃１５
の個数１５に達している場合（ＱＣ＞１５）は新たな入
出力命令を受付けることができないのでコンディション
コードをＣＣ＝２にセットする。これはチャネルがビジ
ーであることを示し、ＣＰＵに命令の再発行を指示する
。セット後はＣＨＰとＣＰＵとの結合が解かれる（ＣＰ
Ｕリリース）。ＱＣ≦１４であればメインストレッジＭ
Ｓからチャネルプログラムの先頭を指示するＣＡＷ （
チャネル・アドレス・ワード）をフェッチする。そして
ＣＡＷのフォーマットチェックの結果が不良（ＮＧ）で
あればＣＣ−１（これはプログラムチェック結果不良を
示す）にセットし、プログラムチェックを報告して終了
する。良（ＯＫ）であればＣＧ−０（これは正常に受付
けたを示す）にセットしてＣＰＵをレリーズする。次い
でキューポインタＱＰが０であるか判断する。ＱＰ−０
は管理用のエレメント＃０を指しているのでキューに用
いることはできない５このときはキューポインタＱＰに
１をセットし、エレメント＃１からキューの作成を開始
する。ＱＰ≠０であればそのポインタ値が示すエレメン
トに第１図に示す起動情報、ＣＡＷ等をセットする。
次いで該エレメント、例えば第１図の＃４が使用された
ことを示すために、そのマスクデータＭＡＳＫ（本例で
は第０から数えて第４ビツトだけが１となった１６ビツ
トのデータ）とキューイングビットＱＢ （このときは
第０ビツトも含めて１６ビツトとして扱う）の論理和を
とり、その結果をＱＢヘセットする。ＱＢ−ＱＢＶＭＡ
ＳＫ （ＱＰ）はこれを示す処理ステップである。この
後キューが１つ増えたことを示すためにキューカウント
ＱＣを＋１し、またキューポインタＱＰＯ値を１つ進め
る。
ことを示すために、そのマスクデータＭＡＳＫ（本例で
は第０から数えて第４ビツトだけが１となった１６ビツ
トのデータ）とキューイングビットＱＢ （このときは
第０ビツトも含めて１６ビツトとして扱う）の論理和を
とり、その結果をＱＢヘセットする。ＱＢ−ＱＢＶＭＡ
ＳＫ （ＱＰ）はこれを示す処理ステップである。この
後キューが１つ増えたことを示すためにキューカウント
ＱＣを＋１し、またキューポインタＱＰＯ値を１つ進め
る。
第４図はチャネルプロセッサＣＨＰによるデキュー処理
の動作フローである。この場合は常にキューカウントＱ
Ｃの値を監視していて、ＱＣ＝０であれば終了（ｅｎｄ
） 、ＱＣ＃０であればデキュー処理へ移る様に単純に
表現しているが、実際にはデキュー要求で起動を受けて
スタートし、キューがたまっていなければ（ＱＣ＝Ｏ）
バイパスするという意味である。デキュー要求を受けた
ときにデキューポインタＤＱＰが０である場合にはそれ
を１にセットするが、これは第３図のＱＰ＝０ならｌに
セットするのと同じ理由である。このデキューポインタ
ＤＱＰの内容をテーブルＱＣＢ内で変化させていると内
容が破壊することがあるので、その内容はワークエリア
ＷＯＲＫ （第６図参照）ヘコピーしてそこで変化させ
る。ＤＱＰＷはワークエリアＷＯＲＫ上にコピーされた
デキューポインタを指す。そしてこのワークエリア上の
デキューポインタＤＱＰＷをもとにキューイングビット
ＱＢとマスクデータＭＡＳＫ （ＤＱＰＷ）を１ビツト
ずつチェックする。即ちＤＱＰＷはこ−では次の処理対
象のみ１で残り（５ビツトは０の１６ビツト構成をとっ
ており、これがＱＢと１ビツトずつアンドをとられる。
の動作フローである。この場合は常にキューカウントＱ
Ｃの値を監視していて、ＱＣ＝０であれば終了（ｅｎｄ
） 、ＱＣ＃０であればデキュー処理へ移る様に単純に
表現しているが、実際にはデキュー要求で起動を受けて
スタートし、キューがたまっていなければ（ＱＣ＝Ｏ）
バイパスするという意味である。デキュー要求を受けた
ときにデキューポインタＤＱＰが０である場合にはそれ
を１にセットするが、これは第３図のＱＰ＝０ならｌに
セットするのと同じ理由である。このデキューポインタ
ＤＱＰの内容をテーブルＱＣＢ内で変化させていると内
容が破壊することがあるので、その内容はワークエリア
ＷＯＲＫ （第６図参照）ヘコピーしてそこで変化させ
る。ＤＱＰＷはワークエリアＷＯＲＫ上にコピーされた
デキューポインタを指す。そしてこのワークエリア上の
デキューポインタＤＱＰＷをもとにキューイングビット
ＱＢとマスクデータＭＡＳＫ （ＤＱＰＷ）を１ビツト
ずつチェックする。即ちＤＱＰＷはこ−では次の処理対
象のみ１で残り（５ビツトは０の１６ビツト構成をとっ
ており、これがＱＢと１ビツトずつアンドをとられる。
チェック結果がオフ（ＯＦ Ｆ）で売れば該当するエレ
メントにはキューはないのでＤＱＰＷを＋１しておく。
メントにはキューはないのでＤＱＰＷを＋１しておく。
この結果のＤＱＰ７り（ＱＰ＜ＤＱＰであれば正常であ
るが、ＱＰ２：ＤＱＰ従ってキューポインタＱＰの値が
デキューポインタＤＱＰの値以上になるときは誤りであ
るからエラー処理する。一方、キューイングビットＱＢ
とマスクデータＭＡＳＫ （ＤＱＰＷ）ビットとのチェ
ック結果がオン（ＯＮ）であればそのビットに対応する
エレメント情報をテーブルＱＣＢから取り出して対応す
るｉｏを起動する。
るが、ＱＰ２：ＤＱＰ従ってキューポインタＱＰの値が
デキューポインタＤＱＰの値以上になるときは誤りであ
るからエラー処理する。一方、キューイングビットＱＢ
とマスクデータＭＡＳＫ （ＤＱＰＷ）ビットとのチェ
ック結果がオン（ＯＮ）であればそのビットに対応する
エレメント情報をテーブルＱＣＢから取り出して対応す
るｉｏを起動する。
そして起動が正常に完了したらワークＷＯＲＫのデキュ
ーポインタＤＱＰＷとテーブルＱＣＢ上のデキューポイ
ンタＤＱＰが一致しているか判断する。起動が正常に終
了しないときはポインタＤＱｐｗを＋１し、ＱＰ＜ＤＱ
ＰＷを判定し、Ｙｅｓなら終了、ＮｏならｏＢ−ＭＡｓ
Ｋ（ＤＱＰＷ）の判定ブロックへ戻って次のキュー処理
に入る。
ーポインタＤＱＰＷとテーブルＱＣＢ上のデキューポイ
ンタＤＱＰが一致しているか判断する。起動が正常に終
了しないときはポインタＤＱｐｗを＋１し、ＱＰ＜ＤＱ
ＰＷを判定し、Ｙｅｓなら終了、ＮｏならｏＢ−ＭＡｓ
Ｋ（ＤＱＰＷ）の判定ブロックへ戻って次のキュー処理
に入る。
つまりこの場合は次の処理対象の起動がうまく行かない
ので、１つとばしてその次の対象の処理に入り、これも
駄目なら更にその次を起動し、最後まで駄目なら対象な
し、終了とする。起動が正常に完了し、且つＤＱＰＷ＝
ＤＱＰであるときはテーブルＱＣＢ上のポインタＤＱＰ
のマスクデータＭＡＳＫ （ＤＱＰ）を反転し、それと
キューインクヒツトＱＢの論理積をとってその結果を再
度ＱＢに書込む。これでキューイングビットＱＢでデキ
ュー処理されたエレメントビットが０になる。
ので、１つとばしてその次の対象の処理に入り、これも
駄目なら更にその次を起動し、最後まで駄目なら対象な
し、終了とする。起動が正常に完了し、且つＤＱＰＷ＝
ＤＱＰであるときはテーブルＱＣＢ上のポインタＤＱＰ
のマスクデータＭＡＳＫ （ＤＱＰ）を反転し、それと
キューインクヒツトＱＢの論理積をとってその結果を再
度ＱＢに書込む。これでキューイングビットＱＢでデキ
ュー処理されたエレメントビットが０になる。
ＤＱＰＷ≠ＤＱＰであればＤＱＰＷ内のマスクデータＭ
ＡＳＫ （ＤＱＰＷ）を用いて同様の処理をする。この
後キューカウントＱＣを−１して終了する。なお本例で
はデキュー要求があると次のキューを１つ処理してエン
ドとしているが、残りの全てのキューを処理してエンド
としてもよい。
ＡＳＫ （ＤＱＰＷ）を用いて同様の処理をする。この
後キューカウントＱＣを−１して終了する。なお本例で
はデキュー要求があると次のキューを１つ処理してエン
ドとしているが、残りの全てのキューを処理してエンド
としてもよい。
このようなキューコントロールブロックと呼ばれるテー
ブルＱＣＢをチャネルプロセッサＣＨＰ側（第６図の例
ではローカルストレンジＬＳ内）に設けると、毎回メイ
ンストレッジＭＳにアクセスする必要がないので処理時
間が短縮される。例えば１台のＣＨＰがＭＳに１回アク
セスする時間がｌμｓかかるとすれば、伯のＣＨＰ或い
はＣＰＵがあるシステムではこれらの共合を考慮せねば
ならず、これを考慮すると１．１ 、ｕ Ｓなどになり
、しかも毎回アクセスせねばならないのでそのｎ倍にな
る。これに対し本発明のようにすればＣＨＰは自己のＬ
Ｓ内をアクセスするだけでよいので１回のアクセスタイ
ムは８０ｎＳ程度に短縮される。
ブルＱＣＢをチャネルプロセッサＣＨＰ側（第６図の例
ではローカルストレンジＬＳ内）に設けると、毎回メイ
ンストレッジＭＳにアクセスする必要がないので処理時
間が短縮される。例えば１台のＣＨＰがＭＳに１回アク
セスする時間がｌμｓかかるとすれば、伯のＣＨＰ或い
はＣＰＵがあるシステムではこれらの共合を考慮せねば
ならず、これを考慮すると１．１ 、ｕ Ｓなどになり
、しかも毎回アクセスせねばならないのでそのｎ倍にな
る。これに対し本発明のようにすればＣＨＰは自己のＬ
Ｓ内をアクセスするだけでよいので１回のアクセスタイ
ムは８０ｎＳ程度に短縮される。
発明の効果
以上述べたように本発明によれば、チャネルプロセッサ
側に入出力命令のキューを管理するテーブルを設けたの
で、キュー処理時間が短縮され、ＣＰＵの負担が軽減す
る利点が得られる。そしてチャネルプロセッサもマイク
ロコードイビされ、インテリジェンスが与えられるのが
最近の傾向なので、チャネルプロセッサによるキュー処
理は容易である。更に本発明のように入出力命令はキュ
ーテーブルに組込んでＣＰＵとの接続を速やかに解除す
ると、ＣＰＵ負担を可及的に減少してＣＰＵにその高性
能を充分発揮させることができる。
側に入出力命令のキューを管理するテーブルを設けたの
で、キュー処理時間が短縮され、ＣＰＵの負担が軽減す
る利点が得られる。そしてチャネルプロセッサもマイク
ロコードイビされ、インテリジェンスが与えられるのが
最近の傾向なので、チャネルプロセッサによるキュー処
理は容易である。更に本発明のように入出力命令はキュ
ーテーブルに組込んでＣＰＵとの接続を速やかに解除す
ると、ＣＰＵ負担を可及的に減少してＣＰＵにその高性
能を充分発揮させることができる。
第１図〜第６図は本発明の一実施例を示す図で、第１図
はキュー管理用テーブル（キューコントロールブロック
）の説明図、第２図はチャネルプロセッサのアイドルル
ープを示すフローチャート、第３図はキュー処理の詳細
フローチャート、第４図はデキュー処理の詳細フローチ
ャート、第５図はシステム全体の概略ブロック図、第６
図はチャネルプロセッサの構成図である。 図中、ＣＰＵは中央処理装置、ＭＳはメインストレッジ
、ＣＨＰはチャネルプロセッサ、ＣＨはチャネル、ＤＶ
はデバイス（入出力機器）、Ｃ８はコントロールストレ
ッジ、ＬＳはローカルストレンジ、ＱＣＢはキューコン
トロールブロック（キュー管理用テーブル）である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 篤３図
はキュー管理用テーブル（キューコントロールブロック
）の説明図、第２図はチャネルプロセッサのアイドルル
ープを示すフローチャート、第３図はキュー処理の詳細
フローチャート、第４図はデキュー処理の詳細フローチ
ャート、第５図はシステム全体の概略ブロック図、第６
図はチャネルプロセッサの構成図である。 図中、ＣＰＵは中央処理装置、ＭＳはメインストレッジ
、ＣＨＰはチャネルプロセッサ、ＣＨはチャネル、ＤＶ
はデバイス（入出力機器）、Ｃ８はコントロールストレ
ッジ、ＬＳはローカルストレンジ、ＱＣＢはキューコン
トロールブロック（キュー管理用テーブル）である。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 篤３図
Claims (1)
- 複数のチャネルを管理するチャネルプロセッサを通して
各チャネルの下位に接続された入出力機器に中央処理装
置から入出力命令を与えるシステムで、指定したチャネ
ルまたは入出力機器が使用中であるときに該入出力命令
を一時スタックするキューイング方法において、複数の
入出力命令をスタック可能なキュー管理用テーブルを該
チャネルプロセッサ側に設け、そして中央処理装置から
入出力命令が出される度に所要事項を該テーブルに取り
込み、そしてデキュー要求があるとき該テーブルをアク
セスして処理待ち入出力命令を先頭から実行開始させる
ことを特徴とする入出力命令のキューイング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114246A JPS595359A (ja) | 1982-07-01 | 1982-07-01 | 入出力命令のキユ−イング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57114246A JPS595359A (ja) | 1982-07-01 | 1982-07-01 | 入出力命令のキユ−イング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595359A true JPS595359A (ja) | 1984-01-12 |
Family
ID=14632945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57114246A Pending JPS595359A (ja) | 1982-07-01 | 1982-07-01 | 入出力命令のキユ−イング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595359A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158839A (ja) * | 1988-12-12 | 1990-06-19 | Fujitsu Ltd | データ転送方法 |
| WO2001001262A1 (en) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Device controller and input/output system |
-
1982
- 1982-07-01 JP JP57114246A patent/JPS595359A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02158839A (ja) * | 1988-12-12 | 1990-06-19 | Fujitsu Ltd | データ転送方法 |
| WO2001001262A1 (en) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Device controller and input/output system |
| US6792482B2 (en) | 1999-06-24 | 2004-09-14 | Fujitsu Limited | Device controller and input/output system |
| US7409472B2 (en) | 1999-06-24 | 2008-08-05 | Fujitsu Limited | Device controller and input/output system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7925864B2 (en) | Method and apparatus for binding shadow registers to vectored interrupts | |
| US4410939A (en) | System for program interrupt processing with quasi-stack of register-sets | |
| US5812868A (en) | Method and apparatus for selecting a register file in a data processing system | |
| US4272819A (en) | Inter-subsystem direct transfer system | |
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| US4274138A (en) | Stored program control system with switching between instruction word systems | |
| CN106569891B (zh) | 一种存储系统中任务调度执行的方法和装置 | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| US20070074214A1 (en) | Event processing method in a computer system | |
| JP3284311B2 (ja) | データ処理システムにおける通信バス制御装置およびバス制御方法 | |
| CN115981893A (zh) | 消息队列任务处理方法、装置、服务器及存储介质 | |
| JPS595359A (ja) | 入出力命令のキユ−イング方法 | |
| US6810523B2 (en) | Efficient thread programming using a single callback function | |
| US6084943A (en) | Diagnostic device for a telephone system | |
| US5671424A (en) | Immediate system management interrupt source with associated reason register | |
| US7689991B2 (en) | Bus management techniques | |
| US7434223B2 (en) | System and method for allowing a current context to change an event sensitivity of a future context | |
| JP3008895B2 (ja) | マルチプロセッサの負荷の均一化装置 | |
| US3504347A (en) | Interrupt monitor apparatus in a computer system | |
| JPS6223904B2 (ja) | ||
| JPH04232559A (ja) | システムのプロセッサ間対話方法及び該方法を実施するためのシステム | |
| JPS59225429A (ja) | チヤネル処理装置 | |
| JPH0752393B2 (ja) | データ処理装置 | |
| JPS6186857A (ja) | 入出力制御方式 | |
| JPH01184546A (ja) | シングルチップマイクロコンピュータ |