JPS595366A - マイクロプロセツサの動作状態監視装置 - Google Patents
マイクロプロセツサの動作状態監視装置Info
- Publication number
- JPS595366A JPS595366A JP57115151A JP11515182A JPS595366A JP S595366 A JPS595366 A JP S595366A JP 57115151 A JP57115151 A JP 57115151A JP 11515182 A JP11515182 A JP 11515182A JP S595366 A JPS595366 A JP S595366A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microprocessor
- calculation
- address
- operating state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロプロセッサの動作状態を監視するマイ
クロプロセッサの動作状態監視装置に関する。
クロプロセッサの動作状態監視装置に関する。
マイクロプロセッサはディジタル的な演算処理機能及び
論理判断能力を有し各種制御装置の中枢として用いられ
ている。このような制御装置ではマイクロプロセッサの
プログラムによって、その機能が実行される。そのため
、マイクロプロセッサを用いた制御装置の開発、試験、
調整を行う際特に、制御系の機能をマイクロプロセッサ
のプログラムで実行した場合には実時間で動作を監視す
ることが必要となる。
論理判断能力を有し各種制御装置の中枢として用いられ
ている。このような制御装置ではマイクロプロセッサの
プログラムによって、その機能が実行される。そのため
、マイクロプロセッサを用いた制御装置の開発、試験、
調整を行う際特に、制御系の機能をマイクロプロセッサ
のプログラムで実行した場合には実時間で動作を監視す
ることが必要となる。
従来、マイクロプロセッサの動作状態を監視するには例
えば実開昭５４−１５５４４６号公報に記載されている
ような方法が知られている。この方法はマイクロプロセ
ッサのアドレスバスに特定のアドレス信号が現われた時
点のデータバスのデータをアナログ信号に直接変換して
出力するものである。したがって、マイクロプロセッサ
の扱うデータの値が小さいときにアナログ信号の値が小
さくなり、それに微少変化するデータの監視が難しいと
いう問題点がある。
えば実開昭５４−１５５４４６号公報に記載されている
ような方法が知られている。この方法はマイクロプロセ
ッサのアドレスバスに特定のアドレス信号が現われた時
点のデータバスのデータをアナログ信号に直接変換して
出力するものである。したがって、マイクロプロセッサ
の扱うデータの値が小さいときにアナログ信号の値が小
さくなり、それに微少変化するデータの監視が難しいと
いう問題点がある。
本発明の目的は上記問題点を解決し、マイクロプロセッ
サの種々の動作状態で扱うデータを実時間で簡単に監視
できるマイクロプロセッサの動作状態監視装置を提供す
ることにある。
サの種々の動作状態で扱うデータを実時間で簡単に監視
できるマイクロプロセッサの動作状態監視装置を提供す
ることにある。
本発明の特徴はマイクロプロセッサのアドレスバスに指
定したアドレス信号が現われたときのデータバスのデー
タを取シ込み、そのデータと設定ログ信号に変換して出
力するようにして、マイクロプロセッサの動作状態を実
時間で監視するようにしたことにある。
定したアドレス信号が現われたときのデータバスのデー
タを取シ込み、そのデータと設定ログ信号に変換して出
力するようにして、マイクロプロセッサの動作状態を実
時間で監視するようにしたことにある。
本発明の一実施例を第１図に示す。
第１図はマイクロプロセッサ１０１ 、 ＲＯＭ１０２
゜ＲＡＭ１０３．入出力回路１ｏ４．被制御対象１０５
とから成るマイクロコンピュータ制御装置ｌｏ。
゜ＲＡＭ１０３．入出力回路１ｏ４．被制御対象１０５
とから成るマイクロコンピュータ制御装置ｌｏ。
（以下、マイコン制御装置と略称する）に本発明を適用
した場合の実施例である。動作状態監視装置２００は監
視するデータのアドレスを設定するアドレス設定器２０
１．アドレス設定器２０１に設定された設定アドレスと
マイクロプロセッサ１０１のアドレスバスＡＢに現われ
るアドレスとを比較し、一致したときにアドレス一致信
号を出力するアドレス比較器２０２．マイクロプロセッ
サ１０１（７）コントロールパスＣＢのコントロール信
号とアドレス比較器２０２のアドレス一致信号とからラ
ッチレジスタ２０４を動作させるエネーブル信号を発生
するラッチ制御回路２０３．ラッチ制御回路２０３のエ
ネーブル信号が加わった時のマイクロプロセッサ１０１
のデータバスＤＢのデータを記憶するラッチレジスタ２
０４ 、 演！定数設定器２０７．ラッチレジスタ２０
４に記憶されたデータ金入力し、それに演算設定器２０
７で設定された演Ｊ！１．を行う演算回路２０８．演算
回路２０８の演算結果をアナログ信号に変換して出力す
るＤ−Ａ変換器２０５．演算回路２０８の演算結果をデ
ィジタル値で表示するディジタル表示器２０６から構成
される。
した場合の実施例である。動作状態監視装置２００は監
視するデータのアドレスを設定するアドレス設定器２０
１．アドレス設定器２０１に設定された設定アドレスと
マイクロプロセッサ１０１のアドレスバスＡＢに現われ
るアドレスとを比較し、一致したときにアドレス一致信
号を出力するアドレス比較器２０２．マイクロプロセッ
サ１０１（７）コントロールパスＣＢのコントロール信
号とアドレス比較器２０２のアドレス一致信号とからラ
ッチレジスタ２０４を動作させるエネーブル信号を発生
するラッチ制御回路２０３．ラッチ制御回路２０３のエ
ネーブル信号が加わった時のマイクロプロセッサ１０１
のデータバスＤＢのデータを記憶するラッチレジスタ２
０４ 、 演！定数設定器２０７．ラッチレジスタ２０
４に記憶されたデータ金入力し、それに演算設定器２０
７で設定された演Ｊ！１．を行う演算回路２０８．演算
回路２０８の演算結果をアナログ信号に変換して出力す
るＤ−Ａ変換器２０５．演算回路２０８の演算結果をデ
ィジタル値で表示するディジタル表示器２０６から構成
される。
次に、その動作を説明するに、まずマイコン制制装置１
００の動作を説明する。マイクロプロセッサ１０１はＲ
ＯＭ１０２ に記憶されたプログラムに従い入出力回路
１０４から被制御対象１０５の状態信号を入力し、演算
処理した結果を入出力回路１０４を介して被制御対象１
０５に与えて制御する。ＲＡＭ １０３は一マイクロプ
ロセッサ１０１が演算処理を行うときの、演算途中のデ
ータなどを記憶する。マイクロプロセッサ１０１とＲＯ
Ｍ１０２゜ｒ（ＡＭ１０３．入出力回路１０４との間は
データバスＤＢを介して接続されデータの送受が行われ
る。
００の動作を説明する。マイクロプロセッサ１０１はＲ
ＯＭ１０２ に記憶されたプログラムに従い入出力回路
１０４から被制御対象１０５の状態信号を入力し、演算
処理した結果を入出力回路１０４を介して被制御対象１
０５に与えて制御する。ＲＡＭ １０３は一マイクロプ
ロセッサ１０１が演算処理を行うときの、演算途中のデ
ータなどを記憶する。マイクロプロセッサ１０１とＲＯ
Ｍ１０２゜ｒ（ＡＭ１０３．入出力回路１０４との間は
データバスＤＢを介して接続されデータの送受が行われ
る。
マイクロプロセッサ１０１はデータの送受を行う相手を
指定するためアドレスバスＡＢにアドレス信号を出力す
る。ＲＯＭ１０２．ＲＡＭ１０３．入出力回路１０４に
はそれぞれアドレスが割シ当てられている。ＲＯＭ１０
２ 、 ＲＡＭ１０３．入出力回路１０４はアドレスバ
スＡＢに現われるアドレス信号を常時入力し、割り当て
られたアドレス信号になったときにマイクロプロセッサ
１０１とデ１−タパスＤＢを介してデータの送受を実行
する。マイクロプロセッサ１０１がデータを送信あるい
は受信するのカバコントロールパスＣＢの制御信号によ
り知らされる。このようなマイクロプロセッサ１０１の
動作からアドレスバスＡＢのアドレス信号とコントロー
ルパスＣＢの制御信号を監視すれば、データバスＤＢの
データがどのようなものであるかを知ることができると
共に、どの機器に対してマイクロプロセッサ１０１がど
のような信号を送受信しているかを監視できる。
指定するためアドレスバスＡＢにアドレス信号を出力す
る。ＲＯＭ１０２．ＲＡＭ１０３．入出力回路１０４に
はそれぞれアドレスが割シ当てられている。ＲＯＭ１０
２ 、 ＲＡＭ１０３．入出力回路１０４はアドレスバ
スＡＢに現われるアドレス信号を常時入力し、割り当て
られたアドレス信号になったときにマイクロプロセッサ
１０１とデ１−タパスＤＢを介してデータの送受を実行
する。マイクロプロセッサ１０１がデータを送信あるい
は受信するのカバコントロールパスＣＢの制御信号によ
り知らされる。このようなマイクロプロセッサ１０１の
動作からアドレスバスＡＢのアドレス信号とコントロー
ルパスＣＢの制御信号を監視すれば、データバスＤＢの
データがどのようなものであるかを知ることができると
共に、どの機器に対してマイクロプロセッサ１０１がど
のような信号を送受信しているかを監視できる。
次に、動作状態を監視するための動作を説明する。
マイクロプロセッサ１０１が被制御対象１０５に与えて
いる制御信号を監視したいとする。その場合には入出力
回路１０１４内の制御信号を出力する要素に割当てられ
ているアドレスをアドレス設定器２０１により設定する
。マイクロプロセッサ１０１が制御信号の出力動作を行
い、アドレスバスＡＢにアドレス設定器２０１で設定し
たアドレスが現われるとアドレス比較器２０２がアドレ
ス一致信号を発生する。ラッチ制御回路２０３はアドレ
ス比較器２０２のアドレス一致信号とコントロールバス
ＣＢの制御信号とからエネーブル信号を発生し、データ
バスＤＢに現われているデータをラッチレジスタ２０４
に記憶する。ラッチレジスタ２０４に記憶されたデータ
は演算回路２０８に入力され、演算設定器２０７に設定
されている種類の演算が行われる。演算結果はＤ −Ａ
変換器２０５でアナログ信号に変換される。演算回路２
０８の演算結果はディジタル表示器２０６にも入力され
、ディジタル値で表示される。このような動作はマイク
ロプロセッサ１０１が制御信号を出力する毎に繰返し行
われる。したがって、Ｄ −Ａ変換器２０５の出力には
マイクロプロセッサ１０１が入出力回路１０４全通して
被制御対象１０５に与えている制御信号と同じ信号が得
られる。Ｄ−Ａ変換器２０５の出力を図示しない記録計
やシンクロスコープなどで観測することにより制御信号
、すなわちマイコン制御装置１００のプログラムの動作
を監視することができる。その際、ラッチレジスタ２０
４の出力をただ単にアナログ信号に変換するのではなく
、演算設定器２０７゜演算回路２０８によってデータを
監視し易い値にディジタル変換した後にアナログ信号に
変換している。その結果、マイクロプロセッサ１０１の
プログラムの実行状態を実時間で容易に監視できる。
いる制御信号を監視したいとする。その場合には入出力
回路１０１４内の制御信号を出力する要素に割当てられ
ているアドレスをアドレス設定器２０１により設定する
。マイクロプロセッサ１０１が制御信号の出力動作を行
い、アドレスバスＡＢにアドレス設定器２０１で設定し
たアドレスが現われるとアドレス比較器２０２がアドレ
ス一致信号を発生する。ラッチ制御回路２０３はアドレ
ス比較器２０２のアドレス一致信号とコントロールバス
ＣＢの制御信号とからエネーブル信号を発生し、データ
バスＤＢに現われているデータをラッチレジスタ２０４
に記憶する。ラッチレジスタ２０４に記憶されたデータ
は演算回路２０８に入力され、演算設定器２０７に設定
されている種類の演算が行われる。演算結果はＤ −Ａ
変換器２０５でアナログ信号に変換される。演算回路２
０８の演算結果はディジタル表示器２０６にも入力され
、ディジタル値で表示される。このような動作はマイク
ロプロセッサ１０１が制御信号を出力する毎に繰返し行
われる。したがって、Ｄ −Ａ変換器２０５の出力には
マイクロプロセッサ１０１が入出力回路１０４全通して
被制御対象１０５に与えている制御信号と同じ信号が得
られる。Ｄ−Ａ変換器２０５の出力を図示しない記録計
やシンクロスコープなどで観測することにより制御信号
、すなわちマイコン制御装置１００のプログラムの動作
を監視することができる。その際、ラッチレジスタ２０
４の出力をただ単にアナログ信号に変換するのではなく
、演算設定器２０７゜演算回路２０８によってデータを
監視し易い値にディジタル変換した後にアナログ信号に
変換している。その結果、マイクロプロセッサ１０１の
プログラムの実行状態を実時間で容易に監視できる。
第２図に第１図の演算設定器２０７と演算回路２０８の
具体的構成を示す。
具体的構成を示す。
演算設定器２０７はオフセット設定器２０７ａ。
ゲイン設定器２０７ｂ、符号有無設定器２０７Ｃから構
成される。また、演算回路２０８は減算器２０８ａ。
成される。また、演算回路２０８は減算器２０８ａ。
乗算器２０８ｂから構成される。
減算器２０８ａは第１図に示したラッチレジスタ２０４
からの監視するデータＤｉとオフセット設定器２０７ａ
に設定されたオフセットデータＤｏｒｒを入力し、監視
するデータＤＲからオフセットデータＤＯＦＦを減算す
る。乗算器２０８ｂは減算器２０８ａの出力とゲイン設
定器２０７ｂに設定されたゲインデータＤＫとを入力し
、それらを乗算し出力り。
からの監視するデータＤｉとオフセット設定器２０７ａ
に設定されたオフセットデータＤｏｒｒを入力し、監視
するデータＤＲからオフセットデータＤＯＦＦを減算す
る。乗算器２０８ｂは減算器２０８ａの出力とゲイン設
定器２０７ｂに設定されたゲインデータＤＫとを入力し
、それらを乗算し出力り。
を発生する。以上の関係を式で示すと次式となる。
Ｄｏ ＝ （ＤＲ−ＤＯＦＦ） ・ＤＫ ・
・・・・・（１）乗算器２０８ｂの出力Ｄｏが第１図の
Ｄ −Ａ変換器に入力される。
・・・・・（１）乗算器２０８ｂの出力Ｄｏが第１図の
Ｄ −Ａ変換器に入力される。
監視するデータＤＲが小さい場合、オフセット設定器２
０７ａに設定するオフセットデータＤＯＦＦを零とし、
ゲイン設定器２０７ｂに設定するゲインデータＤ＋ｔｆ
適当な値に設定することによって、乗算器２０８ｂの出
力Ｄｏは監視するデータＩ）＋をゲインデータＤ区倍し
た値となる。このため、Ｄ −Ａ変換されたアナログ出
力は大きな値となり、監視するデータＤｍが小さくても
十分な監視が可能となる。また、監視するデータＤＲが
ある値を中心に変化している状態を監視する場合はオフ
セット設定器２０７ａに設定するオフセットデータＤａ
ｒｔを監視するデータＤＲの中心値とし、ゲイン設定器
２０７ｂに適当なゲインデータＤＫを設定する。
０７ａに設定するオフセットデータＤＯＦＦを零とし、
ゲイン設定器２０７ｂに設定するゲインデータＤ＋ｔｆ
適当な値に設定することによって、乗算器２０８ｂの出
力Ｄｏは監視するデータＩ）＋をゲインデータＤ区倍し
た値となる。このため、Ｄ −Ａ変換されたアナログ出
力は大きな値となり、監視するデータＤｍが小さくても
十分な監視が可能となる。また、監視するデータＤＲが
ある値を中心に変化している状態を監視する場合はオフ
セット設定器２０７ａに設定するオフセットデータＤａ
ｒｔを監視するデータＤＲの中心値とし、ゲイン設定器
２０７ｂに適当なゲインデータＤＫを設定する。
すると、乗算器２０８ｂの出力Ｄｏには監視するデータ
ＤＲの変化分がゲインデータＤＫ倍されて現われる。こ
のため、監視するデータＤｉがある値を中心に変化して
いる状態を大きく拡大して監視できる。
ＤＲの変化分がゲインデータＤＫ倍されて現われる。こ
のため、監視するデータＤｉがある値を中心に変化して
いる状態を大きく拡大して監視できる。
符号有無設定器２０７Ｃは乗算器２０８ｂの演算を扱う
データを符号材Ｃ行うか、符号熱で行うかを設定するも
のである。周知の様に、マイクロプロセッサの扱うデー
タには最上位ビラトラ符号ビットとしての補数表示で正
負の数を表わす場合と、最上位ピットもデータビットと
考え正数だけを扱う場合とがある。どちらを採るかはマ
イクロプロセッサが実行する′プログラムに夷って決ま
る。そのため、符号の有、無どちらのデータでも監視で
きるようにする必要がある。符号の有、無で乗算の計算
方法が異なるので、符号有声設定器２０７ｃに符号の有
無を設定し、それによシ乗算器２０８ｂに対応した乗算
を行わせるようにしている。
データを符号材Ｃ行うか、符号熱で行うかを設定するも
のである。周知の様に、マイクロプロセッサの扱うデー
タには最上位ビラトラ符号ビットとしての補数表示で正
負の数を表わす場合と、最上位ピットもデータビットと
考え正数だけを扱う場合とがある。どちらを採るかはマ
イクロプロセッサが実行する′プログラムに夷って決ま
る。そのため、符号の有、無どちらのデータでも監視で
きるようにする必要がある。符号の有、無で乗算の計算
方法が異なるので、符号有声設定器２０７ｃに符号の有
無を設定し、それによシ乗算器２０８ｂに対応した乗算
を行わせるようにしている。
このように、監視するデータが小さい場合、及びある値
を中心に変化しているデータを監視、記録しやすいデー
タに変換されるので、動作状態の監視が容易となる。ま
た、符号の有、無のどちらのデータでも監視することが
できる。
を中心に変化しているデータを監視、記録しやすいデー
タに変換されるので、動作状態の監視が容易となる。ま
た、符号の有、無のどちらのデータでも監視することが
できる。
第３図に演算設定器２０７と演算回路２０８の他の一例
を示す。
を示す。
第３図において演算設定器２０７はシフト数設定器２０
７ｄで構成され、演算回路２０８がシフト回路２０８Ｃ
で構成される。
７ｄで構成され、演算回路２０８がシフト回路２０８Ｃ
で構成される。
シフト回路２０８Ｃはラッチレジスタ２０４からの監視
するデータＤａを入力し、シフト数設定器２０７ｄに設
定されたシフト数ｎのシフトを行い出力する。シフト回
路２０８Ｃの出力ｋ Ｄ ｏとすると、以上述べた関係
は（２）式で表わせる。
するデータＤａを入力し、シフト数設定器２０７ｄに設
定されたシフト数ｎのシフトを行い出力する。シフト回
路２０８Ｃの出力ｋ Ｄ ｏとすると、以上述べた関係
は（２）式で表わせる。
Ｄｏ＝Ｄ鴬・２′″ °°−°（２
）シフト回路２０８Ｃの出力り。はＤ−Ａ変換器２０５
でアナログ信号に変換される。監視するデータＤＲが小
さい場合、シフト数設定器２０７ｄに適当なシフト数ｎ
を設定するとシフト回路２０８Ｃの出力Ｄｏは監視する
データＤａを２″倍した値となる。
）シフト回路２０８Ｃの出力り。はＤ−Ａ変換器２０５
でアナログ信号に変換される。監視するデータＤＲが小
さい場合、シフト数設定器２０７ｄに適当なシフト数ｎ
を設定するとシフト回路２０８Ｃの出力Ｄｏは監視する
データＤａを２″倍した値となる。
第３図ではシフト数設定器とシフト回路という簡単なも
ので構成でき、それにデータＤＩＩのビット数がＤ−Ａ
変換器のビット数より大きいときにデータＤｎ’ｒ小さ
くしてＤ−Ａ変換器のビット数内へ入れることも可能と
なる。
ので構成でき、それにデータＤＩＩのビット数がＤ−Ａ
変換器のビット数より大きいときにデータＤｎ’ｒ小さ
くしてＤ−Ａ変換器のビット数内へ入れることも可能と
なる。
第４図に演算設定器２０７と演算回路２０８の他の一例
を示す。示した実施例と異なるのは演算定数設定器２０
７．演算回路２０８の構成だけであるので、それについ
て説明する。
を示す。示した実施例と異なるのは演算定数設定器２０
７．演算回路２０８の構成だけであるので、それについ
て説明する。
第４図において演算設定器２０７はピット位置指定器２
０７ｅで構成され、演算回路２０８がアンド回路２０８
ｄで構成される。
０７ｅで構成され、演算回路２０８がアンド回路２０８
ｄで構成される。
アンド回路２０８ｄは第５図に示す如く監視するデータ
Ｄ１１とピット位置指定器２０７ｅに設定されたピット
パターンＤｒを入力し、両者の同一桁のビット毎にアン
ド条件をとったデータＤｏを出力する。アンド回路２０
８ｄの出力データＤＯはＤ −Ａ変換器２０５によりア
ナログ信号に変換される。
Ｄ１１とピット位置指定器２０７ｅに設定されたピット
パターンＤｒを入力し、両者の同一桁のビット毎にアン
ド条件をとったデータＤｏを出力する。アンド回路２０
８ｄの出力データＤＯはＤ −Ａ変換器２０５によりア
ナログ信号に変換される。
また、ディジタル表示器２０６に入力されディジタル表
示される。
示される。
ピット位置指定器２０７ｅ 、アンド回路２０８ｄの働
き金弟５図により説明する。マイクロプロセッサ１０１
の扱うデータＤＩＩか４第５図（ａ）に示すフラグデー
タとする。フラグはプログラムの流れを切換る各種条件
を示すためによく使われる。プログラムの動作状態を監
視するにはフラグの動きを監視することが重要になる。
き金弟５図により説明する。マイクロプロセッサ１０１
の扱うデータＤＩＩか４第５図（ａ）に示すフラグデー
タとする。フラグはプログラムの流れを切換る各種条件
を示すためによく使われる。プログラムの動作状態を監
視するにはフラグの動きを監視することが重要になる。
フラグは例えば第５図（ａ）に示すように２°ビツト’
ｔ８ＴＡＲＴフラグ、２１ピツトを５ＴＯＰフラグ、２
！ ビットをＢＵＳＹフラグ、２１ピツトをＲＥＡＤＹ
フラグのように使用する。特定のフラグを監視するため
にはそのビットを選択する必要があるが、それを行うの
がビット位置指定器２０７ｅ、アンド回路２０８ｄであ
る。今、５ＴＡＲＴフラグを監視したいとする。その時
には、ピット位置指定器２０７ｅに第５図（ｂ）に示す
ビットパターンＤｐを設定する。すると、アンド回路２
０８ｄの出力Ｄｏには第５図（Ｃ）に示すように２′ビ
ツトから２？ ビットまではｒＯＪレベルとなシ、２°
ビットは５ＴＡＲＴフラグで決まるレベルとなる。つ
まシ、アンド回路２０８ｄの出力Ｄｏに５ＴＡＲＴフラ
グを取り出すことができる。ピット位置指定器２０７ｅ
に設定するビットパターンＤｒを変えれば他のフラグを
監視できる。また、ピットパターンＤｐに「１」レベル
とするビットを２つ以上設定すれば２つ以上のフラグの
監視も可能である。
ｔ８ＴＡＲＴフラグ、２１ピツトを５ＴＯＰフラグ、２
！ ビットをＢＵＳＹフラグ、２１ピツトをＲＥＡＤＹ
フラグのように使用する。特定のフラグを監視するため
にはそのビットを選択する必要があるが、それを行うの
がビット位置指定器２０７ｅ、アンド回路２０８ｄであ
る。今、５ＴＡＲＴフラグを監視したいとする。その時
には、ピット位置指定器２０７ｅに第５図（ｂ）に示す
ビットパターンＤｐを設定する。すると、アンド回路２
０８ｄの出力Ｄｏには第５図（Ｃ）に示すように２′ビ
ツトから２？ ビットまではｒＯＪレベルとなシ、２°
ビットは５ＴＡＲＴフラグで決まるレベルとなる。つ
まシ、アンド回路２０８ｄの出力Ｄｏに５ＴＡＲＴフラ
グを取り出すことができる。ピット位置指定器２０７ｅ
に設定するビットパターンＤｒを変えれば他のフラグを
監視できる。また、ピットパターンＤｐに「１」レベル
とするビットを２つ以上設定すれば２つ以上のフラグの
監視も可能である。
このように第４図ではマイクロプロセッサのフラグの監
視が可能となるので、マイクロコンピュータの動作状態
の監視が行える。
視が可能となるので、マイクロコンピュータの動作状態
の監視が行える。
以上説明したように本発明によれば、データをディジタ
ル演算によって監視し易い値に変換されるので、マイク
ロプロセッサのプログラムの動作状態を実時間で極めて
容易に監視できる。
ル演算によって監視し易い値に変換されるので、マイク
ロプロセッサのプログラムの動作状態を実時間で極めて
容易に監視できる。
なお、上述の実施例では監視のためのディジタル演算の
ための回路がそれぞれ単独の機能のものとして説明した
が、１つの回路に総ての機能を持たせて構成できるのは
勿論である。
ための回路がそれぞれ単独の機能のものとして説明した
が、１つの回路に総ての機能を持たせて構成できるのは
勿論である。
第１図は本発明の一実施例全示す構成図、第２図〜第４
図はそれぞれ演算設定器と演算回路の具体例を示す構成
図、第５図は第４図の動作を説明する図である。 １００・・・マイコン制御装置、１０１・・・マイクロ
プロセッサ、１０２・・・ＲＯＭ、１０３・・・ＲＡＭ
。 １０４・・・入出力回路、１０５・・・被制御対象、２
００・・・動作状態監視装置、２０１・・・アドレス設
定器、２０２・・・アドレス比較器、２０３・・・ラッ
チ制御、２０４・・・ラッチレジスタ、２０５・・・Ｄ
−Ａ変換器、２０６・・・ディジタル表示器、２０７
・・・演算定数設定器、２０８・・・演算回路、２０７
ａ・・・オフセット設定器、２０７ｂ・・・ゲイン設定
器、２０７Ｃ・・・符号有無設定器、２０８ａ・・・減
算器、２０８ｂ・・・乗算器、２０７ｄ・・・シフト数
設定器、２０８Ｃ・・・シフト回路、２０７ｅｎ３図 ２０８ 弔４図 、７５図
図はそれぞれ演算設定器と演算回路の具体例を示す構成
図、第５図は第４図の動作を説明する図である。 １００・・・マイコン制御装置、１０１・・・マイクロ
プロセッサ、１０２・・・ＲＯＭ、１０３・・・ＲＡＭ
。 １０４・・・入出力回路、１０５・・・被制御対象、２
００・・・動作状態監視装置、２０１・・・アドレス設
定器、２０２・・・アドレス比較器、２０３・・・ラッ
チ制御、２０４・・・ラッチレジスタ、２０５・・・Ｄ
−Ａ変換器、２０６・・・ディジタル表示器、２０７
・・・演算定数設定器、２０８・・・演算回路、２０７
ａ・・・オフセット設定器、２０７ｂ・・・ゲイン設定
器、２０７Ｃ・・・符号有無設定器、２０８ａ・・・減
算器、２０８ｂ・・・乗算器、２０７ｄ・・・シフト数
設定器、２０８Ｃ・・・シフト回路、２０７ｅｎ３図 ２０８ 弔４図 、７５図
Claims (1)
- 【特許請求の範囲】 １、 マイクロプロセッサのアドレスバス、データバス
、コントロールバスに接続される第１の入力手段と、ア
ドレスを指定する第２の入力手段と、演算を設定する演
算設定手段と、前記第２の入力手段のアドレス指定信号
と前記第１の入力手段から得られるアドレスバスのアド
レス信号が一致した時点のデータバスのデータと、前記
演算設定手段の設定値とを用いて演算手段と、該演算手
段の演算出力をアナログ信号に変換して出力するＤ −
Ａ変換器とを具備したマイクロプロセッサの動作状態監
視装置。 λ 前記演算設定手段はオフセット設定器で、前記演算
手段が減算器であることを特徴とする第１項記載のマイ
クロプロセッサの動作状態監視装置。 ３、前記演算設定手段はゲイン設定器で、前記演載のマ
イクロプロセッサの動作状態監視装置。 ４、前記演算設定手段はシフト数設定器で、前記演算手
段がシフト回路であることを特徴とする第１項記載のマ
イクロプロセッサの動作状態監視装置。 ５、前記演算設定手段はビット位置指定器で、前記演算
手段がアンド回路であることを特徴とする第１項記載の
マイクロプロセッサの動作状態監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115151A JPS595366A (ja) | 1982-07-01 | 1982-07-01 | マイクロプロセツサの動作状態監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115151A JPS595366A (ja) | 1982-07-01 | 1982-07-01 | マイクロプロセツサの動作状態監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595366A true JPS595366A (ja) | 1984-01-12 |
Family
ID=14655575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115151A Pending JPS595366A (ja) | 1982-07-01 | 1982-07-01 | マイクロプロセツサの動作状態監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595366A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221411A (ja) * | 1985-07-23 | 1987-01-29 | Nippon Steel Corp | キヤンバ−防止制御方法 |
| JPH0423053A (ja) * | 1990-05-17 | 1992-01-27 | Kyoei:Kk | マイクロコンピュータ用バスモニタ装置 |
| JP2008049517A (ja) * | 2006-08-23 | 2008-03-06 | Toppan Printing Co Ltd | 画像形成体 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106635A (en) * | 1976-03-05 | 1977-09-07 | Toshiba Corp | Display unit of program progression state |
-
1982
- 1982-07-01 JP JP57115151A patent/JPS595366A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52106635A (en) * | 1976-03-05 | 1977-09-07 | Toshiba Corp | Display unit of program progression state |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6221411A (ja) * | 1985-07-23 | 1987-01-29 | Nippon Steel Corp | キヤンバ−防止制御方法 |
| JPH0423053A (ja) * | 1990-05-17 | 1992-01-27 | Kyoei:Kk | マイクロコンピュータ用バスモニタ装置 |
| JP2008049517A (ja) * | 2006-08-23 | 2008-03-06 | Toppan Printing Co Ltd | 画像形成体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469377A (en) | Floating point computing device for simplifying procedures accompanying addition or subtraction by detecting whether all of the bits of the digits of the mantissa are 0 or 1 | |
| EP0164451B1 (en) | An arithmetic processing unit for executing a floating point operation | |
| US4550369A (en) | Apparatus and method for processing macroinstructions and microinstructions | |
| JPS595366A (ja) | マイクロプロセツサの動作状態監視装置 | |
| JP3356268B2 (ja) | 制御システム装置 | |
| JP2687776B2 (ja) | パッケージ識別番号設定方式 | |
| JPH02162470A (ja) | 画像入力装置 | |
| JPH10341159A (ja) | Ａ／ｄ変換装置 | |
| JP2610022B2 (ja) | カラー画像処理装置 | |
| CN120297227A (zh) | 一种微处理器引脚多路复用方法及系统 | |
| JP3404852B2 (ja) | 防災システムの通信制御装置 | |
| JPH0320880A (ja) | 変換回路 | |
| JP3149939B2 (ja) | 分割多重タスク制御方式 | |
| JPH0644226B2 (ja) | 演算処理装置 | |
| JPH04160458A (ja) | Ｄｍａコントローラ周辺回路 | |
| JPH02170750A (ja) | 異プロトコルネツトワークの共通線信号方式 | |
| JPH01241988A (ja) | ディジタルａｇｃ回路 | |
| JPS634741A (ja) | 通信制御装置のトレ−ス方式 | |
| JPH01241983A (ja) | ディジタルビデオカメラ | |
| JPH0233700A (ja) | アラーム優先処理方式 | |
| JPH0770958B2 (ja) | ディジタルフィルタ | |
| VINES | Computer automated design of systems[M. S. Thesis] | |
| JPS6029032A (ja) | Ａｇｃ付きａｄコンバータ | |
| JPH01147742A (ja) | マイクロプログラム評価方式 | |
| JPH03226097A (ja) | 装置内警報収集方式 |