JPS5953708B2 - フリツプチツプのフエイスボンデイング法 - Google Patents
フリツプチツプのフエイスボンデイング法Info
- Publication number
- JPS5953708B2 JPS5953708B2 JP50104401A JP10440175A JPS5953708B2 JP S5953708 B2 JPS5953708 B2 JP S5953708B2 JP 50104401 A JP50104401 A JP 50104401A JP 10440175 A JP10440175 A JP 10440175A JP S5953708 B2 JPS5953708 B2 JP S5953708B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- flip chip
- solder layer
- bonding
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はフリップチップをソルダリフロー法（はんだ再
溶融法）により配線導体に接続するときのフェイスボン
ディング法に関するものである。
溶融法）により配線導体に接続するときのフェイスボン
ディング法に関するものである。
ハイブリッドＩＣ等においては、トランジスタやモノリ
シックＩＣあるいはその他の電子素子がフリップチップ
として配線基板上の配線導体にリフローボンディング（
ソルダリフロー法によるフェイスボンディング）されて
おり、高信頼性の電子回路を構成している。
シックＩＣあるいはその他の電子素子がフリップチップ
として配線基板上の配線導体にリフローボンディング（
ソルダリフロー法によるフェイスボンディング）されて
おり、高信頼性の電子回路を構成している。
リフローボンディングは超音波法や熱圧着法によるフェ
イスボンディングよりも量産性および信頼性の点ですぐ
れており、フェイスボンディングの長所を十分に発揮で
きる方法である。第１図および第２図はフリップチップ
をリブカラーボンディングする従来の方法を説明するた
めのものである。
イスボンディングよりも量産性および信頼性の点ですぐ
れており、フェイスボンディングの長所を十分に発揮で
きる方法である。第１図および第２図はフリップチップ
をリブカラーボンディングする従来の方法を説明するた
めのものである。
第１図において、１はフリップチップ、２はフリップチ
ップのバンプ電極、３は配線基板、４は配線導体である
。バンプ電極２は略半球状の突出電極で、Ｃｕメッキ層
やＣｕボールから・なる支柱部５の上にはんだ層６が被
覆された構造となつている。はんだ層６の材料はＰｂ−
Ｓｎ共晶はんだである。配線導体４の上にはあらかじめ
はんだ層７が被覆されている。第１図はフリップチップ
１を配線導体４の上に仮り留めした状態を示゜すもので
、この状態で熱処理を施すと、はんだ層６、７が溶融し
て一体化し、第２図に示すようにリフローボンディング
が行われる。このような方法によつても一応高信頼性の
ボンディングが行われるが、さらに改良の余地がある。
ップのバンプ電極、３は配線基板、４は配線導体である
。バンプ電極２は略半球状の突出電極で、Ｃｕメッキ層
やＣｕボールから・なる支柱部５の上にはんだ層６が被
覆された構造となつている。はんだ層６の材料はＰｂ−
Ｓｎ共晶はんだである。配線導体４の上にはあらかじめ
はんだ層７が被覆されている。第１図はフリップチップ
１を配線導体４の上に仮り留めした状態を示゜すもので
、この状態で熱処理を施すと、はんだ層６、７が溶融し
て一体化し、第２図に示すようにリフローボンディング
が行われる。このような方法によつても一応高信頼性の
ボンディングが行われるが、さらに改良の余地がある。
特に第３図に示すように、配線導体４の上に被覆されて
いるはんだ層７の厚みが不均一であることに起因するボ
ンディング不良が発生しやすい。図面左側のように、は
んだ層７が厚すぎると、余分なはんだがフリップチップ
１の表面に付″着して、耐圧不良や電極間の短絡を引き
起こす。図面右側のように、はんだ層７が薄すぎると十
分なボンディング強度が得られないし、オープン不良も
発生しやすい。また、はんだ層７が薄いと、リフローボ
ンディングのための熱処理によつてはんだ層７が金属光
沢を失つて白濁化し、はんだ付け性が著しく低下するこ
ともある。はんだ層７の厚みが不均一であると、第１図
の仮り留めの状態において、バンプ電極２のいずれかが
はんだ層７と接触しない状態となり、ボンデイング不良
を誘発することがある。多数のバンプ電極を有するフリ
ツプチツプにおいては、この仮り留め時における非接触
の問題が生じやすい。はんだ層７は、はんだ浴への浸漬
処理、いわゆるはんだデイツプによつて形成されること
が多い。
いるはんだ層７の厚みが不均一であることに起因するボ
ンディング不良が発生しやすい。図面左側のように、は
んだ層７が厚すぎると、余分なはんだがフリップチップ
１の表面に付″着して、耐圧不良や電極間の短絡を引き
起こす。図面右側のように、はんだ層７が薄すぎると十
分なボンディング強度が得られないし、オープン不良も
発生しやすい。また、はんだ層７が薄いと、リフローボ
ンディングのための熱処理によつてはんだ層７が金属光
沢を失つて白濁化し、はんだ付け性が著しく低下するこ
ともある。はんだ層７の厚みが不均一であると、第１図
の仮り留めの状態において、バンプ電極２のいずれかが
はんだ層７と接触しない状態となり、ボンデイング不良
を誘発することがある。多数のバンプ電極を有するフリ
ツプチツプにおいては、この仮り留め時における非接触
の問題が生じやすい。はんだ層７は、はんだ浴への浸漬
処理、いわゆるはんだデイツプによつて形成されること
が多い。
はんだデイツプは作業性や経済性の点では非常にすぐれ
ているが、はんだ層７の厚みを均一に制御することは困
難である。はんだペーストをスクリーン印刷する方法等
を用いればはんだ層７の厚みをかなり精度よく制御でき
るけれども、高価な設備と材料を要し作業性も悪いとい
う欠点がある。はんだ層７の厚みが不均一であることに
起因するボンデイング不良を回避するために、はんだ層
７を設けないでフリツプチツプ１を配線導体４に直接リ
フローボンデイングすると、第４図に示すようになる。
ているが、はんだ層７の厚みを均一に制御することは困
難である。はんだペーストをスクリーン印刷する方法等
を用いればはんだ層７の厚みをかなり精度よく制御でき
るけれども、高価な設備と材料を要し作業性も悪いとい
う欠点がある。はんだ層７の厚みが不均一であることに
起因するボンデイング不良を回避するために、はんだ層
７を設けないでフリツプチツプ１を配線導体４に直接リ
フローボンデイングすると、第４図に示すようになる。
すなわち、ろう材となるはんだ層６のはんだ量が少ない
ためにボンデイング強度が小さく、良好なボンデイング
が行われない。オープン不良も発生しやすい。はんだ層
６のはんだ量を多くするために、バンプ電極２をはんだ
層６のみで構成したフリツプチツプ１を用いて、配線導
体４に直接リフローボンデイングすると、第５図のよう
になる。
ためにボンデイング強度が小さく、良好なボンデイング
が行われない。オープン不良も発生しやすい。はんだ層
６のはんだ量を多くするために、バンプ電極２をはんだ
層６のみで構成したフリツプチツプ１を用いて、配線導
体４に直接リフローボンデイングすると、第５図のよう
になる。
すなわち、バンプ電極２に支柱部５が設けられていない
ため、バンプ電極２がつぶれてしまい、フリツプチツプ
１の表面にはんだが付着し、耐圧不良や電極間の短絡を
引き起こす。従来、バンプ電極２の一部あるいは全部を
構成するはんだ層６の材料としては、共晶はんだを用い
ることが多く、非共晶はんだを用いる場合でも固相と液
相とが共存する温度範囲が１０℃以下の共晶はんだに近
いものである。ところで、フリツプチツプのフエイスボ
ンデイングにおけるはんだの熱処理温度は、非共晶はん
だの場合であつても、固相と液相とが共存する温度範囲
の上限値を越えた温度に設定されている。したがつて、
熱処理時にはんだ層６が完全な溶融状態となるので、程
度の差はあるけれども第５図のようにリフローボンデイ
ングされるのは避けられない。バンプ電極２がつぶれな
いようにする方法として、第６図に示すように、はんだ
に濡れないガラス膜８を配線導体４の先端部９を区画す
るようにスクリーン印刷で形成した構造としてリフロー
ボンデイングする方法がある。
ため、バンプ電極２がつぶれてしまい、フリツプチツプ
１の表面にはんだが付着し、耐圧不良や電極間の短絡を
引き起こす。従来、バンプ電極２の一部あるいは全部を
構成するはんだ層６の材料としては、共晶はんだを用い
ることが多く、非共晶はんだを用いる場合でも固相と液
相とが共存する温度範囲が１０℃以下の共晶はんだに近
いものである。ところで、フリツプチツプのフエイスボ
ンデイングにおけるはんだの熱処理温度は、非共晶はん
だの場合であつても、固相と液相とが共存する温度範囲
の上限値を越えた温度に設定されている。したがつて、
熱処理時にはんだ層６が完全な溶融状態となるので、程
度の差はあるけれども第５図のようにリフローボンデイ
ングされるのは避けられない。バンプ電極２がつぶれな
いようにする方法として、第６図に示すように、はんだ
に濡れないガラス膜８を配線導体４の先端部９を区画す
るようにスクリーン印刷で形成した構造としてリフロー
ボンデイングする方法がある。
バンプ電極２を構成するはんだ層６は溶融しても小面積
の先端部９と濡れるだけであるので、はんだの表面張力
が作用して支柱部５がなくてもバンプ電極２がつぶれる
ことはない。しかし、ガラス膜８の位置がずれると、先
端部９の面積が変わつてバンプ電極２の高さが異なるた
め、オープン不良等のボンデイング不良が発生する。し
たがつてこの方法には、ガラス膜８の印刷工程が余分に
必要となる上に、高精度の印刷技術が要求されるという
欠点がある。本発明は、以上述べた従来の欠点を解決す
るためのもので、固相と液相が共存する温度範囲が３０
℃以上の非共晶はんだによつてバンプ電極のはんだ層が
構成されているフリツプチツプを配線導体に直接リフロ
ーボンデイングすることを特徴とするフリツプチツプの
フエイスボンデイング法である。以下本発明を図面に基
づいて具体的に説明する。
の先端部９と濡れるだけであるので、はんだの表面張力
が作用して支柱部５がなくてもバンプ電極２がつぶれる
ことはない。しかし、ガラス膜８の位置がずれると、先
端部９の面積が変わつてバンプ電極２の高さが異なるた
め、オープン不良等のボンデイング不良が発生する。し
たがつてこの方法には、ガラス膜８の印刷工程が余分に
必要となる上に、高精度の印刷技術が要求されるという
欠点がある。本発明は、以上述べた従来の欠点を解決す
るためのもので、固相と液相が共存する温度範囲が３０
℃以上の非共晶はんだによつてバンプ電極のはんだ層が
構成されているフリツプチツプを配線導体に直接リフロ
ーボンデイングすることを特徴とするフリツプチツプの
フエイスボンデイング法である。以下本発明を図面に基
づいて具体的に説明する。
第７図〜第１０図は本発明の１実施例を説明するための
もので゛ある。
もので゛ある。
第７図はフリツプチツプ１を配線導体４の上に仮り留め
した状態を示す平面図で、第８図は第７図のＡ−Ａ線断
面図である。フリツプチツプ１はシリコントランジスタ
で、４つのバンプ電極２のうち２つはコレクタ電極Ｃ、
他の２つはそれぞれエミツタ電極Ｅとベース電極Ｂであ
る。配線基板３はアルミナ薄板である。配線導体４はＡ
ｇ−Ｐｄ系厚膜導体材料をスクリーン印刷して焼成した
ものである。フリツプチツプ１は配線導体４の上に塗布
されたロジン系フラツクス１０の粘着力を利用して仮り
留めされている。バンプ電極２は半径１００μの略半球
状の突出電極で、Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の
非共晶はんだからなるはんだ層６で構成されている。な
お第８図のフリツプチツプ１を説明的断面図により詳細
に示すと第９図のようになつている。
した状態を示す平面図で、第８図は第７図のＡ−Ａ線断
面図である。フリツプチツプ１はシリコントランジスタ
で、４つのバンプ電極２のうち２つはコレクタ電極Ｃ、
他の２つはそれぞれエミツタ電極Ｅとベース電極Ｂであ
る。配線基板３はアルミナ薄板である。配線導体４はＡ
ｇ−Ｐｄ系厚膜導体材料をスクリーン印刷して焼成した
ものである。フリツプチツプ１は配線導体４の上に塗布
されたロジン系フラツクス１０の粘着力を利用して仮り
留めされている。バンプ電極２は半径１００μの略半球
状の突出電極で、Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の
非共晶はんだからなるはんだ層６で構成されている。な
お第８図のフリツプチツプ１を説明的断面図により詳細
に示すと第９図のようになつている。
第９図において、１１はＮ＋形コレクタ層、１２はＮ形
コレクタ高抵抗層、１３はＰ形ベース層、］４はＮ形エ
ミツタ層、１５はＡｌ配線層、１６はＣｒ層、１７はＣ
ｕ層、１８はＳｉＯ２膜、１９はガラス膜である。はん
だ層６は、上記組成からなるはんだボールをＣｕ層１７
に加熱融着したものである。Ｃｒ層１６および゛Ｃｕ層
１７の厚さは合わせて１０〜２０μ程度で、バンプ電極
２の支柱部５の役目を果していない。支柱部５の役目を
果すには、通常Ｃｒ層１６とＣｕ層１７の厚さが合わせ
て４０μ以上は必要である。第７図あるいは第８図の状
態から２４０℃の電気炉で１０〜１５秒間熱処理を施す
と、第１０図のようにリフローボンデイングが行われる
。
コレクタ高抵抗層、１３はＰ形ベース層、］４はＮ形エ
ミツタ層、１５はＡｌ配線層、１６はＣｒ層、１７はＣ
ｕ層、１８はＳｉＯ２膜、１９はガラス膜である。はん
だ層６は、上記組成からなるはんだボールをＣｕ層１７
に加熱融着したものである。Ｃｒ層１６および゛Ｃｕ層
１７の厚さは合わせて１０〜２０μ程度で、バンプ電極
２の支柱部５の役目を果していない。支柱部５の役目を
果すには、通常Ｃｒ層１６とＣｕ層１７の厚さが合わせ
て４０μ以上は必要である。第７図あるいは第８図の状
態から２４０℃の電気炉で１０〜１５秒間熱処理を施す
と、第１０図のようにリフローボンデイングが行われる
。
共晶はんだは一定温度を超えると急激に溶融状態に移行
するが、非共晶はんだは固相と液相が共存する半溶融状
態をしばらく経過した後に完全な溶融状態に移行するも
のが多い。この実施例においてはんだ層６の材料に用い
ているＰｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はん
だは、１７８．７℃までは固相、１７８．７℃〜２３６
．８℃の約５８℃の温度範囲では固相と液相が共存する
半溶融状態、２３６．８℃以上ではすべて液相となつて
溶融状態となる。ここでの熱処理においては、はんだ層
６は実際には電気炉の温度２４０℃よりも少し低い２２
０℃〜２３０℃の温度に留まるので、固相と液相が共存
する半溶融状態となる。半溶融状態のはんだ層６はフリ
ツプチツプ１の重さを支える程度の固さがあるため、バ
ンプ電極２がつぶれてしまうことはない。半溶融状態の
はんだ層６は溶融部が存在しており、配線導体４と接す
る部分ではロジン系フラツクス１０の作用で特に溶融部
が多くなつているので、配線導体４にボンデイングされ
る。Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はんだ
のように固相と液相が共存する温度範囲が５０℃以上も
あると、熱処理条件の設定が簡単で量産に適している。
バンプ電極２は実質上はんだ層６のみで構成されている
ので、ボンデイング用のろう材となるはんだの量にも不
足はない。したがつて、ボンデイングの歩留り、強度、
信頼性等のいずれの点においても好結果が得られる。以
上述べた本発明のフエイスボンデイング法は．次のよう
な利点がある。まず、配線導体４に直接リフローボンデ
イングするので、配線導体４の上にあらかじめはんだ層
７を被覆しておく必要がない。したがつて、はんだ層７
の厚みが不均一であることに起因するボンデイング不良
が発生しない・し、はんだ層７を被覆するための工程が
不要である。配線導体４のパターン設計も自由度が大き
くなつて簡単になる。すなわち、はんだデイツプによつ
てはんだ層７を形成するとき、少しでもはんだ層７の厚
みを均一にするために、配線導体４の方向を一方向にそ
ろえたり、配線導体４を特殊な形状にするなどの工夫が
なされているが、この必要がなくなる訳である。また、
リフローボンデイングのための熱処理によつてバンプ電
極２がつぶれることがないので、バンプ電極２に支柱部
５を設ける必要がないし、ガラス膜８によつて配線導体
４の先端部９を区画する必要もない。
するが、非共晶はんだは固相と液相が共存する半溶融状
態をしばらく経過した後に完全な溶融状態に移行するも
のが多い。この実施例においてはんだ層６の材料に用い
ているＰｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はん
だは、１７８．７℃までは固相、１７８．７℃〜２３６
．８℃の約５８℃の温度範囲では固相と液相が共存する
半溶融状態、２３６．８℃以上ではすべて液相となつて
溶融状態となる。ここでの熱処理においては、はんだ層
６は実際には電気炉の温度２４０℃よりも少し低い２２
０℃〜２３０℃の温度に留まるので、固相と液相が共存
する半溶融状態となる。半溶融状態のはんだ層６はフリ
ツプチツプ１の重さを支える程度の固さがあるため、バ
ンプ電極２がつぶれてしまうことはない。半溶融状態の
はんだ層６は溶融部が存在しており、配線導体４と接す
る部分ではロジン系フラツクス１０の作用で特に溶融部
が多くなつているので、配線導体４にボンデイングされ
る。Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はんだ
のように固相と液相が共存する温度範囲が５０℃以上も
あると、熱処理条件の設定が簡単で量産に適している。
バンプ電極２は実質上はんだ層６のみで構成されている
ので、ボンデイング用のろう材となるはんだの量にも不
足はない。したがつて、ボンデイングの歩留り、強度、
信頼性等のいずれの点においても好結果が得られる。以
上述べた本発明のフエイスボンデイング法は．次のよう
な利点がある。まず、配線導体４に直接リフローボンデ
イングするので、配線導体４の上にあらかじめはんだ層
７を被覆しておく必要がない。したがつて、はんだ層７
の厚みが不均一であることに起因するボンデイング不良
が発生しない・し、はんだ層７を被覆するための工程が
不要である。配線導体４のパターン設計も自由度が大き
くなつて簡単になる。すなわち、はんだデイツプによつ
てはんだ層７を形成するとき、少しでもはんだ層７の厚
みを均一にするために、配線導体４の方向を一方向にそ
ろえたり、配線導体４を特殊な形状にするなどの工夫が
なされているが、この必要がなくなる訳である。また、
リフローボンデイングのための熱処理によつてバンプ電
極２がつぶれることがないので、バンプ電極２に支柱部
５を設ける必要がないし、ガラス膜８によつて配線導体
４の先端部９を区画する必要もない。
このように本発明のフエイスボンデイング法は、フリツ
プチツプ１の製造および配線導体４の形成を含めたフエ
イスボンデイングに関する一連の工程を短縮できる上に
、ボンデイング不良の発生を減少できるなどの多くの効
果を有するもので、産業上利用価値の高いものである。
プチツプ１の製造および配線導体４の形成を含めたフエ
イスボンデイングに関する一連の工程を短縮できる上に
、ボンデイング不良の発生を減少できるなどの多くの効
果を有するもので、産業上利用価値の高いものである。
なお本発明は実施例に限定されることなく種々の変形が
可能である。
可能である。
例えば、バンブ電極２のはんだ層６を構成するはんだは
、固相と液相が共存する温度範囲が３０℃以上であれば
Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はんだに限
らない。しかし固相と液相が共存する温度範囲が３０℃
未満の非共晶はんだでは、リフローボンデイングのため
の熱処理において、はんだ層６がリフローボンデイング
に適切な半溶解状態となるように温度制御することが困
難であり、ボンデイング不良が発生しやすい。フリツプ
チツプ１はトランジスタに限らず、モノリシツクＩＣや
ダイオード等の半導体素子あるいは抵抗やコンデンサ等
のその他の電子素子であつてもよい。配線導体４は、厚
膜導体に限らす、薄膜導体やプリント配線導体でもよい
し、配線基板３を兼ねたリード線状の金属板でもよい。
、固相と液相が共存する温度範囲が３０℃以上であれば
Ｐｂ：Ｓｎ：Ａｇ＝５７：３８：５の非共晶はんだに限
らない。しかし固相と液相が共存する温度範囲が３０℃
未満の非共晶はんだでは、リフローボンデイングのため
の熱処理において、はんだ層６がリフローボンデイング
に適切な半溶解状態となるように温度制御することが困
難であり、ボンデイング不良が発生しやすい。フリツプ
チツプ１はトランジスタに限らず、モノリシツクＩＣや
ダイオード等の半導体素子あるいは抵抗やコンデンサ等
のその他の電子素子であつてもよい。配線導体４は、厚
膜導体に限らす、薄膜導体やプリント配線導体でもよい
し、配線基板３を兼ねたリード線状の金属板でもよい。
第１図〜第６図は従来のフエイスボンデイング法を説明
するための断面図である。 第７図〜第１０図は本発明のフエイスボンデイング法を
説明するためのもので、第７図はフリツプチツプを配線
導体上に仮り留めした状態を示す平面図、第８図は第７
図のＡ−Ａ線断面図、第９図はフリツプチツプの説明的
断面図、第１０図はボンデイングの状態を示す断面図で
ある。１・・・・・・フリツプチツプ、２・・・・・・
バンプ電極、３・・・・・・配線基板、４・・・・・・
配線導体、５・・・・・・支柱部、６，７・・・・・・
はんだ層、８・・・・・・ガラス膜、９・・・・・・配
線導体の先端部、１０・・・・・・ロジン系フラツクス
。
するための断面図である。 第７図〜第１０図は本発明のフエイスボンデイング法を
説明するためのもので、第７図はフリツプチツプを配線
導体上に仮り留めした状態を示す平面図、第８図は第７
図のＡ−Ａ線断面図、第９図はフリツプチツプの説明的
断面図、第１０図はボンデイングの状態を示す断面図で
ある。１・・・・・・フリツプチツプ、２・・・・・・
バンプ電極、３・・・・・・配線基板、４・・・・・・
配線導体、５・・・・・・支柱部、６，７・・・・・・
はんだ層、８・・・・・・ガラス膜、９・・・・・・配
線導体の先端部、１０・・・・・・ロジン系フラツクス
。
Claims (1)
- １ 固相と液相の共存する温度範囲が３０℃以上の非共
晶はんだによつてバンプ電極のはんだ層が構成されてい
るとともに該はんだ層以外には実質的に支柱となり得る
部分を持たないバンプ電極の形成されているフリップチ
ップを、はんだ被覆の行われていない配線導体上に仮り
留めした後に、前記バンプ電極のはんだ層を該はんだの
固相と液相の共存する温度範囲内の温度に加熱すること
により、前記フリップチップを前記配線導体に前記バン
プ電極のはんだ層によつてはんだ接続することを特徴と
するフリップチップのフェイスボンディング法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50104401A JPS5953708B2 (ja) | 1975-08-28 | 1975-08-28 | フリツプチツプのフエイスボンデイング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50104401A JPS5953708B2 (ja) | 1975-08-28 | 1975-08-28 | フリツプチツプのフエイスボンデイング法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5228263A JPS5228263A (en) | 1977-03-03 |
| JPS5953708B2 true JPS5953708B2 (ja) | 1984-12-26 |
Family
ID=14379686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50104401A Expired JPS5953708B2 (ja) | 1975-08-28 | 1975-08-28 | フリツプチツプのフエイスボンデイング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953708B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4634041A (en) * | 1984-06-29 | 1987-01-06 | International Business Machines Corporation | Process for bonding current carrying elements to a substrate in an electronic system, and structures thereof |
| JPH01274491A (ja) * | 1988-04-26 | 1989-11-02 | Aiwa Co Ltd | 非共晶ハンダを使用した基板装置 |
| JPH0828572B2 (ja) * | 1988-04-26 | 1996-03-21 | アイワ株式会社 | 非共晶ハンダを使用した基板装置の製造方法 |
| JP4735873B2 (ja) * | 2009-03-16 | 2011-07-27 | ソニーケミカル＆インフォメーションデバイス株式会社 | 保護素子 |
-
1975
- 1975-08-28 JP JP50104401A patent/JPS5953708B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5228263A (en) | 1977-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970005526B1 (ko) | 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법 | |
| US3436818A (en) | Method of fabricating a bonded joint | |
| KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| USRE27934E (en) | Circuit structure | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02117772A (ja) | 金属表面の結合方法 | |
| JPH1062482A (ja) | Ｉｃチップの試験のための方法および装置 | |
| JPS5953708B2 (ja) | フリツプチツプのフエイスボンデイング法 | |
| US3585713A (en) | Method of making connecting parts of semiconductor devices or the like | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPS5950094B2 (ja) | フリップチップのリフロ−ボンディング法 | |
| JPS5958843A (ja) | フリツプチツプ用バンプ製造方法 | |
| JPS63152136A (ja) | 半導体チツプの実装方法 | |
| JPH0529363A (ja) | 配線基板 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPH06120230A (ja) | 半導体部品におけるバンプ電極の形成方法及びバンプ電極付き半導体部品 | |
| JPH1140716A (ja) | 半導体装置およびその製造方法 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 | |
| JPH06310567A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JPH05259632A (ja) | プリント配線板およびその製造方法 | |
| JPH11307688A (ja) | 配線基板及びその製造方法 |