JPS595480A - グル−プ・ペ−ジ管理処理方式 - Google Patents
グル−プ・ペ−ジ管理処理方式Info
- Publication number
- JPS595480A JPS595480A JP57113325A JP11332582A JPS595480A JP S595480 A JPS595480 A JP S595480A JP 57113325 A JP57113325 A JP 57113325A JP 11332582 A JP11332582 A JP 11332582A JP S595480 A JPS595480 A JP S595480A
- Authority
- JP
- Japan
- Prior art keywords
- page
- pages
- processing
- collectively
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＜１１ 発明の技術分野
本発明はグループ・ページ管理処理方式１％にいわゆる
ベージング処理を行うデータ処理システムにおいて、予
め任意の複数のページをグループ化しておくこと罠より
、−組のページ群を一括してページアウトまたはページ
インすることができるようにし、ベージング処理の効率
化・高速化を可能にしたグループ・ページ管理処理方式
に関するものである。
ベージング処理を行うデータ処理システムにおいて、予
め任意の複数のページをグループ化しておくこと罠より
、−組のページ群を一括してページアウトまたはページ
インすることができるようにし、ベージング処理の効率
化・高速化を可能にしたグループ・ページ管理処理方式
に関するものである。
（２）従来技術と問題点
データ処理システムにおいて、実装主記憶装置の有効利
用を図り、かつ記憶アドレス空間の制限を取り去るため
に、仮想記憶方式を採用し、実記憶上の空間を例えば４
キロ・バイトのページに分割して、ば−ジ管理を行うこ
とは、広く用いられている。
用を図り、かつ記憶アドレス空間の制限を取り去るため
に、仮想記憶方式を採用し、実記憶上の空間を例えば４
キロ・バイトのページに分割して、ば−ジ管理を行うこ
とは、広く用いられている。
第１図に一般的な仮想記憶と実記憶との対応関係の説明
図、第２図に従来のＲ′−ジ管理処理方式の説明図、第
３図に従来方式の問題点説明図を示すＯ 第１図図示の如く、仮想記憶１と実記憶２とは。
図、第２図に従来のＲ′−ジ管理処理方式の説明図、第
３図に従来方式の問題点説明図を示すＯ 第１図図示の如く、仮想記憶１と実記憶２とは。
セグメントテーブルＳＧＴおよびページテーブルＰＧＴ
によって対応づけられる。仮想記憶ｌの仮想アドレスは
２例えばセグメントａ号 、６−：５番号、ページ内変
位からなり、セグメント番号は。
によって対応づけられる。仮想記憶ｌの仮想アドレスは
２例えばセグメントａ号 、６−：５番号、ページ内変
位からなり、セグメント番号は。
制御レジスタＯＲがポイントするセグメントテーブルＳ
ＧＴ内の相対番地を与える。セグメントテーブルＳＧＴ
のエントリには、は−ジテープルＰＧＴの実アドレスが
格納されている。−乏一ジ番号はに一ジテーブルＰＧＴ
内の相対番地を与える。
ＧＴ内の相対番地を与える。セグメントテーブルＳＧＴ
のエントリには、は−ジテープルＰＧＴの実アドレスが
格納されている。−乏一ジ番号はに一ジテーブルＰＧＴ
内の相対番地を与える。
ページテーブルＰＧＴの各エントリには、対応する実記
憶２のページの実アドレスが格納されてｂる。仮想アド
レスから実アドレスへの変換は動的アドレス変換機構が
行う。ページテーブルＰＧＴの無効ビットがオンである
等、対応付けができないときには、は−ジ・フォールト
の割込みを生じさせる。
憶２のページの実アドレスが格納されてｂる。仮想アド
レスから実アドレスへの変換は動的アドレス変換機構が
行う。ページテーブルＰＧＴの無効ビットがオンである
等、対応付けができないときには、は−ジ・フォールト
の割込みを生じさせる。
仮想記憶１に対する実記憶２の割当ては、一般に必要に
なったときに行われる。第２図図示の如く、実記憶２か
ら追い出される仮想記憶の内容を格納するための外部ペ
ージデータセット３が用意され、Ｒ−ジ管理部が管理す
る。実は−ジの内容を外部ページデータセット３に追い
出すことを啄−ジアウトといい、外部Ｒ−ジデータセッ
ト５上にページアウトされたば一ジの内容を読み込んで
。
なったときに行われる。第２図図示の如く、実記憶２か
ら追い出される仮想記憶の内容を格納するための外部ペ
ージデータセット３が用意され、Ｒ−ジ管理部が管理す
る。実は−ジの内容を外部ページデータセット３に追い
出すことを啄−ジアウトといい、外部Ｒ−ジデータセッ
ト５上にページアウトされたば一ジの内容を読み込んで
。
実記憶２上に復元することをば一ジインという。
従来、実記憶２上の内容と外部ページデータセット３上
の内容とのやりとりの単位は、実記憶ｚ上の割当て単位
でもある例えば４キロバイトのページに固定化されてい
た。そのため、第３図図示の如く、複数のページにわた
るロードモジュール４の実行中に、各ページ境界毎に複
数回のページ・フォールトが発生することが、しばしば
あった。
の内容とのやりとりの単位は、実記憶ｚ上の割当て単位
でもある例えば４キロバイトのページに固定化されてい
た。そのため、第３図図示の如く、複数のページにわた
るロードモジュール４の実行中に、各ページ境界毎に複
数回のページ・フォールトが発生することが、しばしば
あった。
ベージング動作は、一種の入出力処理であり、頻繁にベ
ージングが発生するとシステム効率を低下させる。
ージングが発生するとシステム効率を低下させる。
例エバ、ロードモジュール全体を外部記憶装置に退避／
復元するロールアウト／ロールイン方式や、タスクが比
較的長期にわたる待ち状態に入る場合に、そのタスクが
使用していたすべての実は一ジを積極的に取り上げ、外
部ページに追い出すスワツピング処理方式が用Ａられる
こともあるが。
復元するロールアウト／ロールイン方式や、タスクが比
較的長期にわたる待ち状態に入る場合に、そのタスクが
使用していたすべての実は一ジを積極的に取り上げ、外
部ページに追い出すスワツピング処理方式が用Ａられる
こともあるが。
これらは、各ば一ジ間の関係を無視して、全体を一律に
退１／復元の対象とするものであり、必ずしも効率がよ
いとは言えない場合がある。
退１／復元の対象とするものであり、必ずしも効率がよ
いとは言えない場合がある。
（３）発明の目的と構成
本発明は上記問題点の解決を図り、任意の連続した複数
のは−ジをグループ化できるようにし。
のは−ジをグループ化できるようにし。
は−ジアウトまたはに一ジインが必要なときには。
グループ化されたページ群をまとめて処理することによ
り、ページ・フォールトによるオーツ（ヘッドの削減を
可能とすることを目的としている。そのため９本発明の
グループ・−く−ジ管理処理方式は、実記憶を所定の大
きさのページに区分し、該ページ学位に仮想記憶を実記
憶に対応づけるは一ジ・テーブルをそなえるとともに、
上記実記憶のに一ジを退避する外部ページデータセット
をそなえたデータ処理システムにおいて、上記ば一ジ・
テーブルに上記仮想記憶上で連続した任意のＲ−ジをグ
ループ化する情報が設定されるセラ） ｏ−レジマーク
領域設け、該セットページマーク領域に設定された情報
に基づいてグループ化されたＲ−ジをまとめて上記外部
バージデータセットに追い出すページアウト処理部と、
上記セットページマーク領域に設定された情報に基づい
てグループ化されたページを１とめて上記外部ページデ
ータセットから上記実記憶上に復元するズージイン処理
部とをそなえたことを特徴としている。以下図面を参照
しつつ説明する。
り、ページ・フォールトによるオーツ（ヘッドの削減を
可能とすることを目的としている。そのため９本発明の
グループ・−く−ジ管理処理方式は、実記憶を所定の大
きさのページに区分し、該ページ学位に仮想記憶を実記
憶に対応づけるは一ジ・テーブルをそなえるとともに、
上記実記憶のに一ジを退避する外部ページデータセット
をそなえたデータ処理システムにおいて、上記ば一ジ・
テーブルに上記仮想記憶上で連続した任意のＲ−ジをグ
ループ化する情報が設定されるセラ） ｏ−レジマーク
領域設け、該セットページマーク領域に設定された情報
に基づいてグループ化されたＲ−ジをまとめて上記外部
バージデータセットに追い出すページアウト処理部と、
上記セットページマーク領域に設定された情報に基づい
てグループ化されたページを１とめて上記外部ページデ
ータセットから上記実記憶上に復元するズージイン処理
部とをそなえたことを特徴としている。以下図面を参照
しつつ説明する。
（４）発明の実施例
第４図は本発明の一実施例、第５図は本発明による処理
の一態様を示す。
の一態様を示す。
図中、１０はセットページマーク領域、１１はページア
ウト処理部、１２はページイン処理部。
ウト処理部、１２はページイン処理部。
３０はオブジェクト・モジュール、３１はリンケージエ
ディタ制御文、３２はリンケージエディタ。
ディタ制御文、３２はリンケージエディタ。
３３はセットページ情報域、３４はローダを表わす。
第４図図示の如く、ページテーブルＰＧＴには。
各エントリに１ビツトずつのセットページマーク領域１
０が設けられる。セットページマーク領域１０の各ビッ
ト、すなわちセットページ−フラグは、に−ジのグルー
プ化を示すものであって９例えば仮想記憶上にロードモ
ジュールの領域が確保されるときにセットされる。この
セットベージ・フラグがオンであるときには９次のペー
ジとセットであることを示す。従って、セットの最終ペ
ージヲＮ スベージテーブル・エントリのセットベージ
・フラグは立たな−。第４図図示の例では、第０ベージ
から第２４−ジまでが１セツト、第３ページおよび第４
ページが１セツトと−うようにグループ化されている。
０が設けられる。セットページマーク領域１０の各ビッ
ト、すなわちセットページ−フラグは、に−ジのグルー
プ化を示すものであって９例えば仮想記憶上にロードモ
ジュールの領域が確保されるときにセットされる。この
セットベージ・フラグがオンであるときには９次のペー
ジとセットであることを示す。従って、セットの最終ペ
ージヲＮ スベージテーブル・エントリのセットベージ
・フラグは立たな−。第４図図示の例では、第０ベージ
から第２４−ジまでが１セツト、第３ページおよび第４
ページが１セツトと−うようにグループ化されている。
もし、第５ページに対するに一シアウド要求またはば一
ジイン要求が出されると、１セツトになっている第３
＜−ジと第４ページとが、一括してベージングの対象と
なる。
ジイン要求が出されると、１セツトになっている第３
＜−ジと第４ページとが、一括してベージングの対象と
なる。
ページアウト要求に対しては、に−シアウド処理部１１
は次のように処理する。実記憶上のに−（ＪｇｔｃＬ
） 方式によって選択されたページのページアウト要
求が出されると、は−シアウド処理部１１は、第４図図
示処理２０によって、内部カウンタのＲ−ジカウントを
ｒｌＪに初期設定する。
は次のように処理する。実記憶上のに−（ＪｇｔｃＬ
） 方式によって選択されたページのページアウト要
求が出されると、は−シアウド処理部１１は、第４図図
示処理２０によって、内部カウンタのＲ−ジカウントを
ｒｌＪに初期設定する。
次に、は−ジアウトの対象となったページのページテー
ブル・エントリのセットバージマーク領域］Ｏを調べ、
処理２１によって、そのセットベージ・フラグがオンで
あるかどうかをチェックする。
ブル・エントリのセットバージマーク領域］Ｏを調べ、
処理２１によって、そのセットベージ・フラグがオンで
あるかどうかをチェックする。
オンである場合には、処理２２によって、ページカウン
トを「＋１」カウント・アップし２次のページテーブル
・エントリをポイントして、処理２１に戻る。同様に処
理を繰り返し、セットは一ジ・フラグがオフであれば、
処理２３に制御を移す。処理２３によって、上記ページ
カウント数分のページのセットを、まとめて外部ページ
データセットに退避し、ページアウト処理を終了する。
トを「＋１」カウント・アップし２次のページテーブル
・エントリをポイントして、処理２１に戻る。同様に処
理を繰り返し、セットは一ジ・フラグがオフであれば、
処理２３に制御を移す。処理２３によって、上記ページ
カウント数分のページのセットを、まとめて外部ページ
データセットに退避し、ページアウト処理を終了する。
もし、最初からセラ） Ｏ−ジψフラグがオフであれば
、従来通りＩ Ｑ−ジだけがは−ジアウトされることに
なる。なお、ページアウトされたページのページテーブ
ル上の無効ビットはオンにされ。
、従来通りＩ Ｑ−ジだけがは−ジアウトされることに
なる。なお、ページアウトされたページのページテーブ
ル上の無効ビットはオンにされ。
ページ不在が示される。従って２次にこのに一ジにアク
七スがあると、ページ・フォールトカ発生する。
七スがあると、ページ・フォールトカ発生する。
ページイン要求に対しては、ば−ジイン処理部１２は次
のように処理する。ば−ジイン処理部１２は、まず処！
！２５によって、内部カウンタのページカウントをｒｌ
Ｊに初期設定する。次に。
のように処理する。ば−ジイン処理部１２は、まず処！
！２５によって、内部カウンタのページカウントをｒｌ
Ｊに初期設定する。次に。
は−ジインの要求のあったば一ジのば一ジテーブル・エ
ントリをポイントし、処理２６によって。
ントリをポイントし、処理２６によって。
セット ｏ−ジマーク領唆１０にあるセット ｏ−ジ・
フラグがオンであるかどうかを調べる。オンである部会
には、処理２７によって、ページカウントを「＋１」カ
ウント・アップし１次のページテーブル・エントリをポ
イントして、処理２６に戻る。同様に処理を繰り返し、
セットページ・フラグがオフであれば、処理２８に制御
を移す。処理２８によって、上記ページカウント数分の
ページのセットを、まとめて外部ページデータセットか
ら実記憶上にに一ジインし、対応する無効ビットをオフ
にする。従って、連続してに一ジ毎には−ジ・フォール
トが発生することを未然に防止することができる。
フラグがオンであるかどうかを調べる。オンである部会
には、処理２７によって、ページカウントを「＋１」カ
ウント・アップし１次のページテーブル・エントリをポ
イントして、処理２６に戻る。同様に処理を繰り返し、
セットページ・フラグがオフであれば、処理２８に制御
を移す。処理２８によって、上記ページカウント数分の
ページのセットを、まとめて外部ページデータセットか
ら実記憶上にに一ジインし、対応する無効ビットをオフ
にする。従って、連続してに一ジ毎には−ジ・フォール
トが発生することを未然に防止することができる。
次に第５図を参照して２本発明による一処理態様につい
て説明する。一般に、複数ページにまたがるプログラム
が、データ処理装置上でどのように動作するかを旧確に
認識できるのは、そのプログラムの作成者である。従っ
て、ページのグループ化をプログラムの作成者が指定で
きれば望しい。
て説明する。一般に、複数ページにまたがるプログラム
が、データ処理装置上でどのように動作するかを旧確に
認識できるのは、そのプログラムの作成者である。従っ
て、ページのグループ化をプログラムの作成者が指定で
きれば望しい。
この指定は１例えばリンケージエディタ制御文３１によ
って行う。リンケージエディタ制御文３１のｒ ５ＥＴ
＝（１−３）Ｊは、生成されるロードモジュール４′の
第１ページから第３に一ジまでを１セツトとする旨の指
示を意味する。リンケージエディタ３２は、このリンケ
ージエディタ制御文３１をもとに、オブジェクト・モジ
ュール３０をモジュール編集して、ロードモジュール４
′を生成するとともに、ロードモジュール対応に設けら
れるセットページ清報域３３に、上記グループ化の情報
を設定する。ローダ３４は、このロードモジニール４′
をローディングするときに、セットページ情報域３３を
参照して、ページテーブルＰＧＴのセットベージマーク
領１ｄ］、０に反映する。以後。
って行う。リンケージエディタ制御文３１のｒ ５ＥＴ
＝（１−３）Ｊは、生成されるロードモジュール４′の
第１ページから第３に一ジまでを１セツトとする旨の指
示を意味する。リンケージエディタ３２は、このリンケ
ージエディタ制御文３１をもとに、オブジェクト・モジ
ュール３０をモジュール編集して、ロードモジュール４
′を生成するとともに、ロードモジュール対応に設けら
れるセットページ清報域３３に、上記グループ化の情報
を設定する。ローダ３４は、このロードモジニール４′
をローディングするときに、セットページ情報域３３を
参照して、ページテーブルＰＧＴのセットベージマーク
領１ｄ］、０に反映する。以後。
べ〜シアウド処理部１１およびば一ジイン処理部１２は
、ロードモジュール４の第１は−ジから第３ページまで
を１つのベージング対象として、外部ページデータセッ
ト３に入出力し、処理することとなる。なお、セットは
−ジマーク領域１０のセット−々−ジ・フラグは９例え
ばマクロによってダイナミックに更新できるようにして
もよい。
、ロードモジュール４の第１は−ジから第３ページまで
を１つのベージング対象として、外部ページデータセッ
ト３に入出力し、処理することとなる。なお、セットは
−ジマーク領域１０のセット−々−ジ・フラグは９例え
ばマクロによってダイナミックに更新できるようにして
もよい。
（５）発明の詳細
な説明した如く１本発明によれば、ページ・フォールト
によるオーバヘッドを大幅に削減でき。
によるオーバヘッドを大幅に削減でき。
システム全体のページ入出力の回数を減少できるので、
システムのスループットを向上させることができる。特
に９例えばプログラム作成者等が任意にベージングの単
位を指定することができるようにすることが可能であり
、ベージングの効率化を推進できる。
システムのスループットを向上させることができる。特
に９例えばプログラム作成者等が任意にベージングの単
位を指定することができるようにすることが可能であり
、ベージングの効率化を推進できる。
第１図は一般的な仮想記憶と実記憶との対応関係の説明
図、第２図は従来のページ管理処理方式の説明図、第３
図は従来方式の問題点説明図、第４図は本発明の一実施
例、第５図は本発明にょる一処理態様説明図を示す。 図中、１は仮想記憶、２は実記憶、３は外部ページデー
タセット、１０はセットページマーク領域、１１はに一
シアウド処理部、１２ｒ／ｉは−ジイン処理部を表わす
。 特許出願人 富士通株式会社
図、第２図は従来のページ管理処理方式の説明図、第３
図は従来方式の問題点説明図、第４図は本発明の一実施
例、第５図は本発明にょる一処理態様説明図を示す。 図中、１は仮想記憶、２は実記憶、３は外部ページデー
タセット、１０はセットページマーク領域、１１はに一
シアウド処理部、１２ｒ／ｉは−ジイン処理部を表わす
。 特許出願人 富士通株式会社
Claims (1)
- 実記憶を所定め大きさのページに区分し、該は一ジ単位
に仮想記憶を実記憶に対応づけるページ・テーブルをそ
なえるとともに、上記実記憶のページを退避する外部ペ
ージデータセットをそなえたデータ処理システムにおめ
て、上記ば一ジ・テーブルに上記仮想記憶上で連続した
任意のＲ−ジをグループ化する情報が設定されるセット
ページマーク領域を設け、該セットベージマーク領域に
設定された情報に基づいてグループ化されたページをま
とめて上記外部Ｒ−ジデータセットに追い出すページア
ウト処理部と、上記セットベージマーク領域に設定され
た情報に基づいてグループ化されたページをまとめて上
記外部ページデータセットから上記実記憶上例復元する
ページイン処理部とをそなえたことを特徴とするグルー
プ・ｋ−ジ管理処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113325A JPS595480A (ja) | 1982-06-30 | 1982-06-30 | グル−プ・ペ−ジ管理処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113325A JPS595480A (ja) | 1982-06-30 | 1982-06-30 | グル−プ・ペ−ジ管理処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595480A true JPS595480A (ja) | 1984-01-12 |
Family
ID=14609371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113325A Pending JPS595480A (ja) | 1982-06-30 | 1982-06-30 | グル−プ・ペ−ジ管理処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595480A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140447A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 実記憶管理方式 |
| JPS60221854A (ja) * | 1984-04-19 | 1985-11-06 | Nec Corp | 仮想記憶システムにおけるペ−ジ不在割込制御方式 |
| JPS63211041A (ja) * | 1987-02-25 | 1988-09-01 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | データのブロツクの転送方法 |
| US5358436A (en) * | 1990-04-24 | 1994-10-25 | Honda Giken Kogyo Kabushiki Kaisha | Tilt cylinder device for outboard engine |
| US6473842B1 (en) | 1999-01-04 | 2002-10-29 | Nec Corporation | Virtual memory managing system for managing swap-outs by page units and a batch swap-out by task units |
-
1982
- 1982-06-30 JP JP57113325A patent/JPS595480A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60140447A (ja) * | 1983-12-28 | 1985-07-25 | Hitachi Ltd | 実記憶管理方式 |
| JPS60221854A (ja) * | 1984-04-19 | 1985-11-06 | Nec Corp | 仮想記憶システムにおけるペ−ジ不在割込制御方式 |
| JPS63211041A (ja) * | 1987-02-25 | 1988-09-01 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | データのブロツクの転送方法 |
| US5358436A (en) * | 1990-04-24 | 1994-10-25 | Honda Giken Kogyo Kabushiki Kaisha | Tilt cylinder device for outboard engine |
| US6473842B1 (en) | 1999-01-04 | 2002-10-29 | Nec Corporation | Virtual memory managing system for managing swap-outs by page units and a batch swap-out by task units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| EP0116591B1 (en) | Multiprocessor system for handling interprocessor calls | |
| US4733350A (en) | Improved purge arrangement for an address translation control system | |
| US6496882B2 (en) | Method and system for virtual memory compression in an embedded system | |
| US5099414A (en) | Interrupt handling in a multi-processor data processing system | |
| US6141722A (en) | Method and apparatus for reclaiming memory | |
| US5182805A (en) | Method and system for determining copy-on-write condition | |
| US6195107B1 (en) | Method and system for utilizing virtual memory in an embedded system | |
| US20010044880A1 (en) | Method and apparatus for addressing main memory contents including a directory-structure in a computer system | |
| US3701107A (en) | Computer with probability means to transfer pages from large memory to fast memory | |
| JPS595480A (ja) | グル−プ・ペ−ジ管理処理方式 | |
| US5809551A (en) | Pending page release | |
| US5283878A (en) | Method and apparatus for encoding data types for object identification | |
| US6349370B1 (en) | Multiple bus shared memory parallel processor and processing method | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| JP3208160B2 (ja) | コンピュータにおける記憶管理方式 | |
| JPS60204048A (ja) | 仮想記憶方式 | |
| JPH06266619A (ja) | ページ退避／復元装置 | |
| JPS63121950A (ja) | キヤツシユメモリの管理制御方式 | |
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPH0769865B2 (ja) | 情報処理装置 | |
| JPH07152574A (ja) | プログラムローディング方式 | |
| JPS62126480A (ja) | 画像処理装置 | |
| EP0362366A4 (en) | Instruction cache flush-on-rei control | |
| JPS63131246A (ja) | ペ−ジ解放装置 |