JPS595495A - 記憶領域保護方式 - Google Patents
記憶領域保護方式Info
- Publication number
- JPS595495A JPS595495A JP57113469A JP11346982A JPS595495A JP S595495 A JPS595495 A JP S595495A JP 57113469 A JP57113469 A JP 57113469A JP 11346982 A JP11346982 A JP 11346982A JP S595495 A JPS595495 A JP S595495A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- area
- access
- attribute
- purpose attribute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、記憶領域保護方式に関し、特にシステムプロ
グラムの誤動作による記憶領域の破壊に対して有効な記
憶保護方式に関する。
グラムの誤動作による記憶領域の破壊に対して有効な記
憶保護方式に関する。
技術の背景
従来、データ処理システムがユーザにおいて運用中に、
何らかの理由によりシステムプログラムが誤動作して、
主記憶のプログラム領域や各種制御表を破壊し、システ
ムダウンをひき起すことがあった。そして、このような
システムプログラムが誤動作した場合の障害解析は、通
常、システムプログラムの実行に対する診断チェック機
構がほとんど用意されていないために、一般には極めて
困難なものとなる。
何らかの理由によりシステムプログラムが誤動作して、
主記憶のプログラム領域や各種制御表を破壊し、システ
ムダウンをひき起すことがあった。そして、このような
システムプログラムが誤動作した場合の障害解析は、通
常、システムプログラムの実行に対する診断チェック機
構がほとんど用意されていないために、一般には極めて
困難なものとなる。
また、記憶領域の保瑣機構としては、これまで、記憶領
域やアクセス主体を識別して1、その記憶領域の更新を
許可あるいは禁止する方式があったが、システムプログ
ラムに対しては、効果的な手段とはならなかった。この
ため、プログラム領域や各種制御衣等の領域については
、システムプログラムからの誤ったアクセスによる破壊
防止のために、更に有効な機構を設ける必要があった。
域やアクセス主体を識別して1、その記憶領域の更新を
許可あるいは禁止する方式があったが、システムプログ
ラムに対しては、効果的な手段とはならなかった。この
ため、プログラム領域や各種制御衣等の領域については
、システムプログラムからの誤ったアクセスによる破壊
防止のために、更に有効な機構を設ける必要があった。
発明の目的および構成
本発明の目的は、上述した従来の問題を解決するため、
記憶領域へのアクセスについては、そのアクセス目的を
チェックし、目的外のアクセス動作であることが検出さ
れたときに、これを誤動作であると判断して記憶領域の
更新を禁止する手段を提供することにある。
記憶領域へのアクセスについては、そのアクセス目的を
チェックし、目的外のアクセス動作であることが検出さ
れたときに、これを誤動作であると判断して記憶領域の
更新を禁止する手段を提供することにある。
本発明は、そのための構成として、データ処理システム
における記憶領域保護装置において、記憶領域毎の当該
領域の使用目的を表わす目的属性を管理する手段をそな
え、記憶領域の獲得の際に該領域の目的属性を上記目的
属性管理手段に格納し、記憶領域のアクセスの際にアク
セス元は該領域の目的属性を提示し、該アクセス元が提
示した目的属性と上記目的属性管理手段内に格納されて
いる該領域の目的属性とを比較し、一致が得られたとき
あるいは一定の条件に合致したとき該領域へのアクセス
元のアクセスを許可し、他方、不一致が得られたときあ
るいは一定の条件に合致しなかったときには、誤動作の
割込みを発生することを特徴としている。
における記憶領域保護装置において、記憶領域毎の当該
領域の使用目的を表わす目的属性を管理する手段をそな
え、記憶領域の獲得の際に該領域の目的属性を上記目的
属性管理手段に格納し、記憶領域のアクセスの際にアク
セス元は該領域の目的属性を提示し、該アクセス元が提
示した目的属性と上記目的属性管理手段内に格納されて
いる該領域の目的属性とを比較し、一致が得られたとき
あるいは一定の条件に合致したとき該領域へのアクセス
元のアクセスを許可し、他方、不一致が得られたときあ
るいは一定の条件に合致しなかったときには、誤動作の
割込みを発生することを特徴としている。
発明の実施例
以下に本発明を実施例にしたがって詳述する。
第1図(d、本発明が対象とする記憶装置の1実施例で
あり、記憶領域構造を示している。同図におイテ1 t
ri 仮想tie憶装置VS’、2&″i実記憶装置1
1Jts。
あり、記憶領域構造を示している。同図におイテ1 t
ri 仮想tie憶装置VS’、2&″i実記憶装置1
1Jts。
3は共通領域、4は個別ユーザ領域、5はシステム領域
を示す。
を示す。
共通領域3および個別ユーザ領域4はベージング対象領
域である。各領域の内容について簡単に説明する。
域である。各領域の内容について簡単に説明する。
5QA(システム・キュー領域)には、システム全体の
制御にかかわる制御表や作業域が入る。
制御にかかわる制御表や作業域が入る。
PLPA(ページ可能リンクパック領域には、ベーン可
能SVOルーチン、標準アクセス法、入出力エラー回復
ルーチン、リエントラントライブラリなどが入る。
能SVOルーチン、標準アクセス法、入出力エラー回復
ルーチン、リエントラントライブラリなどが入る。
PBLDL (ページ可能BLI)L表)は、8YS
1 、LINKLIB中に存在するモジュールのBL
DL表である。
1 、LINKLIB中に存在するモジュールのBL
DL表である。
08A(仮想空間相互通信領域)&″i、異なる仮想空
間内で動作しているプログラム間の通信用領域である。
間内で動作しているプログラム間の通信用領域である。
LSQA(ローカルシステムキュー領域>vcu、各仮
想空間に固有な制御情報、すなわちセグメントテーブル
、ページテーブルの一部、制御ブロックなどが入る。
想空間に固有な制御情報、すなわちセグメントテーブル
、ページテーブルの一部、制御ブロックなどが入る。
PL8QA/SWA には、各仮想空間に固有な制御情
報のうち、アクセス頻度の少ないジョブ管理制愼Iブロ
ックなどが入る。
報のうち、アクセス頻度の少ないジョブ管理制愼Iブロ
ックなどが入る。
リージョンは、ユーザプログラム動作領域である。
FBLDLには、ページ固定の場合のBLDL表である
。
。
FLPA(固定リンクバック領域)には、PLPAに組
み込めるモジュールのうち主記憶に常駐化したいものが
入る。
み込めるモジュールのうち主記憶に常駐化したいものが
入る。
そして核には、主記憶常駐の制御プログラムやテーブル
類が格納されている。
類が格納されている。
以上のように、記憶装置上には種々の目的をもち、制御
態様や利用態様の異なる多数のプログラム、テーブル、
データ等が混在して管理されており、不測の原因でいず
れかのシステムプログラムが誤動作したとき、本来意図
していない領域への書込みを行ない、その領域を破壊す
る場合が起る。
態様や利用態様の異なる多数のプログラム、テーブル、
データ等が混在して管理されており、不測の原因でいず
れかのシステムプログラムが誤動作したとき、本来意図
していない領域への書込みを行ない、その領域を破壊す
る場合が起る。
本発明では、このため、システムプログラムがある記憶
領域にアクセスしたとき、その領域が、アクセス目的に
整合する特性をもつものであるか否かのチェックを行な
う機構をそなえている。
領域にアクセスしたとき、その領域が、アクセス目的に
整合する特性をもつものであるか否かのチェックを行な
う機構をそなえている。
第2図は、本発明実施例の構成図である。
同図において、1は記憶装置、6は記憶領域設定部、7
は記憶領域保護部、8は目的属性管理テーブル、9は比
較器、10はゲートを表わしている。
は記憶領域保護部、8は目的属性管理テーブル、9は比
較器、10はゲートを表わしている。
記憶領域設定部6ば、ユーザあるいはシステムからの記
憶領域獲得要求があったとき、記憶領域を割当て、同時
にその要求情報から領域使用目的を抽出し、それを記憶
領域保護部7に目的属性として送出す。記憶領域保護部
7は、受信した目的属性をその領域のアドレスとともに
、記憶装置1の目的属性管理テーブル8に格納°する。
憶領域獲得要求があったとき、記憶領域を割当て、同時
にその要求情報から領域使用目的を抽出し、それを記憶
領域保護部7に目的属性として送出す。記憶領域保護部
7は、受信した目的属性をその領域のアドレスとともに
、記憶装置1の目的属性管理テーブル8に格納°する。
目的属性の表示レベルは、記憶領域設定部6が領域獲得
要求情報から抽出できる詳しさできまり、少くとも第1
図に示す領域表示よりも詳しいレベルのものが使用でき
る。たとえば、制御表であれば、JOB 、TOB 、
F’OBなどである。
要求情報から抽出できる詳しさできまり、少くとも第1
図に示す領域表示よりも詳しいレベルのものが使用でき
る。たとえば、制御表であれば、JOB 、TOB 、
F’OBなどである。
システムプログラムを含む任意のアクセス元からの記憶
領域アクセス要求には、リード・ライト信号R/W、ア
ドレスと共に、アクセス対象領域の目的属性が含まれて
いなければならない。
領域アクセス要求には、リード・ライト信号R/W、ア
ドレスと共に、アクセス対象領域の目的属性が含まれて
いなければならない。
記憶領域保護部7け、アクセス要求情報中のアドレスお
よび目的属性と、目的属性管理テーブル8にある対応領
域の目的属性とを、比較器9により比較し、一致した場
合(OK)ゲー)10を用いて、R/Wおよびアドレス
信号を記憶装置へ送出させる。他方、不一致の場合(N
O)には、エラー発生のプログラム割込みを起し、シス
テム側が適切な対応をとるように要−求する。
よび目的属性と、目的属性管理テーブル8にある対応領
域の目的属性とを、比較器9により比較し、一致した場
合(OK)ゲー)10を用いて、R/Wおよびアドレス
信号を記憶装置へ送出させる。他方、不一致の場合(N
O)には、エラー発生のプログラム割込みを起し、シス
テム側が適切な対応をとるように要−求する。
なお目的属性の1態様として、ある命令グループと目的
属性とを比較し、特定の組合せにない場合にプログラム
割込みを起すようにすることができる。たとえば、浮動
小数点データ属性に対しては、浮動小数点自今グループ
のアクセスのみを許容するように条件付けすればよい。
属性とを比較し、特定の組合せにない場合にプログラム
割込みを起すようにすることができる。たとえば、浮動
小数点データ属性に対しては、浮動小数点自今グループ
のアクセスのみを許容するように条件付けすればよい。
この場合には、目的属性管理テーブル8id、アドレス
および単純な目的属性の表示ではなく、目的属性に対し
て許容されるあるいは許容されない保護属性の範囲を対
応させて管理できるように変更されなければならない。
および単純な目的属性の表示ではなく、目的属性に対し
て許容されるあるいは許容されない保護属性の範囲を対
応させて管理できるように変更されなければならない。
また本発明による記憶領域保護方式は、従来からの記憶
領域保護方式と組合せて適用することができる。
領域保護方式と組合せて適用することができる。
発明の効果
以上述べたように、本発明によれば、アクセス要求と記
憶領域との合目的性をチェックすることにより、システ
ムプログラムの誤動作による領域破壊のチャンスを大幅
に減少させることができ、システムの信頼性を向上させ
ることができる。
憶領域との合目的性をチェックすることにより、システ
ムプログラムの誤動作による領域破壊のチャンスを大幅
に減少させることができ、システムの信頼性を向上させ
ることができる。
第1図は記憶装置における記憶領域構造図、第2図は本
実施例のシステム構成図である。 図中、1は記憶装置、6は記憶領域設定部、7は記憶領
域保護部、8は目的槁性管理テーブル、9は比較器、1
0はゲートを表わす。 特許出願人 富士通株式会社 代理人弁理士 要否用 文 廣(外1名)才1 凪
実施例のシステム構成図である。 図中、1は記憶装置、6は記憶領域設定部、7は記憶領
域保護部、8は目的槁性管理テーブル、9は比較器、1
0はゲートを表わす。 特許出願人 富士通株式会社 代理人弁理士 要否用 文 廣(外1名)才1 凪
Claims (1)
- データ処理システムにおける記憶領域保護装置において
、記憶領域毎の当該領域の使用目的を表わす目的属性を
管理する手段をそなえ、記憶領域の獲得の際に該領域の
目的属性を上記目的属性管理手段に格納し、記憶領域の
アクセスの際にアクセス元は該領域の目的属性を提示し
、該アクセス元が提示した目的属性と上記目的属性管理
手段内に格納されている該領域の目的属性とを比較し、
一致が得られたときあるいは一定の条件に合致したとき
該領域へのアクセス元のアクセスを許可し、他方、不一
致が得られたときあるいは一定の条件に合致しなかった
ときには、該動作の割込みを発生することを特徴とする
記憶領域保護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113469A JPS595495A (ja) | 1982-06-30 | 1982-06-30 | 記憶領域保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113469A JPS595495A (ja) | 1982-06-30 | 1982-06-30 | 記憶領域保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595495A true JPS595495A (ja) | 1984-01-12 |
Family
ID=14613034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113469A Pending JPS595495A (ja) | 1982-06-30 | 1982-06-30 | 記憶領域保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595495A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189554A (ja) * | 1984-02-16 | 1985-09-27 | ハネウエル・インコーポレーテツド | データ処理システム |
| JPH0855062A (ja) * | 1994-07-27 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | 媒体記憶装置へのアクセス制限システムおよび方法 |
-
1982
- 1982-06-30 JP JP57113469A patent/JPS595495A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189554A (ja) * | 1984-02-16 | 1985-09-27 | ハネウエル・インコーポレーテツド | データ処理システム |
| JPH0855062A (ja) * | 1994-07-27 | 1996-02-27 | Internatl Business Mach Corp <Ibm> | 媒体記憶装置へのアクセス制限システムおよび方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4937736A (en) | Memory controller for protected memory with automatic access granting capability | |
| KR860000838B1 (ko) | 데이타 처리시스템 | |
| US7073173B1 (en) | Code and thread differential addressing via multiplex page maps | |
| US8954695B1 (en) | Secure pool memory management | |
| US5991858A (en) | Multi-user data processing system with storage protection | |
| US4783731A (en) | Multicomputer system having dual common memories | |
| US20010052054A1 (en) | Apparatus and method for partitioned memory protection in cache coherent symmetric multiprocessor systems | |
| DE69531112T2 (de) | Mechanismus zum verknüpfen von dateien auf einem emulierten system mit dem zentralsystem für den zugriff durch emulierte systembenutzer | |
| DE10297433T5 (de) | Speicherverwaltungssystem und Verfahren zum Bereitstellen einer Speicherzugriffssicherheit auf der Basis einer linearen Adresse | |
| US5745676A (en) | Authority reduction and restoration method providing system integrity for subspace groups and single address spaces during program linkage | |
| US7680999B1 (en) | Privilege promotion based on check of previous privilege level | |
| EP4121862B1 (en) | Memory accessor invalidation | |
| US6944792B2 (en) | Method for verifying user memory validity in operating system | |
| US7555627B2 (en) | Input-output control apparatus, input-output control method, process control apparatus and process control method | |
| JPH0736713A (ja) | プログラム実行管理装置 | |
| JPS59117658A (ja) | マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置 | |
| JPS6113261B2 (ja) | ||
| JPH03184128A (ja) | 二重化計算機システム | |
| JPS6138504B2 (ja) | ||
| JPS6035694B2 (ja) | 主記憶保護方式 | |
| JPH0352046A (ja) | 共用メモリプールでのセル破壊防止方式 | |
| JP2637146B2 (ja) | デバッグシステム | |
| JP2541287B2 (ja) | システム共用制御ブロック制御方式 | |
| JPH06202901A (ja) | Romエミュレート方式デバッガ及びromエミュレート方法 | |
| JPH03132845A (ja) | 共用メモリプールでのメモリセル破壊防止方式 |