JPS5955506A - シ−ケンスコントロ−ラ - Google Patents

シ−ケンスコントロ−ラ

Info

Publication number
JPS5955506A
JPS5955506A JP16685982A JP16685982A JPS5955506A JP S5955506 A JPS5955506 A JP S5955506A JP 16685982 A JP16685982 A JP 16685982A JP 16685982 A JP16685982 A JP 16685982A JP S5955506 A JPS5955506 A JP S5955506A
Authority
JP
Japan
Prior art keywords
memory
program
data
information
user
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16685982A
Other languages
English (en)
Inventor
Ryozo Jin
神　良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16685982A priority Critical patent/JPS5955506A/ja
Publication of JPS5955506A publication Critical patent/JPS5955506A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13159—Cassette

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技ｆｚ１７分野〉 不発ｆすｊはシーケンスコントローラの改良に関するも
のである。
〈従来技術〉 従来、シーケンスコントローラは、ニーサメモリ領域に
ユーザが必要とするプログラムを作成しそのプログラム
を外部記憶装置、例えばカセットテープレコーダ等に記
憶させていた。そして、上記のプログラムの内容を確認
、テバッグ等のため把握しようとする場合には、該プロ
グラムをラダー図にプリント等させていた。しかし、シ
ーケンスコントローラが多数になると、単にプログラム
の内容からた゛けては、ど゛のプログラムがいずれのシ
ーケンスコントローラのものか対応させにくくなり、管
理上非常に不便であった。
〈本発明の目的〉 本発明は上記の事項に鑑み、シーケンスコントローラに
ユーザメモリ、データメモリのメモリ情報以外の任意の
情報に入力、記憶する手段を設は外部に記憶させる場合
は第１に前記任意の情報を第一にユーザメモリのプログ
ラム等の内容を杏き込む手段を設け、プログラム管理の
向」二を図った。
実施例 本発明の構成を図面を参照して述べる。
図は本発明の実施例のシーケンスコントローラの部分ブ
ロック図である。本実施例のシーケンスコントローラは
ストアードプログラム方式のものであり、図において、
／は中央処理装置ＣＰＵ。
ノはユーザのプログラムを格納するユーザメモリ、３は
データを格納するデータメモリ、グは任意情報を格納す
るスペシャルメモリ、ｊは前記任意情報を表示出力する
と共に、所望の情報を上記スペシャルメモリフに人力す
るための入出力装置である。そして、Ｚは外部記憶装置
で具体的にはカセットテープである。
さて、上記のスペシャルメモ１７１７へ記憶させる情報
は、例えば、 （１）機械設イ１１１ｊの設イＷｆｉ番号（２）　　プ
ログラムの作成年月日 （３）　　シーケンスコントローラの機渾名（４）　　
設備の工程名 かある。もちろん、これらに限定されるわけてはなく、
他の任意な情報であっても良い。
そして、図では表われていないが、本実施例のシーケン
スコントローラの入出力装置には書き込み部か装ｆｉｉ
ｆｆされている。この書き込み部は、命令があるとＣＰ
Ｕ／によってカセットテープＺに、＠／に上記したスペ
シャルメモリフの内容を第一にユーザメモＩＪ　、２の
プログラムを記憶させるように書き込み動作を行なわせ
しめるような働きをする。よって、カセットテープ乙の
内容をプリントすレバ、当然、プログラムの前にスペシ
ャルメモリフの情報を記憶されるから、プログラムの把
握が確実になる。
く効　果〉 以上の様に本発明によれば、シーケンスコントローラに
、該シーケンスコントローラのプログラムの管理等に関
するところの任意な情報を入力。
記憶及び所定の形式で出力する手段か備わったから、見
片えたプログラムの管理に役立つ。
【図面の簡単な説明】
図は本発明に係るシーケンスコントローラの部分ブロッ
ク図である。 か・・中央処理装置ＣＰＵ、、２・・・ユーザメモリ、
３・・・データメモリ、り・・・スペシャルメモリ、Ｓ
・・・入出力装置、２・・・カセットテープ。

Claims (1)

  1. 【特許請求の範囲】 １　ストアードプログラム方式のシーケンスコントロー
    ラにおいて、 任意な情報を入力する入力手段と、 上記入力手段に入力された任意な情報をシーケンスコン
    トローラのユーザメモリ及びデータメモリ以外のメモリ
    に記憶さ、せる記憶手段と、外部記憶装置の記憶部に、
    第１に上記任意な情報を第一にユーザメモリの内容を書
    き込む書き込み手段と、 を備えたことを特徴とするシーケンスコントローラ。
JP16685982A 1982-09-24 1982-09-24 シ−ケンスコントロ−ラ Pending JPS5955506A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16685982A JPS5955506A (ja) 1982-09-24 1982-09-24 シ−ケンスコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16685982A JPS5955506A (ja) 1982-09-24 1982-09-24 シ−ケンスコントロ−ラ

Publications (1)

Publication Number Publication Date
JPS5955506A true JPS5955506A (ja) 1984-03-30

Family

ID=15838962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16685982A Pending JPS5955506A (ja) 1982-09-24 1982-09-24 シ−ケンスコントロ−ラ

Country Status (1)

Country Link
JP (1) JPS5955506A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1467270A3 (en) * 2003-03-14 2007-09-05 Omron Corporation Terminal table unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1467270A3 (en) * 2003-03-14 2007-09-05 Omron Corporation Terminal table unit

Similar Documents

Publication Publication Date Title
JP2938374B2 (ja) 順序シーケンス・プログラムの作成装置及び制御装置
JPS6049425A (ja) 文章処理装置における表示方式
JPH01204163A (ja) ファイル管理装置
JPS63278732A (ja) 組立作業指示装置
JPH0348700Y2 (ja)
JPS62125452A (ja) 記憶装置のデ−タバツクアツプ方式
JPH0287269A (ja) データ管理装置
JPS6050589A (ja) 文書作成方式
JPS6350731B2 (ja)
JPH02257282A (ja) 作表処理装置
JP2928858B2 (ja) マルチウインドウ表示制御装置及び方法
JPS57206904A (en) Device controlling system
JPH01280866A (ja) 日本語ワードプロセツシング方式
JPH02250166A (ja) 情報処理装置
JPS6349952A (ja) メモリ管理方式
JPS6329861A (ja) Ｉｐｌ制御方式
JPH01233616A (ja) 画面フォーマット表示装置
JPH04358222A (ja) 定型メッセージ表示装置
JPS62168202A (ja) プログラム記録装置
JPH05197596A (ja) トレーサ
KR890008681A (ko) 프로세서 제어 장치
JPH0157382B2 (ja)
JPH01290025A (ja) ロム・データ記憶装置
Stephenson FULLY INTERACTIVE GRAPHICS DATA RETRIEVAL SYSTEM.
JPH04172510A (ja) Ｒｔｃインデックスレジスタ制御方式