JPS5956844U - デイジタル・アナログ変換装置 - Google Patents
デイジタル・アナログ変換装置Info
- Publication number
- JPS5956844U JPS5956844U JP14924782U JP14924782U JPS5956844U JP S5956844 U JPS5956844 U JP S5956844U JP 14924782 U JP14924782 U JP 14924782U JP 14924782 U JP14924782 U JP 14924782U JP S5956844 U JPS5956844 U JP S5956844U
- Authority
- JP
- Japan
- Prior art keywords
- digital
- terminal
- analog converter
- terminals
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例のブロック図、第２図は第１
図に示すフリップフロップ回路とその制、両回路の一例
の詳細回路図である。 １、 ２． ３・・・・・・データ入力端子、 ４．
５． ６・・・・・・フリップフロップ回路、１０，１
１．１２・・・・・・端子、１３・・・・・・出力端子
、１４・・・・・・Ｄ／Ａ変換器１．１５・・・・・・
入力レジスタ、１６・・・・・・データ入力端子、１７
・・・・・・フリップフロップ回路、Ｃ１Ｃ□〜Ｃ３・
・・・・・クロック入力端子、ｌ）、Ｄ１〜Ｄ３・・・
・・・データ入力端子、Ｍ１・・・・・・ＮＯＲゲート
、Ｍ２・・・・・・インバータ、Ｍ３． Ｍ、・・・・
・・ＮチャンネルＦＥＴＸＭ５． Ｍ６． Ｍ７゜Ｍ８
・・・・・・ＮＡＮＤゲート、Ｑ、 Ｑ、〜Ｑ３・・・
・・・出力端子、Ｒ，Ｒ１−Ｒ３・・・・・・リセット
端子、Ｓ、 Ｓ□〜Ｓ３・・・・・・セット端子。
図に示すフリップフロップ回路とその制、両回路の一例
の詳細回路図である。 １、 ２． ３・・・・・・データ入力端子、 ４．
５． ６・・・・・・フリップフロップ回路、１０，１
１．１２・・・・・・端子、１３・・・・・・出力端子
、１４・・・・・・Ｄ／Ａ変換器１．１５・・・・・・
入力レジスタ、１６・・・・・・データ入力端子、１７
・・・・・・フリップフロップ回路、Ｃ１Ｃ□〜Ｃ３・
・・・・・クロック入力端子、ｌ）、Ｄ１〜Ｄ３・・・
・・・データ入力端子、Ｍ１・・・・・・ＮＯＲゲート
、Ｍ２・・・・・・インバータ、Ｍ３． Ｍ、・・・・
・・ＮチャンネルＦＥＴＸＭ５． Ｍ６． Ｍ７゜Ｍ８
・・・・・・ＮＡＮＤゲート、Ｑ、 Ｑ、〜Ｑ３・・・
・・・出力端子、Ｒ，Ｒ１−Ｒ３・・・・・・リセット
端子、Ｓ、 Ｓ□〜Ｓ３・・・・・・セット端子。
Claims (1)
- セット端子、リセット端子１、クロック入力端子、デー
タ入力端子、データ出力端子を有する複数のフリップフ
ロップ回路の前記セット端子がすべて共通接続され、前
記リセット端子がすべて共通接続され、前記クロック端
子がすべて共通接続されて構成され、ディジタルデータ
を保持する入力レジスタと、前記データ出力端子に入力
端子が接続するディジタル・アナログ変換器とを含むこ
とを特徴とするディジタル・アナログ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14924782U JPS5956844U (ja) | 1982-10-01 | 1982-10-01 | デイジタル・アナログ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14924782U JPS5956844U (ja) | 1982-10-01 | 1982-10-01 | デイジタル・アナログ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956844U true JPS5956844U (ja) | 1984-04-13 |
| JPS6314497Y2 JPS6314497Y2 (ja) | 1988-04-22 |
Family
ID=30331361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14924782U Granted JPS5956844U (ja) | 1982-10-01 | 1982-10-01 | デイジタル・アナログ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956844U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430926U (ja) * | 1977-08-03 | 1979-02-28 |
-
1982
- 1982-10-01 JP JP14924782U patent/JPS5956844U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5430926U (ja) * | 1977-08-03 | 1979-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6314497Y2 (ja) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5956844U (ja) | デイジタル・アナログ変換装置 | |
| JPS609335U (ja) | 電圧供給回路 | |
| JPS611932U (ja) | 分周回路 | |
| JPS6181221U (ja) | ||
| JPS5942649U (ja) | カウンタ | |
| JPS59147197U (ja) | 残響効果装置 | |
| JPS60109133U (ja) | 半導体集積回路 | |
| JPS6135437U (ja) | セツト・リセツトフリツプフロツプ回路 | |
| JPS6059186U (ja) | １秒タイマ | |
| JPS60109102U (ja) | デジタル制御回路 | |
| JPS6039980U (ja) | 半導体集積回路 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS5933334U (ja) | フリツプフロツプ回路 | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPS601033U (ja) | 電圧制御形発振回路 | |
| JPS5953455U (ja) | 表示コントロ−ラ | |
| JPS58101232U (ja) | マイクロコンピユ−タ | |
| JPS61160556U (ja) | ||
| JPS58149822U (ja) | フリツプ・フロツプ回路 | |
| JPS5992868U (ja) | デジタル集積回路 | |
| JPS61336U (ja) | 計数及び初期設定可能なフリツプフロツプ | |
| JPS5967045U (ja) | 分周回路 | |
| JPS60163837U (ja) | 同期式アツプダウンカウンタ回路 | |
| JPS6061843U (ja) | 出力回路 | |
| JPS5927633U (ja) | デイジタルｉｃ |