JPS5956865A - 静電複写装置高圧電源回路 - Google Patents
静電複写装置高圧電源回路Info
- Publication number
- JPS5956865A JPS5956865A JP16558482A JP16558482A JPS5956865A JP S5956865 A JPS5956865 A JP S5956865A JP 16558482 A JP16558482 A JP 16558482A JP 16558482 A JP16558482 A JP 16558482A JP S5956865 A JPS5956865 A JP S5956865A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- amplifier
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000004804 winding Methods 0.000 claims description 11
- 238000000605 extraction Methods 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 abstract description 4
- 230000000630 rising effect Effects 0.000 abstract 2
- 108091008695 photoreceptors Proteins 0.000 abstract 1
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 101100094922 Caenorhabditis elegans rft-2 gene Proteins 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、静電複写装置高圧電源回路、特に静電複写装
置における静電荷印加部に対して定電流を供給するよう
に高圧電源回路を構成し上記静電荷印加部に対して非所
望に高い直流電圧が印加されることを未然に防止すると
共に、高電圧発生のだめの始動時に出力電圧の立上り点
でのオーバーシュートが生ずるのを抑制する静電複写装
置高圧電源回路に関するものである。
置における静電荷印加部に対して定電流を供給するよう
に高圧電源回路を構成し上記静電荷印加部に対して非所
望に高い直流電圧が印加されることを未然に防止すると
共に、高電圧発生のだめの始動時に出力電圧の立上り点
でのオーバーシュートが生ずるのを抑制する静電複写装
置高圧電源回路に関するものである。
静電複写装置は、一般に第]1図図示の如き構成をそな
えている。図中1は回転ドラノ1,2は静電潜像形成面
であって例えばセレン層によって構成されているもの、
3は本発明にいう静電荷印加部に対応する直流高圧印加
装置、 4Iま入力元、5けレンズ、6は静電潜像、
7はトナー(jl−給部、8はコピー用紙、9はコピー
用紙用静%に圧印加部、8′はトナーが転写されたコピ
ー用紙、10はトナ一定着部、11は静電lfv像形像
形成性電荷消去部成する交流電圧印加部であって、5
F、10F−f程度の交流電圧を印加するもの、12は
静電m像形成面電荷消去部を構成する消去光印加部であ
って静「E竹像形成面疋光を照射せし2めて静電荷を消
去せしめるもの、13は残存トナー除去用ブラシを表わ
している。
えている。図中1は回転ドラノ1,2は静電潜像形成面
であって例えばセレン層によって構成されているもの、
3は本発明にいう静電荷印加部に対応する直流高圧印加
装置、 4Iま入力元、5けレンズ、6は静電潜像、
7はトナー(jl−給部、8はコピー用紙、9はコピー
用紙用静%に圧印加部、8′はトナーが転写されたコピ
ー用紙、10はトナ一定着部、11は静電lfv像形像
形成性電荷消去部成する交流電圧印加部であって、5
F、10F−f程度の交流電圧を印加するもの、12は
静電m像形成面電荷消去部を構成する消去光印加部であ
って静「E竹像形成面疋光を照射せし2めて静電荷を消
去せしめるもの、13は残存トナー除去用ブラシを表わ
している。
静電複写装置は、上述の如き構成をもち、(1)直前の
複写によって生成された静電潜像が電荷消去部11.1
2やブラシ13によって清掃され、 (11)次いで静
電荷印加部3によって静電潜像形成面2上に−・様に静
電荷を供給され、 (iiDレンズ5を介して記録図形
に対応する光が静電潜像形成面2に照射され、 (Iv
)静電潜像形成面2上に静電潜像6が形成され、 (V
) l−ナーl(給部7によって〈潜像6上にトナーが
被着せしめられ、 (VD回転ドラム1とコピー用紙8
との移動の間にコピー用紙8′の如く記録図形に対応し
た形でトナーがコピー用紙8′上に転写され、 (vl
ilミコピー8′上のトナーはトナ一定着部10によっ
て用紙上に定着されるように動作する。
複写によって生成された静電潜像が電荷消去部11.1
2やブラシ13によって清掃され、 (11)次いで静
電荷印加部3によって静電潜像形成面2上に−・様に静
電荷を供給され、 (iiDレンズ5を介して記録図形
に対応する光が静電潜像形成面2に照射され、 (Iv
)静電潜像形成面2上に静電潜像6が形成され、 (V
) l−ナーl(給部7によって〈潜像6上にトナーが
被着せしめられ、 (VD回転ドラム1とコピー用紙8
との移動の間にコピー用紙8′の如く記録図形に対応し
た形でトナーがコピー用紙8′上に転写され、 (vl
ilミコピー8′上のトナーはトナ一定着部10によっ
て用紙上に定着されるように動作する。
しかし、上記直流高圧印加装置3によって静電潜像形成
面2上に印加される静電荷が形成面2上に所定の深さ以
上に深く供給されると、上記静電l々像形成面電荷消去
部11や12.更にはブラ/13による消去機措のみで
は、残存静電連像を正しく除去し得なくなり、いわば2
重写しが非所望な形で生じることとなる。従来、上記2
重写しを防止するために、上記直流高圧印加装置3に供
給する直流高電圧の電圧レベルを所定レベルに保持する
よう配慮されていた。しかし最近、上記直流高圧印加装
置3から静電潜像形成面2に流入される直流電流の電流
レベルを一定に保つことが上記2暇写し防止に有効であ
ることが見出され、上記直流高圧印加装置3に対して供
給される電流レベルを例えば400〔μA〕±1%に保
つことが要請され、一方定電流を供給するよう制御しつ
つ例えば’lK’lを超える直流電圧を印加することを
禁止する必要が生じた。
面2上に印加される静電荷が形成面2上に所定の深さ以
上に深く供給されると、上記静電l々像形成面電荷消去
部11や12.更にはブラ/13による消去機措のみで
は、残存静電連像を正しく除去し得なくなり、いわば2
重写しが非所望な形で生じることとなる。従来、上記2
重写しを防止するために、上記直流高圧印加装置3に供
給する直流高電圧の電圧レベルを所定レベルに保持する
よう配慮されていた。しかし最近、上記直流高圧印加装
置3から静電潜像形成面2に流入される直流電流の電流
レベルを一定に保つことが上記2暇写し防止に有効であ
ることが見出され、上記直流高圧印加装置3に対して供
給される電流レベルを例えば400〔μA〕±1%に保
つことが要請され、一方定電流を供給するよう制御しつ
つ例えば’lK’lを超える直流電圧を印加することを
禁止する必要が生じた。
本発明は、上記の如き高電圧・微小電流を供給する直流
高圧印加装置3に対して、高精度の定電流制御を行いつ
つ非所望な高電圧の印加を未然に防止すると共に、高電
圧発生のための始動時に出力電圧の立上り点でのオーバ
ーシュートが生ずるのを抑制する静電複写装置高電圧電
源回路を提供することを目的としている。
高圧印加装置3に対して、高精度の定電流制御を行いつ
つ非所望な高電圧の印加を未然に防止すると共に、高電
圧発生のための始動時に出力電圧の立上り点でのオーバ
ーシュートが生ずるのを抑制する静電複写装置高電圧電
源回路を提供することを目的としている。
第2図は本発明の高圧電源回路の一実施例全体構成を示
し、第3図(α)は第2図の主要部分を抽出した回路構
成、@3図(h)は高圧出力のオーバシュート状態を示
す説明図を示す。
し、第3図(α)は第2図の主要部分を抽出した回路構
成、@3図(h)は高圧出力のオーバシュート状態を示
す説明図を示す。
第2図にお込て、14は、低圧直流電圧源であって例え
ば22 [V:] + 30%なめし22 〔V] −
20%程度の電圧変動をもつ。15は、チョッパ型スイ
ッチ・レギュレータであって、後述する発振回路への直
流電圧を変化せしめて当核発捜回路によって生成される
交番電圧の電圧レベルを変化せしめる。16は2発振回
路であって2例えばロイヤ回路に相当する如きインバー
タ回路によって構成される。1’7id電圧変成器、1
Bは1次巻線。
ば22 [V:] + 30%なめし22 〔V] −
20%程度の電圧変動をもつ。15は、チョッパ型スイ
ッチ・レギュレータであって、後述する発振回路への直
流電圧を変化せしめて当核発捜回路によって生成される
交番電圧の電圧レベルを変化せしめる。16は2発振回
路であって2例えばロイヤ回路に相当する如きインバー
タ回路によって構成される。1’7id電圧変成器、1
Bは1次巻線。
19は2次巻線、20は3次巻線を夫々表わしている。
21は、高圧整流回路であって、2次巻線19に誘起さ
れた交流高電圧を整流して、第1図図示の直流高圧印加
装置3に電圧を印加する。
れた交流高電圧を整流して、第1図図示の直流高圧印加
装置3に電圧を印加する。
22は、電流レベル抽出部であって、直流高圧印加装置
3に流入する電流レベルを抽出する。
3に流入する電流レベルを抽出する。
23は、補助電源回路であって、高圧整流回路21の出
力が短絡した場合にも後述するホトヵプラの発光部を制
御しかつ当該ホトカプラの発光部に対して所定レベル例
えば5mA程度の電流を供給し得るように働ら〈。24
は高圧回路直流電流レベル増幅回路、25は増幅器、2
6はリニャリテイ補正回路であって後述するホトカプラ
のリニャリテイを補正するためのものを表わしてめる。
力が短絡した場合にも後述するホトヵプラの発光部を制
御しかつ当該ホトカプラの発光部に対して所定レベル例
えば5mA程度の電流を供給し得るように働ら〈。24
は高圧回路直流電流レベル増幅回路、25は増幅器、2
6はリニャリテイ補正回路であって後述するホトカプラ
のリニャリテイを補正するためのものを表わしてめる。
27は2本発明にいうホトカプラの発光部を表わしてお
り、常時発光状態を保って−て、上述の電流レベル抽出
部22によって抽出された電流レベルが増大すると増幅
器25の出力が増大し、当該発光部27はより大きい光
を発する。281−t、、高電圧短絡検出部であって、
比較器29をそなえて(八る。そして比較器29は、ダ
イオード57と抵抗30とからなるいわば基準電圧に対
して、上記電流レベル抽出部22によって抽出された゛
電流レベルが非所望に増大すると、ダイオード31を介
してホトカプラの発光部27を十分に強く発光せしめる
。
り、常時発光状態を保って−て、上述の電流レベル抽出
部22によって抽出された電流レベルが増大すると増幅
器25の出力が増大し、当該発光部27はより大きい光
を発する。281−t、、高電圧短絡検出部であって、
比較器29をそなえて(八る。そして比較器29は、ダ
イオード57と抵抗30とからなるいわば基準電圧に対
して、上記電流レベル抽出部22によって抽出された゛
電流レベルが非所望に増大すると、ダイオード31を介
してホトカプラの発光部27を十分に強く発光せしめる
。
32は、3端子レギユレータであって、低圧直流電圧源
14の電圧変動に拘らず、出力電圧(点Aの電圧)を一
定電圧に維持するよう動作する。
14の電圧変動に拘らず、出力電圧(点Aの電圧)を一
定電圧に維持するよう動作する。
33は1本発明にいうホトカプラの受光部であって、上
述の発光部27からの光端に対応した電流を抵抗34に
供給する。35は、誤差増幅器であって、抵抗58.3
6.37によって生成された基弗電圧と抵抗34に生じ
るrlj圧とを比較し、その誤差を増幅する。59.6
0は抵抗、38はゼナー・ダイオードを表わしており、
これらは本発明にいう電圧制限回路を419成していて
、誤差増Il@器35の出力電圧が所定1は圧レベル例
えば15[V]以上となることを禁止する。39は、ス
イッチ・レギュレータ・コントロール用比較器であって
。
述の発光部27からの光端に対応した電流を抵抗34に
供給する。35は、誤差増幅器であって、抵抗58.3
6.37によって生成された基弗電圧と抵抗34に生じ
るrlj圧とを比較し、その誤差を増幅する。59.6
0は抵抗、38はゼナー・ダイオードを表わしており、
これらは本発明にいう電圧制限回路を419成していて
、誤差増Il@器35の出力電圧が所定1は圧レベル例
えば15[V]以上となることを禁止する。39は、ス
イッチ・レギュレータ・コントロール用比較器であって
。
上述の図示抵抗60の出力側電圧レベルと上述のチョッ
パ型スイッチ・レギュレータ15の出力電圧とを比較し
9図示抵抗40.トランジスタ41゜チョッパ型スイッ
チ・レギュレータ15を介して。
パ型スイッチ・レギュレータ15の出力電圧とを比較し
9図示抵抗40.トランジスタ41゜チョッパ型スイッ
チ・レギュレータ15を介して。
点Bの電圧と点Cの「1を圧とが等しくなるような制御
を行わせる。即ち、つ゛し振回路16への直流電源電圧
を制御し、電流レベル抽出部22によって抽出される電
流レベルを一定に例えば4ooCtiA]に保つように
働らく。
を行わせる。即ち、つ゛し振回路16への直流電源電圧
を制御し、電流レベル抽出部22によって抽出される電
流レベルを一定に例えば4ooCtiA]に保つように
働らく。
図示端子REMは第2図図示回路を使用状態に制御する
端子であって、当該端子RICMがグランド・レベルに
制御されると抵抗42を介して比較器43の出力がロー
・レベルとなり9発渠回路16を発振可状態に制御する
。そして、比較器43の出力がロー・レベルになるとき
、抵抗44を介してトランジスタ45がオフ状態となり
、抵抗47.48を介してコンデンサ46の充電が開始
され1点1)の電位を徐々に増大せしめ、トランジスタ
49を介して誤差増幅器35に対する電源電圧を徐々に
増大せしめる。これによって1発振回路16が発振状態
に移行する際に、高圧整流回路21の出力がいわゆるオ
ーバ・シュートしようとするのを防止する。換言すると
9図示点Bの電位を徐々に増大せしめるようにし、これ
にi1従する形で点Cの電位を増大せしめ、上述のオー
ツく・シュートを防止する。
端子であって、当該端子RICMがグランド・レベルに
制御されると抵抗42を介して比較器43の出力がロー
・レベルとなり9発渠回路16を発振可状態に制御する
。そして、比較器43の出力がロー・レベルになるとき
、抵抗44を介してトランジスタ45がオフ状態となり
、抵抗47.48を介してコンデンサ46の充電が開始
され1点1)の電位を徐々に増大せしめ、トランジスタ
49を介して誤差増幅器35に対する電源電圧を徐々に
増大せしめる。これによって1発振回路16が発振状態
に移行する際に、高圧整流回路21の出力がいわゆるオ
ーバ・シュートしようとするのを防止する。換言すると
9図示点Bの電位を徐々に増大せしめるようにし、これ
にi1従する形で点Cの電位を増大せしめ、上述のオー
ツく・シュートを防止する。
第2図図示の構成、即ち本発明の一実施例構成において
は、高電圧回路上に存在する電流レベル抽出部22から
の抽出信号レベルを、低圧直流電圧源の電圧レベルをも
つ回路に導びくに当って。
は、高電圧回路上に存在する電流レベル抽出部22から
の抽出信号レベルを、低圧直流電圧源の電圧レベルをも
つ回路に導びくに当って。
例えば100 CMΩ〕以上の絶縁レベルをとることの
できる ホ ト・カプラ(2’7 、33 )を用いて
いる。そして、当ε亥 ホ ]・・カフ′う(2“7.
33)を一般に用いられる所のオン・オフ制御としてで
なく、いわば比1り11制御の形で使用せしめるよう構
成している。即ち、メン・オフ制御を第2図図示の如き
動作を行わせるに当って採用する場合には一般にはPL
Lm路などを用いる形となるが、このような回vj栴成
にくらべて、比例制御の形でフォト・カプラを用いて安
価にかつ簡単化している。
できる ホ ト・カプラ(2’7 、33 )を用いて
いる。そして、当ε亥 ホ ]・・カフ′う(2“7.
33)を一般に用いられる所のオン・オフ制御としてで
なく、いわば比1り11制御の形で使用せしめるよう構
成している。即ち、メン・オフ制御を第2図図示の如き
動作を行わせるに当って採用する場合には一般にはPL
Lm路などを用いる形となるが、このような回vj栴成
にくらべて、比例制御の形でフォト・カプラを用いて安
価にかつ簡単化している。
更に、上述の如く、ホ ト・カプラ(27,33)を用
いるに当って必要、な電流答惜を抽出できるようにしか
つ高電圧回路が短絡した場合にも ホ トカグラ(27
,33)を作動状態に置くために。
いるに当って必要、な電流答惜を抽出できるようにしか
つ高電圧回路が短絡した場合にも ホ トカグラ(27
,33)を作動状態に置くために。
3次巻線20をもうけて補助電源回路23を用いるよう
にしている。更に上述の如く1図示44゜45.46.
47.48.49の構成を用いて。
にしている。更に上述の如く1図示44゜45.46.
47.48.49の構成を用いて。
高圧整流回路21の出力が非所望にオーツく・シュ−ト
を生じないようにするなどの配慮が行われている。
を生じないようにするなどの配慮が行われている。
上記の如き配慮が行われているが、第3図(a)(h)
を参照しつつ2本発明の]つの特徴的構成について更に
具体的に説明する。
を参照しつつ2本発明の]つの特徴的構成について更に
具体的に説明する。
第3図(a)は、第2図に示す回路構成のうち、出力可
、圧のオーバーシュートを抑制する回路部分を中心にし
、た構成を抽出し7たので、用いられた参照番号は第2
図のものと同一である。
、圧のオーバーシュートを抑制する回路部分を中心にし
、た構成を抽出し7たので、用いられた参照番号は第2
図のものと同一である。
上述の定N1流高圧電源においては、ホトカプラを用い
″ることにより高圧側回路と低圧側回路とを電気的に絶
縁した状態で、高圧側からの検出信号を高速度で制御に
反映せしめている。しか17.この応答速度にも限度が
あり、特に電源投入時に電圧変成器の2次巻線に第z1
6(h)に示すようなオーバーシュートが生じ、該オー
バーシュートによって上述の静電潜像形成面2上の深い
位貿に帯電状態が生成され、消去部11によって当該帯
電状態を消去し得ない状態となる。本発明においては既
に概説したように、出力電圧の立上り時に誤差増幅器3
5の電源電圧(基準電圧)を制御して上記検出信号のフ
ィードバック作用の遅れを補正して上記オーバーシュー
トを抑制するようにしている。
″ることにより高圧側回路と低圧側回路とを電気的に絶
縁した状態で、高圧側からの検出信号を高速度で制御に
反映せしめている。しか17.この応答速度にも限度が
あり、特に電源投入時に電圧変成器の2次巻線に第z1
6(h)に示すようなオーバーシュートが生じ、該オー
バーシュートによって上述の静電潜像形成面2上の深い
位貿に帯電状態が生成され、消去部11によって当該帯
電状態を消去し得ない状態となる。本発明においては既
に概説したように、出力電圧の立上り時に誤差増幅器3
5の電源電圧(基準電圧)を制御して上記検出信号のフ
ィードバック作用の遅れを補正して上記オーバーシュー
トを抑制するようにしている。
すなわち、第3図(a)において、REV端子をロー・
レベルにして発振回路16(・君2図)を動作状態に保
っている際には、比較器43(第21ス)の出力はロー
・レベルにあり、4氏抗44を介してトランジスタ45
がオフ状態にあり、コンデンサ46は光′覗された状態
にあり、トランジスタ49をオンせしめて増幅器35に
所へ7の「(り1圧を印加している。電源投入直前にお
いては、REM端子がハイ・レベルにあるために比蚊器
43の出力はハイ・レベルにあって、トランジスタ45
はオンしておりコンデンサ46は放電状襲にあλ。また
高圧系も非作動状態にあってホトカプラの受光部33の
エミッタ電位も0ボルトである。したがって、演算増幅
器を構成している誤差増幅器35はオーブン回路となり
、そのとき増幅器35に印加されて−る電源電圧V+
に近い電圧を出力する。
レベルにして発振回路16(・君2図)を動作状態に保
っている際には、比較器43(第21ス)の出力はロー
・レベルにあり、4氏抗44を介してトランジスタ45
がオフ状態にあり、コンデンサ46は光′覗された状態
にあり、トランジスタ49をオンせしめて増幅器35に
所へ7の「(り1圧を印加している。電源投入直前にお
いては、REM端子がハイ・レベルにあるために比蚊器
43の出力はハイ・レベルにあって、トランジスタ45
はオンしておりコンデンサ46は放電状襲にあλ。また
高圧系も非作動状態にあってホトカプラの受光部33の
エミッタ電位も0ボルトである。したがって、演算増幅
器を構成している誤差増幅器35はオーブン回路となり
、そのとき増幅器35に印加されて−る電源電圧V+
に近い電圧を出力する。
したがって、トランジスタ45のコレクターエミッタ電
圧をVca、)ランジスタTr1. T7−2のベース
−エミッタ電圧をそれぞれVBgl、 VB+!!z
、端子14c7)電圧f Vi 、抵抗4’7.48(
7)値を夫k R,。
圧をVca、)ランジスタTr1. T7−2のベース
−エミッタ電圧をそれぞれVBgl、 VB+!!z
、端子14c7)電圧f Vi 、抵抗4’7.48(
7)値を夫k R,。
■<、2とすれば。
とiる。?c コテVcp << 1 、 Vsmlキ
\’RFt2幸06V とすれば、上記増幅器:35
の電源電圧V はとなる。したがって高圧出力オフ(0
状態)でi−t、。
\’RFt2幸06V とすれば、上記増幅器:35
の電源電圧V はとなる。したがって高圧出力オフ(0
状態)でi−t、。
誤差増1隅器35は上記V で待機(アイドリング)し
ている。
ている。
この状態において、FIM端子がロー・レベルにされる
とトランジスタ45がオフ状態とされ。
とトランジスタ45がオフ状態とされ。
コンデンサ46の充電が開始されてゆく。一方高圧系も
作動状態に入ってゆくが、誤差増幅器35の電源電圧V
は民抗R,R2,コンデンサ46の容情Cの時定数(
R1十R2)’ Cで定まる速度で増大される形となる
。したがって、誤差増幅器35の出力も徐々に変化して
ゆく形となり1発振回路16(第2図)が発振1ノζ態
に移るとき鴎、高圧整流回路21の出力が第3図く々)
のようにオーバーシュート(図示実線)するのが抑制さ
れる。
作動状態に入ってゆくが、誤差増幅器35の電源電圧V
は民抗R,R2,コンデンサ46の容情Cの時定数(
R1十R2)’ Cで定まる速度で増大される形となる
。したがって、誤差増幅器35の出力も徐々に変化して
ゆく形となり1発振回路16(第2図)が発振1ノζ態
に移るとき鴎、高圧整流回路21の出力が第3図く々)
のようにオーバーシュート(図示実線)するのが抑制さ
れる。
以上述べたように2本発明においては、低圧側の誤差増
幅器に対する′電源電圧を除々に増大させるような回路
構成にすることによって高圧出力の立上り時のオーバー
シュートが防止されうる。
幅器に対する′電源電圧を除々に増大させるような回路
構成にすることによって高圧出力の立上り時のオーバー
シュートが防止されうる。
第1図は静電複写装置げの構成について説明する説明図
、第2図は本発明の高圧電源回路の一実施例全体構成を
示し、第3図(a)は第2図の主要部分を抽7Js L
だ回路構成を示し、第3図(h)は高圧出力のオーバー
シュート状態を示す図である。 図中、1は回転ドラム、2は静電潜像形成面。 3は静電荷印加部に対応する直流高圧印加装置。 6は静電潜像、7はトナー共給部、8はコピー用紙、1
4は低圧直流電圧源、15はチョッパ型スイツチ・レギ
ュレータ、16は発振回路、17は電圧変成器、18,
19.20は夫々巻線、21は高圧整流回路、22は電
流レベル抽出部、23は補助電源回路、24は高圧回路
直流電流レベル増幅回路、27はホトカプラの発光部、
32は3端子レギユレータ、33はホトカプラの受光部
。 35は誤差増幅器、59,60.38は電圧制限回路、
39はスイッチ・レギュレータ・コントロール用比較器
を表わしている。 特許出願人 澤#電機株式会社 代理人弁理士 森 1B 寛(外3名)才1
m
、第2図は本発明の高圧電源回路の一実施例全体構成を
示し、第3図(a)は第2図の主要部分を抽7Js L
だ回路構成を示し、第3図(h)は高圧出力のオーバー
シュート状態を示す図である。 図中、1は回転ドラム、2は静電潜像形成面。 3は静電荷印加部に対応する直流高圧印加装置。 6は静電潜像、7はトナー共給部、8はコピー用紙、1
4は低圧直流電圧源、15はチョッパ型スイツチ・レギ
ュレータ、16は発振回路、17は電圧変成器、18,
19.20は夫々巻線、21は高圧整流回路、22は電
流レベル抽出部、23は補助電源回路、24は高圧回路
直流電流レベル増幅回路、27はホトカプラの発光部、
32は3端子レギユレータ、33はホトカプラの受光部
。 35は誤差増幅器、59,60.38は電圧制限回路、
39はスイッチ・レギュレータ・コントロール用比較器
を表わしている。 特許出願人 澤#電機株式会社 代理人弁理士 森 1B 寛(外3名)才1
m
Claims (1)
- 【特許請求の範囲】 静電潜像形成面をそなえると共に当該静電潜像形成面上
に静電荷を印加する静電荷印加部をそなえ、該静電荷印
加部によって与えられた静電荷を利用して上記静電潜像
形成面上に静電潜像を形成せしめて記録を行う静電複写
装置において、低圧直流電圧源に接続されるチョッパ型
スイッチ・レギュレータ、該スイッチ・レギュレータの
直流出力電圧に対応した交番電圧を生成する発振回路。 該発振回路の交番出力電圧が1次巻線に供給される電圧
変成器、該電圧変成器の2次巻線に接続されて上記静電
荷印加部に直流高電圧を印加する高圧整流回路、該高圧
整流回路から上記静電荷印加部に供給される直流電流の
電流レベルを抽出する電流レベル抽出部、上記電圧変成
器の3次巻線に接続される補助電源回路、該補助電源回
路からの出力電圧によって附勢されかつ上記電流レベル
抽出部によって抽出された電流レベルを増幅する電流レ
ベル増幅器、該電流レベル増幅器によって励磁されかつ
常時発光状態に置かれて上記電流レベルによって発光レ
ベルを変化するホトカプラの発光部、上記低圧直流電圧
源に接続されて低圧基準電圧を生成する電圧レギュレー
タ、該電圧レギュレータの出力に接続される上記ホトカ
プラの受光部、該ホトカプラの受光部に対応する出力が
入力される誤差増幅器、該誤差増幅器の帆#、電圧回路
に接続され該誤差増幅器の電源電圧を所定の値から漸増
させる制御手段を備え、前記発振回路の発振状態への移
行に際し、上記誤差増幅器の電源電圧を漸増的に制御し
て上Ri2 ’FIt圧変成dの2次巻線に生じる非所
望なオーバーシュートを防止したことを特徴とする静電
複写装置高圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16558482A JPS5956865A (ja) | 1982-09-22 | 1982-09-22 | 静電複写装置高圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16558482A JPS5956865A (ja) | 1982-09-22 | 1982-09-22 | 静電複写装置高圧電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5956865A true JPS5956865A (ja) | 1984-04-02 |
| JPS644427B2 JPS644427B2 (ja) | 1989-01-25 |
Family
ID=15815127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16558482A Granted JPS5956865A (ja) | 1982-09-22 | 1982-09-22 | 静電複写装置高圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956865A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62227122A (ja) * | 1986-03-28 | 1987-10-06 | Nec Corp | 高分子液晶の配向方法 |
| FR2755318A1 (fr) * | 1996-10-28 | 1998-04-30 | Fujitsu Ltd | Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant |
| US7474542B2 (en) | 2004-05-04 | 2009-01-06 | Samsung Electronics Co., Ltd. | High voltage power supply |
-
1982
- 1982-09-22 JP JP16558482A patent/JPS5956865A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62227122A (ja) * | 1986-03-28 | 1987-10-06 | Nec Corp | 高分子液晶の配向方法 |
| FR2755318A1 (fr) * | 1996-10-28 | 1998-04-30 | Fujitsu Ltd | Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant |
| US7474542B2 (en) | 2004-05-04 | 2009-01-06 | Samsung Electronics Co., Ltd. | High voltage power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS644427B2 (ja) | 1989-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5558786B2 (ja) | 高圧電源装置及び画像形成装置 | |
| JPS5956865A (ja) | 静電複写装置高圧電源回路 | |
| JPH0127422B2 (ja) | ||
| US20040165901A1 (en) | Transferring apparatus | |
| US6731892B2 (en) | Image forming apparatus having high-voltage power supply | |
| US12099323B2 (en) | Power supply apparatus for supplying various voltages and image forming apparatus operating on voltage supplied from power supply apparatus | |
| JP2019033645A (ja) | 電源装置及び画像形成装置 | |
| JP3228298B2 (ja) | 交流バイアス電源装置 | |
| JPH0318428B2 (ja) | ||
| JPS6412183B2 (ja) | ||
| JPS644428B2 (ja) | ||
| JP2018063674A (ja) | 電源装置及び画像形成装置 | |
| JPS64914B2 (ja) | ||
| JP2007072072A (ja) | 画像形成装置 | |
| JPH0721671B2 (ja) | 画像形成装置 | |
| US11467511B2 (en) | Technique for adjusting development voltage in developing device provided in image forming apparatus | |
| JPH10201230A (ja) | 直流高電圧電源の駆動回路 | |
| JP3299879B2 (ja) | 画像形成装置 | |
| JPS639207B2 (ja) | ||
| JP2608279B2 (ja) | 帯電器 | |
| JP2009085998A (ja) | 画像形成装置 | |
| JPH0546030A (ja) | 画像形成装置 | |
| JPH10246994A (ja) | 画像形成装置 | |
| JPS63121471A (ja) | 定電流高圧電源 | |
| JPS63128368A (ja) | 静電写真画像形成装置における高圧発生装置 |