JPS595690A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS595690A JPS595690A JP11419082A JP11419082A JPS595690A JP S595690 A JPS595690 A JP S595690A JP 11419082 A JP11419082 A JP 11419082A JP 11419082 A JP11419082 A JP 11419082A JP S595690 A JPS595690 A JP S595690A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type inp
- mesa stripe
- active layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 3
- 239000007791 liquid phase Substances 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 description 16
- 238000005253 cladding Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
- H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は活性層の周囲を活性層よりもエネルギーギャッ
プが大きく、かつ屈折率の小さな半導体材料で埋め込ん
だ埋め込みへテロ構造半導体レーザ、特に高光出力動作
特性の改善された埋め込みへテロ構造半導体レーザに関
する。
プが大きく、かつ屈折率の小さな半導体材料で埋め込ん
だ埋め込みへテロ構造半導体レーザ、特に高光出力動作
特性の改善された埋め込みへテロ構造半導体レーザに関
する。
埋め込みへテロ構造半導体レーザ（ＢＨ−ＬＤ）は低い
発振しきい値電流、安定化された発振横モード、高温動
作可能などの優れた特性を有しているため、光フアイバ
通信用光源として注目を集めている。本願の発明者らは
特願昭５６−１６６６６６に示した様に２本のほぼ平行
な溝にはさまれて形成された発光再結合する活性層を含
むメサストライプの周囲で確実に電流ブロック層を形成
することのできるＢＨ−ＬＤを発明した。このＢＨ−Ｌ
Ｄは、温度特性に優れ、種々の基板処理過程でのダメー
ジを受けることが少なく製造歩留りの向上したものであ
る。ところでこの例のＢＨ−ＬＤに限らず、一般にＢＨ
−ＬＤにおいては、もれ電流は完全に無くすことのでき
ない課題である。前述のＢＨ−ＬＤも他のタイプのＢＨ
−ＬＤも一般に、半導体のｐ−ｎ−ｐ−ｎ電流ブロック
構造をもちいて、もれ電流を可能な限り低減しようとし
ている。しかしながら、片面光出力５９ｍＷ以上の大光
出力動作をさせようとすると、埋め込み活性層のわきを
流れるもれ電流も大きくなる。するとこのもれ電流が前
述のｐ−ｒｌ−ｐ−ｎ 電流ブロック構造におけるゲ
ート電流となり、電流ブロック構造がブレークダウンを
起こすようになる。それに伴なって光出力も急激に飽和
してしまい、いくら注入電流をふやしても、活性層に有
効に注入されずに高い光出力を得ることができなくなる
。この様な高出力動作特性を改善するために活性層上部
以外を絶縁膜でおおったり、あるいは活性層上部のみを
不純物拡散して、いわゆるブレーナ・ストライプ構造と
する試みがなされているが、電極形成が難かしく信頼性
ｌこ乏しかったり、また内部の電流ブロック構造が有効
に機能しなくなると、電流が基板側に大きく拡がってし
まうようになる。すなわち、これまでのＢＨ−ＬＤでは
、活性層付近の電流ブロック構造に対し、成長層表面側
に電流狭さく機構を有していたので、いったん活性層周
辺のｐ−ｎ−ｐ−ｎ 電流ブロック構造が有効に働か
なくなると、急激に光出力の飽和を起こしてしまう。こ
のようなことを防ぐには、活性層よりも基板側に別の電
流ブロック機構を形成しておけばよいわけである。
発振しきい値電流、安定化された発振横モード、高温動
作可能などの優れた特性を有しているため、光フアイバ
通信用光源として注目を集めている。本願の発明者らは
特願昭５６−１６６６６６に示した様に２本のほぼ平行
な溝にはさまれて形成された発光再結合する活性層を含
むメサストライプの周囲で確実に電流ブロック層を形成
することのできるＢＨ−ＬＤを発明した。このＢＨ−Ｌ
Ｄは、温度特性に優れ、種々の基板処理過程でのダメー
ジを受けることが少なく製造歩留りの向上したものであ
る。ところでこの例のＢＨ−ＬＤに限らず、一般にＢＨ
−ＬＤにおいては、もれ電流は完全に無くすことのでき
ない課題である。前述のＢＨ−ＬＤも他のタイプのＢＨ
−ＬＤも一般に、半導体のｐ−ｎ−ｐ−ｎ電流ブロック
構造をもちいて、もれ電流を可能な限り低減しようとし
ている。しかしながら、片面光出力５９ｍＷ以上の大光
出力動作をさせようとすると、埋め込み活性層のわきを
流れるもれ電流も大きくなる。するとこのもれ電流が前
述のｐ−ｒｌ−ｐ−ｎ 電流ブロック構造におけるゲ
ート電流となり、電流ブロック構造がブレークダウンを
起こすようになる。それに伴なって光出力も急激に飽和
してしまい、いくら注入電流をふやしても、活性層に有
効に注入されずに高い光出力を得ることができなくなる
。この様な高出力動作特性を改善するために活性層上部
以外を絶縁膜でおおったり、あるいは活性層上部のみを
不純物拡散して、いわゆるブレーナ・ストライプ構造と
する試みがなされているが、電極形成が難かしく信頼性
ｌこ乏しかったり、また内部の電流ブロック構造が有効
に機能しなくなると、電流が基板側に大きく拡がってし
まうようになる。すなわち、これまでのＢＨ−ＬＤでは
、活性層付近の電流ブロック構造に対し、成長層表面側
に電流狭さく機構を有していたので、いったん活性層周
辺のｐ−ｎ−ｐ−ｎ 電流ブロック構造が有効に働か
なくなると、急激に光出力の飽和を起こしてしまう。こ
のようなことを防ぐには、活性層よりも基板側に別の電
流ブロック機構を形成しておけばよいわけである。
本発明の目的は、製造歩留りが高く、高光出力動作特性
の改善されたＢＨ−ＬＤを提供することにある。
の改善されたＢＨ−ＬＤを提供することにある。
本発明による半導体レーザの構成は半導体基板上に少な
くとも活性層を含む半導体多層膜を積層させた多層膜構
造半導体ウェファに、前記活性層よりも深く形成された
２本の平行な溝によってはさまれたメサストライプを形
成した後埋め込み成長してなる埋め込みへテロ構造半導
体レーザにおいて、前記多層膜構造半導体ウェファが、
少なくとも前記メサストライプ周辺を除いて、異なる導
電型の半導体層が交互に積層された電流ブロック構造を
有することを特徴としている。
くとも活性層を含む半導体多層膜を積層させた多層膜構
造半導体ウェファに、前記活性層よりも深く形成された
２本の平行な溝によってはさまれたメサストライプを形
成した後埋め込み成長してなる埋め込みへテロ構造半導
体レーザにおいて、前記多層膜構造半導体ウェファが、
少なくとも前記メサストライプ周辺を除いて、異なる導
電型の半導体層が交互に積層された電流ブロック構造を
有することを特徴としている。
以下、実施例を示す図面を用いて本発明を説明する。
第１図は本発明の第１の実施例であるＢＨ−ＬＤの製造
工程を示す概略図を示す。このようなりＨ−ＬＤを得る
にはまず図中（１）に示したように（１００）ｎ−Ｉｎ
Ｐ基板１０１に＜ ０１１ ＞ 方向に平行にメサスト
ライプ１０２を形成する。このメサストライプ１０２は
幅１０μｍ１深ざ肛μｍ 程度とすればよい。
工程を示す概略図を示す。このようなりＨ−ＬＤを得る
にはまず図中（１）に示したように（１００）ｎ−Ｉｎ
Ｐ基板１０１に＜ ０１１ ＞ 方向に平行にメサスト
ライプ１０２を形成する。このメサストライプ１０２は
幅１０μｍ１深ざ肛μｍ 程度とすればよい。
これは通常のフォトリングラフィの手法と化学上、チン
グ法により容易に形成できる。このメサストライプ１０
２が形成されたｎ−ＩｎＰ基板１０１ 上に液相エピタ
キシャル法（ＬＰＥ法）ｌｃ上ヨリｐ−１ｎＰ層１０３
、ｎ−ＩｎＰクラッド層１０４、発振波長１．３μｍに
相当するノンドープＩｎｏ７２ Ｇａｏ、ｚｓ Ａ５０
．６ＩＰ０．３９ 活性層１０５、ｐ−ＩｎＰクラッ
ド層１０６を順次積層させる。この際ｐ−ＩｎＰ層１０
３ はメサストライプ１０２の上面には成長しないよう
にする。このようなことは液相成長の特徴のひとつであ
り、メサストライプの側面の成長が速いためにメサ上面
付近ではＰ原子が少なくなり、溶液の過飽和度が小さく
なるために生じる。実際にはこのよう番こして素子を作
製したが、他ζこも例えばｐ−１ｎＰ層１０３を成長し
た後、過飽和度のきわめて小さな溶液を用い゛Ｃメサス
トライプ１０２の上面を軽くメルトバックするよっにす
ればメサ上面にもｐ−ＩｎＰ層１０３が積層した場合で
も所望の半導体ウェファが得られる。またそれぞれの半
導体層の厚さはｎ −ＩｎＰクラッド層１０４は３ ａ
ｍ 、 Ｉｎ Ｏ，７２Ｇａｏ２ｓ ＡＳｏ、６１Ｐ０
３９活性層１０５は０．１５μｍ、 ｐ−ＩｎＰクラッ
ド層１０６は１μｍ程度である。次にこのようにして得
た半導体ウェファに第１図（２）に示した様にメサエッ
チングを行なう。この際２本の幅１０μｍ１深さ３μｍ
程度のエツチング溝１０７，１０８およびそれらによっ
てはさまれるメサストライプ１０９を形成する。メサス
トライプ１０９は（０１１＞方向に平行で、メサストラ
イプ１０９ははじめのメサ１０２の上部に位置するよう
ｌこする。このよ゛うにしてメサストライプ１０９を形
成した半導体ウェファに埋め込み成長を行ない所望のＢ
１−１−ＬＤを得る。埋め込み成長ｌコおいてはｐ −
Ｉ ｎＰ 電流ブロック層１１０． ｎ −ＩｎＰ電流
電流ブラフ１１１をいずれもメサストライプ１０９の上
面のみを除いて積層する。さらにｐ−ＩｎＰ埋め込み層
１１２、発光波長１３μｎ１ に相当するｐ−Ｉｎｏ
７ｚ Ｇａｏ２８ＡＳ０．６１ Ｐｏ、３９電極層１１
３を全面にわたって積層し、最後に電極形成を行なう。
グ法により容易に形成できる。このメサストライプ１０
２が形成されたｎ−ＩｎＰ基板１０１ 上に液相エピタ
キシャル法（ＬＰＥ法）ｌｃ上ヨリｐ−１ｎＰ層１０３
、ｎ−ＩｎＰクラッド層１０４、発振波長１．３μｍに
相当するノンドープＩｎｏ７２ Ｇａｏ、ｚｓ Ａ５０
．６ＩＰ０．３９ 活性層１０５、ｐ−ＩｎＰクラッ
ド層１０６を順次積層させる。この際ｐ−ＩｎＰ層１０
３ はメサストライプ１０２の上面には成長しないよう
にする。このようなことは液相成長の特徴のひとつであ
り、メサストライプの側面の成長が速いためにメサ上面
付近ではＰ原子が少なくなり、溶液の過飽和度が小さく
なるために生じる。実際にはこのよう番こして素子を作
製したが、他ζこも例えばｐ−１ｎＰ層１０３を成長し
た後、過飽和度のきわめて小さな溶液を用い゛Ｃメサス
トライプ１０２の上面を軽くメルトバックするよっにす
ればメサ上面にもｐ−ＩｎＰ層１０３が積層した場合で
も所望の半導体ウェファが得られる。またそれぞれの半
導体層の厚さはｎ −ＩｎＰクラッド層１０４は３ ａ
ｍ 、 Ｉｎ Ｏ，７２Ｇａｏ２ｓ ＡＳｏ、６１Ｐ０
３９活性層１０５は０．１５μｍ、 ｐ−ＩｎＰクラッ
ド層１０６は１μｍ程度である。次にこのようにして得
た半導体ウェファに第１図（２）に示した様にメサエッ
チングを行なう。この際２本の幅１０μｍ１深さ３μｍ
程度のエツチング溝１０７，１０８およびそれらによっ
てはさまれるメサストライプ１０９を形成する。メサス
トライプ１０９は（０１１＞方向に平行で、メサストラ
イプ１０９ははじめのメサ１０２の上部に位置するよう
ｌこする。このよ゛うにしてメサストライプ１０９を形
成した半導体ウェファに埋め込み成長を行ない所望のＢ
１−１−ＬＤを得る。埋め込み成長ｌコおいてはｐ −
Ｉ ｎＰ 電流ブロック層１１０． ｎ −ＩｎＰ電流
電流ブラフ１１１をいずれもメサストライプ１０９の上
面のみを除いて積層する。さらにｐ−ＩｎＰ埋め込み層
１１２、発光波長１３μｎ１ に相当するｐ−Ｉｎｏ
７ｚ Ｇａｏ２８ＡＳ０．６１ Ｐｏ、３９電極層１１
３を全面にわたって積層し、最後に電極形成を行なう。
このようにして得たＢＨ−ＬＤにおいて室温でのＣＷ発
振しきい値電流２０ ｍＡ 、微分量子効率６０チ、片
面からの光出力５ＱｍＷ以上までＩ−Ｌ特性の直線性の
よい素子が再現性よく得られた。この第１の実施例にお
いては埋め込み成長段階で形成されるｐ−ＩｎＰ電流電
流ブタ２２層１１０−ＩｎＰ電流電流ブラフ２層１１１
にあらかじめｐ−ＩｎＰ層１０３によって構成される電
流ブロック層構造を素子内部に形成した。これによって
ＢＨ−ＬＤのもれ電流は大幅に減少し、大出力動作がき
わめて再現性よく得られるようになった。すなわち活性
層付近の電流ブロック層構造に対し、活性層よりも基板
側に電流ブロック層構造を形成したために大電流注入時
のもれ電流を大幅に減らすことができ、ＢＨ−ＬＤの大
出力動作が可能となった。
振しきい値電流２０ ｍＡ 、微分量子効率６０チ、片
面からの光出力５ＱｍＷ以上までＩ−Ｌ特性の直線性の
よい素子が再現性よく得られた。この第１の実施例にお
いては埋め込み成長段階で形成されるｐ−ＩｎＰ電流電
流ブタ２２層１１０−ＩｎＰ電流電流ブラフ２層１１１
にあらかじめｐ−ＩｎＰ層１０３によって構成される電
流ブロック層構造を素子内部に形成した。これによって
ＢＨ−ＬＤのもれ電流は大幅に減少し、大出力動作がき
わめて再現性よく得られるようになった。すなわち活性
層付近の電流ブロック層構造に対し、活性層よりも基板
側に電流ブロック層構造を形成したために大電流注入時
のもれ電流を大幅に減らすことができ、ＢＨ−ＬＤの大
出力動作が可能となった。
第２図は本発明の第２の実施例を示す。この場合、第１
の実施例と異なるのはｐ−ＩｎＰ層１０３をエピタキシ
ャル成長前に不純物拡散によって形成した点である。す
なわちｎ−１ｎＰ基板１０１上に選択的に不純物拡散を
行ないｐ−ＩｎＰ層１０３を形成した後に半導体多層膜
を積層させる。メサストライプ１０９は第１の実施例の
場合と同様にｐ−ＩｎＰ層１０３が形成された以外の部
分に形成する。第１の実施例においてはｎ−、ＩｎＰ基
板１０１上に形成した幅の広いメサストライプ１０２以
外に選択的にｐ−ＩｎＰ層１０３をエピタキシャル成長
させたわけだが、この第２の実施例においては選択拡散
法を用いたので、製造の容易さはさらに向上した。この
第２の実施例においても、活性層に対して、その両わき
のほかに、さらに基板内部に電流ブロック層構造を形成
したことによりＢＨ−ＬＤの大出力動作が容易に得られ
るようになった。この場合にも第１の実施例で示したの
と同程度の特性のＢＨ−ＬＤが歩留りよく得られた。
の実施例と異なるのはｐ−ＩｎＰ層１０３をエピタキシ
ャル成長前に不純物拡散によって形成した点である。す
なわちｎ−１ｎＰ基板１０１上に選択的に不純物拡散を
行ないｐ−ＩｎＰ層１０３を形成した後に半導体多層膜
を積層させる。メサストライプ１０９は第１の実施例の
場合と同様にｐ−ＩｎＰ層１０３が形成された以外の部
分に形成する。第１の実施例においてはｎ−、ＩｎＰ基
板１０１上に形成した幅の広いメサストライプ１０２以
外に選択的にｐ−ＩｎＰ層１０３をエピタキシャル成長
させたわけだが、この第２の実施例においては選択拡散
法を用いたので、製造の容易さはさらに向上した。この
第２の実施例においても、活性層に対して、その両わき
のほかに、さらに基板内部に電流ブロック層構造を形成
したことによりＢＨ−ＬＤの大出力動作が容易に得られ
るようになった。この場合にも第１の実施例で示したの
と同程度の特性のＢＨ−ＬＤが歩留りよく得られた。
なお、本発明の２つの実施例においては、いずれもＩｎ
Ｐを基板とし、それに格子整合のとれたＩｎ５−ｚ Ｇ
ａｓ Ａｓｙ Ｐｌ−１層を活性層とした波長１μｍ帯
の素子を示したが用いる半導体材料はもちろんこれに限
るものでなく、可視光領域の半導体材料、あるいは波長
２μｍ前後の波長領域の半導体材料であっても、もちろ
ん差しつかえない。半導体の導電型についてもｎ型基板
を用いたが、ｐ型基板を用いて他の半導体層の導電型を
すべて逆転させてもよいし、さらに電流ブロック層はｐ
−ｎ 接合による電流ブロック作用を基本構成したが
、ｉ層あるいはアモルファス半導体層を電流ブロック層
として構成してもかまわない。実施例においては単純な
りＨ−ＬＤ構造を示したが、単一モード化ＬＤとして回
折格子を用いたＤＦＢ−ＢＨ−ＬＤ、ＤＢＲ−ＢＨ−Ｌ
Ｄｌさらにモニタ用ＦＤ、 ドライバ用ＦＥＴ。
Ｐを基板とし、それに格子整合のとれたＩｎ５−ｚ Ｇ
ａｓ Ａｓｙ Ｐｌ−１層を活性層とした波長１μｍ帯
の素子を示したが用いる半導体材料はもちろんこれに限
るものでなく、可視光領域の半導体材料、あるいは波長
２μｍ前後の波長領域の半導体材料であっても、もちろ
ん差しつかえない。半導体の導電型についてもｎ型基板
を用いたが、ｐ型基板を用いて他の半導体層の導電型を
すべて逆転させてもよいし、さらに電流ブロック層はｐ
−ｎ 接合による電流ブロック作用を基本構成したが
、ｉ層あるいはアモルファス半導体層を電流ブロック層
として構成してもかまわない。実施例においては単純な
りＨ−ＬＤ構造を示したが、単一モード化ＬＤとして回
折格子を用いたＤＦＢ−ＢＨ−ＬＤ、ＤＢＲ−ＢＨ−Ｌ
Ｄｌさらにモニタ用ＦＤ、 ドライバ用ＦＥＴ。
トランジスタ等を複号化したＢＨ−ＬＤでも本発明は適
用できる。
用できる。
本発明の特徴はＢＨ−ＬＤにおいて、活性層の両わき、
あるいはその周辺に形成された電流ブロック層の他に、
活性層よりもさらに基板に近い側に電流ブロック層構造
を形成したことである。これによって２重の電流ブロッ
ク層構造が形成されることになったわけで、特に大電流
注入時に活性層の両わきを流れるもれ電流が大幅に減少
した。したがってＢＨ−ＬＤの高出力動作が従来型と比
べてずっと容易になり、特性歩留りも向上した。
あるいはその周辺に形成された電流ブロック層の他に、
活性層よりもさらに基板に近い側に電流ブロック層構造
を形成したことである。これによって２重の電流ブロッ
ク層構造が形成されることになったわけで、特に大電流
注入時に活性層の両わきを流れるもれ電流が大幅に減少
した。したがってＢＨ−ＬＤの高出力動作が従来型と比
べてずっと容易になり、特性歩留りも向上した。
第１図は本発明の第１の実施例であるＢ１−１−ＬＤの
製造工程を示すための概略図、第２図は第２の実施例で
あるＢＨ−ＬＤの断面図である。図中、１０１はｎ−Ｉ
ｎＰ基板、１０２はメサストライプ、１０３はｐ−Ｉｎ
Ｐ層、１０４はｎ−ＩｎＰクラッド層、１０５はＩｎｏ
、ｙｚ Ｇａｏ、ｚｓ ＡＳＱ、６１ Ｐｏ、３９ 活
性層、１０６はｐ−ＩｎＰクラッド層、１０７，１０８
はエツチング溝、１０９は活性層を含むメサストライプ
、１１０はｐ−１ｎＰｉｌ；流プロ、り層、１１１はｎ
−１ｎＰ電流ブロック層、１１２はｐ−ＩｎＰ埋め込み
層、１１３はｐ−Ｉｎ０．７２Ｇａｏ２ｓ ＡＳｏ、６
１ Ｐｏ、３９ 電極層をそれぞれあられす。
製造工程を示すための概略図、第２図は第２の実施例で
あるＢＨ−ＬＤの断面図である。図中、１０１はｎ−Ｉ
ｎＰ基板、１０２はメサストライプ、１０３はｐ−Ｉｎ
Ｐ層、１０４はｎ−ＩｎＰクラッド層、１０５はＩｎｏ
、ｙｚ Ｇａｏ、ｚｓ ＡＳＱ、６１ Ｐｏ、３９ 活
性層、１０６はｐ−ＩｎＰクラッド層、１０７，１０８
はエツチング溝、１０９は活性層を含むメサストライプ
、１１０はｐ−１ｎＰｉｌ；流プロ、り層、１１１はｎ
−１ｎＰ電流ブロック層、１１２はｐ−ＩｎＰ埋め込み
層、１１３はｐ−Ｉｎ０．７２Ｇａｏ２ｓ ＡＳｏ、６
１ Ｐｏ、３９ 電極層をそれぞれあられす。
Claims (1)
- 半導体基板上に少なくとも活性層を含む半導体多層膜を
積層させた多層膜構造半導体ウェファに、前記活性層よ
りも深く形成された２本の平行な溝によってはさまれた
メサストライプを形成した後埋め込み成長してなる埋め
込みへテロ構造半導体具なる導電型の半導体層が交互に
積層された電流ブロック構造を有することを特徴とする
埋め込みへテロ構造半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11419082A JPS595690A (ja) | 1982-07-01 | 1982-07-01 | 半導体レ−ザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11419082A JPS595690A (ja) | 1982-07-01 | 1982-07-01 | 半導体レ−ザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595690A true JPS595690A (ja) | 1984-01-12 |
Family
ID=14631448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11419082A Pending JPS595690A (ja) | 1982-07-01 | 1982-07-01 | 半導体レ−ザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595690A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020241236A1 (ja) * | 2019-05-31 | 2020-12-03 | 住友電装株式会社 | 配線部材 |
-
1982
- 1982-07-01 JP JP11419082A patent/JPS595690A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020241236A1 (ja) * | 2019-05-31 | 2020-12-03 | 住友電装株式会社 | 配線部材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0486128B1 (en) | A semiconductor optical device and a fabricating method therefor | |
| JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
| JPH07106685A (ja) | 半導体レーザ | |
| EP0487192B1 (en) | Opto-electronic integrated circuit having a transmitter of long wavelength | |
| US4429397A (en) | Buried heterostructure laser diode | |
| JPH0474877B2 (ja) | ||
| JP2747080B2 (ja) | 半導体レーザ装置およびその製造方法 | |
| JPS61164287A (ja) | 半導体レ−ザ | |
| JP2940158B2 (ja) | 半導体レーザ装置 | |
| JP3108183B2 (ja) | 半導体レーザ素子とその製造方法 | |
| JPS58207690A (ja) | 埋め込み形半導体レ−ザ | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3229085B2 (ja) | 半導体レーザ装置，及びその製造方法 | |
| JP2000244067A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS58106885A (ja) | 半導体レ−ザ | |
| JPS641072B2 (ja) | ||
| JP2001085795A (ja) | 半導体素子および半導体発光素子 | |
| JPH03104292A (ja) | 半導体レーザ | |
| JPS6148277B2 (ja) | ||
| JP2956255B2 (ja) | リッジ導波型半導体レーザの製造方法 | |
| JPS6112399B2 (ja) | ||
| JPS595689A (ja) | 分布帰還型半導体レ−ザ | |
| JPH01309393A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3057188B2 (ja) | 独立駆動型マルチビームレーザとその製造方法 | |
| JPS6076184A (ja) | 半導体レ−ザ |