JPS5958843U - ランダムアクセスメモリのイニシヤライズ回路 - Google Patents

ランダムアクセスメモリのイニシヤライズ回路

Info

Publication number
JPS5958843U
JPS5958843U JP15197082U JP15197082U JPS5958843U JP S5958843 U JPS5958843 U JP S5958843U JP 15197082 U JP15197082 U JP 15197082U JP 15197082 U JP15197082 U JP 15197082U JP S5958843 U JPS5958843 U JP S5958843U
Authority
JP
Japan
Prior art keywords
random access
access memory
flop
flip
initialization circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15197082U
Other languages
English (en)
Inventor
大江　一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP15197082U priority Critical patent/JPS5958843U/ja
Publication of JPS5958843U publication Critical patent/JPS5958843U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は、１フレ一ム分のビデオ信号を記憶するために
予め割当てられたエリア１、ビデオ信号の書込みが実際
に行われるエリア２、記憶内容が不定のまま残るエリア
３、ビデオ信号の読出しが一実際に行われるエリア２，
４を示す図、第２図は、本考案によるＲＡＭのイニシャ
ライズ回路の構成を示すブロック図である。 １１・・・・・・ＲＡＭ、１２・・・・・・アンドゲー
ト、１３・・・・・・書込みアドレス発生回路、１５・
・・用電源オンリセット回路、１６・・・・・・フリッ
プ・フロップ、ＣＲ・・・・・・キャリイ信号、ＲＰ・
・・・・・リセットパルス、ＷＤ・・・・・・書込みデ
ータ。

Claims (1)

    【実用新案登録請求の範囲】
  1. ランダムアクセスメモリの電源オン時にリセットパルス
    を発生すや電源オンリセット回路と、前記リセットパル
    スによってセットされるフリップ・フロップと、前記フ
    リップ・フロップがセット状態中、書込みデータをイン
    ヒビットするアンドケートと、前記フリップ・フロップ
    がセット状態中先頭番地から順次アドレスを指定し、前
    記アンドゲートの出力信号の書込みを行い、最終番地の
    書込みが終るとキャリイ信号を出力し、これによって前
    記フリップ・フロップをリセットする書込みアドレス発
    生面路とを具備することを特徴とするランダムアクセス
    メモリのイニシャライズ回廣Ｖ
JP15197082U 1982-10-06 1982-10-06 ランダムアクセスメモリのイニシヤライズ回路 Pending JPS5958843U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15197082U JPS5958843U (ja) 1982-10-06 1982-10-06 ランダムアクセスメモリのイニシヤライズ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15197082U JPS5958843U (ja) 1982-10-06 1982-10-06 ランダムアクセスメモリのイニシヤライズ回路

Publications (1)

Publication Number Publication Date
JPS5958843U true JPS5958843U (ja) 1984-04-17

Family

ID=30336615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15197082U Pending JPS5958843U (ja) 1982-10-06 1982-10-06 ランダムアクセスメモリのイニシヤライズ回路

Country Status (1)

Country Link
JP (1) JPS5958843U (ja)

Similar Documents

Publication Publication Date Title
JPS60166899U (ja) 記憶装置
JPS603999U (ja) メモリ内蔵ｌｓｉ
JPS6320253U (ja)
JPH0478654U (ja)
JPS6039161U (ja) 記憶保護手段を有する記憶装置
JPS5995498U (ja) 記憶装置
JPS58114596U (ja) 半導体メモリ装置
JPS62198600U (ja)
JPS60106298U (ja) 可聴音情報記憶装置
JPS63171844U (ja)
JPS58155616U (ja) デ−タ記憶装置
JPS59192755U (ja) エラステイツク・ストア回路
JPS6170243U (ja)
JPH0393948U (ja)
JPS5973790U (ja) パタ−ン出力装置
JPS5928814U (ja) デイスク装置の代替記録処理回路
JPS5992497U (ja) 記憶装置の書き込み回路
JPS6076446U (ja) 記憶装置
JPS58135099U (ja) メモリ装置
JPS6047059U (ja) パソコン接続型電子デイスク装置
JPS58118599U (ja) 記憶装置
JPS58140599U (ja) ダイナミツクランダムアクセスメモリ制御回路
JPS6082800U (ja) リフレツシユ装置
JPS59185792U (ja) 高速メモリアドレツシング装置
JPS6065848U (ja) 計算機システム