JPS5958919A - Ｅｃｌ回路技術における回路装置 - Google Patents
Ｅｃｌ回路技術における回路装置Info
- Publication number
- JPS5958919A JPS5958919A JP58155694A JP15569483A JPS5958919A JP S5958919 A JPS5958919 A JP S5958919A JP 58155694 A JP58155694 A JP 58155694A JP 15569483 A JP15569483 A JP 15569483A JP S5958919 A JPS5958919 A JP S5958919A
- Authority
- JP
- Japan
- Prior art keywords
- follower
- transistor
- emitter
- limiter
- driven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 241001663154 Electron Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入カニミッタホロワと、エミッタ結合されたト
ランジスタを有する差動増幅器と、非反転出力信号のた
めの出カニεツタホロワとを備えているＢＣＬ回路技術
における回路装置に関する。
ランジスタを有する差動増幅器と、非反転出力信号のた
めの出カニεツタホロワとを備えているＢＣＬ回路技術
における回路装置に関する。
ＥＣＬ回路技術の回路装置は２つの原則的な実施形態が
知られている。一つの実施形態では直接（Ｃ入力信号に
よって制御されるエミッタ結合された２つのトランジス
タを有する差動増幅器の後段に非反転および反転の出力
信号を発するための２つの工ぐツタホロワが接続されて
いる（ＥＣＬ）。
知られている。一つの実施形態では直接（Ｃ入力信号に
よって制御されるエミッタ結合された２つのトランジス
タを有する差動増幅器の後段に非反転および反転の出力
信号を発するための２つの工ぐツタホロワが接続されて
いる（ＥＣＬ）。
もう一つの実施形態ではその差動増幅器の前段にエミッ
タホロワが接続されている（ Ｅ２ＣＬ）。出カニミッ
タホロワは普通はないが、しかし多くの目的のため（（
はこの場合にも出カニミッタホロワを設けることが好ま
しい。それに応じた用途は例えばプログラマブル論理装
置での使用、とりわけ人力段としての使用にある。
タホロワが接続されている（ Ｅ２ＣＬ）。出カニミッ
タホロワは普通はないが、しかし多くの目的のため（（
はこの場合にも出カニミッタホロワを設けることが好ま
しい。それに応じた用途は例えばプログラマブル論理装
置での使用、とりわけ人力段としての使用にある。
集積回路装置の開発における重要な目標は消費′東方と
スイッチング時間の積を小さくすることである。本発明
の目的は冒頭（で述べた如きＦ２ＣＬ回路技術における
回路装置においてスイッチング時間を増大させることな
く損失′電力を減らすことにある。本発明によれば、こ
の目的は出カニミッタホロワとして駆動されるトランジ
スタの工εツタを入カニミッタホロワとして駆動される
トランジスタのコレクタに接続することによって達成さ
れる。
スイッチング時間の積を小さくすることである。本発明
の目的は冒頭（で述べた如きＦ２ＣＬ回路技術における
回路装置においてスイッチング時間を増大させることな
く損失′電力を減らすことにある。本発明によれば、こ
の目的は出カニミッタホロワとして駆動されるトランジ
スタの工εツタを入カニミッタホロワとして駆動される
トランジスタのコレクタに接続することによって達成さ
れる。
以下図面に示す実施例を参照しながら本発明をさらに詳
細に説明する。回路装置はエミッタ結合されたトランジ
スタＴｌおよびＴ２を有する差動増幅器を含む。電流源
ＪＱＩはこの差動増幅器に一定礒流Ｊ１を供給する。第
１のトランジスタＴ、１のベースは通常のように基準電
位■、。、に置かれる。第２のトランジスタＴ２のベー
スはエミツ”タホロワとして駆動されるトランジスタＴ
３のエミッタと接続されており、このトランジスタ１゛
３のベースは全体回路の入力端Ｅをなす。同時に動作抵
抗として役立つ電流源ＪＱ２ （これはよく知られてい
るように抵抗によシ置き換えることができる。）は入カ
ニミッタホロワに供給するための少なくともほぼ一定の
電流を発生する。
細に説明する。回路装置はエミッタ結合されたトランジ
スタＴｌおよびＴ２を有する差動増幅器を含む。電流源
ＪＱＩはこの差動増幅器に一定礒流Ｊ１を供給する。第
１のトランジスタＴ、１のベースは通常のように基準電
位■、。、に置かれる。第２のトランジスタＴ２のベー
スはエミツ”タホロワとして駆動されるトランジスタＴ
３のエミッタと接続されており、このトランジスタ１゛
３のベースは全体回路の入力端Ｅをなす。同時に動作抵
抗として役立つ電流源ＪＱ２ （これはよく知られてい
るように抵抗によシ置き換えることができる。）は入カ
ニミッタホロワに供給するための少なくともほぼ一定の
電流を発生する。
ここで考察する様式の公知の回路装置の場合、出カニミ
ッタホロワは自分自身の電流源を有する。
ッタホロワは自分自身の電流源を有する。
これはオープンエはツタを有する実施形態にも当てはま
る。なぜならば、この場合電流源もしくはエミッタ側（
１４；給電位■ＥＥに向かって接続されだ′電流源と等
画な抵抗が空間的に、すなわち後段の信号受信回路側に
移し変えられているだけであるからである。
る。なぜならば、この場合電流源もしくはエミッタ側（
１４；給電位■ＥＥに向かって接続されだ′電流源と等
画な抵抗が空間的に、すなわち後段の信号受信回路側に
移し変えられているだけであるからである。
これに対して、本発明によれば、出力端Ａを有する出カ
ニεツタホロワを形成するトランジスタＴ４のエミッタ
が入カニミッタホロワのトランジスタＴ２のコレクタと
接続されている。したがって、入カニミッタホロワの定
電流源ＪＱ２は同時に出カニミッタホロワのための定電
流源にもなっている。
ニεツタホロワを形成するトランジスタＴ４のエミッタ
が入カニミッタホロワのトランジスタＴ２のコレクタと
接続されている。したがって、入カニミッタホロワの定
電流源ＪＱ２は同時に出カニミッタホロワのための定電
流源にもなっている。
本発明による回路措置は図示にしたがって差動増幅器の
非反転出力端に接続されている出カニミッタホロワにの
み使用できる。したがって、トランジスタＴ１に対して
のみコレクタ動作抵抗Ｒが設けられている。反転出力信
号のための出カニミッタホロワは公知のように自分自身
の電流源をもうけられなけれはならな−であろう。
非反転出力端に接続されている出カニミッタホロワにの
み使用できる。したがって、トランジスタＴ１に対して
のみコレクタ動作抵抗Ｒが設けられている。反転出力信
号のための出カニミッタホロワは公知のように自分自身
の電流源をもうけられなけれはならな−であろう。
多数の入力信号のオア結合を形成するためには、入カニ
ミッタホロワのトランジスタＴ３のコレクタ・エミッタ
区間に別のトランジスタのコレクタ・エミッタ区間が並
列接続され得る。しかしながら、付加的なトランジスタ
のコレクタ靜電谷：ｒＬによって出力端Ａの容量性負荷
が増す。その補・償のためには゛電流ＨＪ Ｑ ２から
供給される電流Ｊ２が高められなければならないので、
本発明により得られる利点が少なくとも部分的に打消さ
れる。したがって、入カニミッタホロワ段には２〜３個
より多いトランジスタを並列接続しないのがよい。
ミッタホロワのトランジスタＴ３のコレクタ・エミッタ
区間に別のトランジスタのコレクタ・エミッタ区間が並
列接続され得る。しかしながら、付加的なトランジスタ
のコレクタ靜電谷：ｒＬによって出力端Ａの容量性負荷
が増す。その補・償のためには゛電流ＨＪ Ｑ ２から
供給される電流Ｊ２が高められなければならないので、
本発明により得られる利点が少なくとも部分的に打消さ
れる。したがって、入カニミッタホロワ段には２〜３個
より多いトランジスタを並列接続しないのがよい。
本発明による回路装置をプログラマブル論理装置の入力
段として使用する場合には、コレクタ個供給′電圧Ｖ。
段として使用する場合には、コレクタ個供給′電圧Ｖ。
０に対して正の電圧を入力端Ｅに印加することによって
出力端Ａにおける゛電圧も通常の動作値を遥かに越えて
高めることができる。これはプロゲラピンクをしていな
いプログラマブル論理装置の検査を可能にする。
出力端Ａにおける゛電圧も通常の動作値を遥かに越えて
高めることができる。これはプロゲラピンクをしていな
いプログラマブル論理装置の検査を可能にする。
図は本発明による回路装置の実施例を示す回路図である
。 Ｔｌ、Ｔ２・・・差動増幅器、Ｔ３・・入カニミッタホ
ロワ、−Ｔ ４・・・出カニミッタホロワ、ＪＱＩ、Ｊ
Ｑ２ ″・・・電流源。
。 Ｔｌ、Ｔ２・・・差動増幅器、Ｔ３・・入カニミッタホ
ロワ、−Ｔ ４・・・出カニミッタホロワ、ＪＱＩ、Ｊ
Ｑ２ ″・・・電流源。
Claims (1)
- 【特許請求の範囲】 １）入カニミッタホロワと、エミッタ結合されたトラン
ジスタを有する差動増幅器と、非反転出力信号のための
出力エミッタホロワとを備えているＥＣＬ回路技術にお
ける回路装置において、出カニミッタホロワとして駆動
されるトランジスタ（Ｔ４）のエミッタが入カニミッタ
ホロワとして駆動されるトランジスタ（Ｔ３）のコレク
タと接続されていることを特徴どする回路装置。 ２）多数の入力信号のオア結合のために１人カニミッタ
ホロワとして駆動されるトランジスタ（Ｔ３）のコレク
タ・エミッタ区間に、ペースに別の入力信号が入力され
る別の少なくとも１つのトランジスタのコレクタ・エミ
ッタ区間が並列接続され、出カニεツタホロワとして駆
動されるトランジスタ（Ｔ４）のエミッタが入カニｉツ
タホロワとして駆動されるトランジスタ（Ｔ３）のコレ
クタと接続されていることを特徴とする回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3232199A DE3232199C1 (de) | 1982-08-30 | 1982-08-30 | Schaltungsanordnung in ECL-Schaltungstechnik |
| DE3232199.6 | 1982-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958919A true JPS5958919A (ja) | 1984-04-04 |
| JPH048968B2 JPH048968B2 (ja) | 1992-02-18 |
Family
ID=6172037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58155694A Granted JPS5958919A (ja) | 1982-08-30 | 1983-08-25 | Ｅｃｌ回路技術における回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4513210A (ja) |
| EP (1) | EP0104425B1 (ja) |
| JP (1) | JPS5958919A (ja) |
| AT (1) | ATE24078T1 (ja) |
| DE (2) | DE3232199C1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4553049A (en) * | 1983-10-07 | 1985-11-12 | International Business Machines Corporation | Oscillation prevention during testing of integrated circuit logic chips |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3467839A (en) * | 1966-05-18 | 1969-09-16 | Motorola Inc | J-k flip-flop |
| US3509362A (en) * | 1966-08-19 | 1970-04-28 | Rca Corp | Switching circuit |
| US3549899A (en) * | 1967-03-31 | 1970-12-22 | Rca Corp | Input and output emitter-follower cml circuitry |
| US3522446A (en) * | 1967-08-31 | 1970-08-04 | Tokyo Shibaura Electric Co | Current switching logic circuit |
| DE1918873B2 (de) * | 1969-04-14 | 1972-07-27 | Siemens AG, 1000 Berlin u. 8000 München | Ecl-schaltkreis zur realisierung der und-verknuepfung |
| US3573489A (en) * | 1969-05-29 | 1971-04-06 | Gen Electric | High speed current-mode logic gate |
| DE2404637B2 (de) * | 1974-01-31 | 1975-11-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verknüpfungsglied in ECL-Technik zur ODER/UND Verknüpfung von Eingangssignalen |
| US3978347A (en) * | 1974-10-02 | 1976-08-31 | Motorola, Inc. | High band width emitter coupled logic gate |
| US4039867A (en) * | 1976-06-24 | 1977-08-02 | Ibm Corporation | Current switch circuit having an active load |
| DE2751881A1 (de) * | 1977-11-21 | 1979-05-23 | Siemens Ag | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren |
| US4359689A (en) * | 1980-01-11 | 1982-11-16 | Honeywell Information Systems Inc. | Clock pulse driver |
-
1982
- 1982-08-30 DE DE3232199A patent/DE3232199C1/de not_active Expired
-
1983
- 1983-07-06 US US06/511,232 patent/US4513210A/en not_active Expired - Fee Related
- 1983-08-22 DE DE8383108264T patent/DE3368160D1/de not_active Expired
- 1983-08-22 AT AT83108264T patent/ATE24078T1/de not_active IP Right Cessation
- 1983-08-22 EP EP83108264A patent/EP0104425B1/de not_active Expired
- 1983-08-25 JP JP58155694A patent/JPS5958919A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| ATE24078T1 (de) | 1986-12-15 |
| EP0104425A2 (de) | 1984-04-04 |
| JPH048968B2 (ja) | 1992-02-18 |
| EP0104425A3 (en) | 1984-11-28 |
| US4513210A (en) | 1985-04-23 |
| DE3232199C1 (de) | 1983-12-29 |
| EP0104425B1 (de) | 1986-12-03 |
| DE3368160D1 (en) | 1987-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6135021A (ja) | ユニタリマルチプレクサーデコーダ回路 | |
| SU1138921A1 (ru) | Усилитель тока | |
| JPH0350905A (ja) | トランジスタ回路 | |
| JPS59111334U (ja) | インバ−タ回路 | |
| JPS6050520U (ja) | 高電圧出力増幅器 | |
| JPS59129210U (ja) | トランジスタ回路 | |
| JPH048968B2 (ja) | ||
| JPS59137614U (ja) | 電力増幅器 | |
| JPS63172509A (ja) | バツフア回路 | |
| GB1348397A (en) | Balanced type amplifier circuit | |
| JPS60652U (ja) | 最高電圧選択回路 | |
| JPS61224446A (ja) | 半導体集積回路 | |
| JPS58132410U (ja) | リアイコライザ回路 | |
| JPH01204513A (ja) | 電流出力回路 | |
| JPS60136523U (ja) | 増幅器 | |
| JPS5857109U (ja) | 電荷転送素子のドライブ回路 | |
| JPS5946035U (ja) | 電流切換え論理回路 | |
| JPS62283714A (ja) | 容量性負荷のドライブ回路 | |
| JPS58153373U (ja) | 電気部品の異常検出装置 | |
| JPS59157363U (ja) | クランプ回路 | |
| JPS6142118U (ja) | オ−デイオ出力回路 | |
| JPS60155213U (ja) | 電子回路の入力段トランジスタ保護回路 | |
| JPS60129763U (ja) | 電位切替回路 | |
| JPS6052715U (ja) | 高電圧出力増幅器 | |
| JPS5834412U (ja) | 出力バツフア回路 |