JPS595987Y2 - 高周波回路装置 - Google Patents
高周波回路装置Info
- Publication number
- JPS595987Y2 JPS595987Y2 JP1682178U JP1682178U JPS595987Y2 JP S595987 Y2 JPS595987 Y2 JP S595987Y2 JP 1682178 U JP1682178 U JP 1682178U JP 1682178 U JP1682178 U JP 1682178U JP S595987 Y2 JPS595987 Y2 JP S595987Y2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- hole
- ceramic substrate
- high frequency
- frequency circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【考案の詳細な説明】
本考案は、高周波回路装置に関する。
近時、各種回路装置において、回路系の小型化、製造の
省力化等の観点から、回路基板上に導電層より戒る配線
パターンが被着され、これに部品を半田付けするように
したいわゆるハイブリッド集積回路化が広く行われてい
る。
省力化等の観点から、回路基板上に導電層より戒る配線
パターンが被着され、これに部品を半田付けするように
したいわゆるハイブリッド集積回路化が広く行われてい
る。
この場合、特に高周波回路装置においては、その回路基
板としては、高周波特性の良いセラミック基板が用いら
れる。
板としては、高周波特性の良いセラミック基板が用いら
れる。
このセラミック基板による場合、そのQ値は、1000
〜2000という他のガラスや、プラスチックによる基
板に比し、格段的に高い値を示すが、反面セラミック基
板は、その誘電率が高いので不要な分布容量が生じ、高
周波に関するこれによる悪影響は無視できない。
〜2000という他のガラスや、プラスチックによる基
板に比し、格段的に高い値を示すが、反面セラミック基
板は、その誘電率が高いので不要な分布容量が生じ、高
周波に関するこれによる悪影響は無視できない。
例えば、このような欠点を回避するものとして、従来、
種々のものが提案されている。
種々のものが提案されている。
例えば、第1図に示すように、特に分布容量が問題にな
る部分においてセラミック基板1上に、これに比し、誘
電率が小さい絶縁体2を接着し、この絶縁体2上に、例
えば2つの電気部品3及び4を接続する配線パターン、
即ち導電層5を形或する。
る部分においてセラミック基板1上に、これに比し、誘
電率が小さい絶縁体2を接着し、この絶縁体2上に、例
えば2つの電気部品3及び4を接続する配線パターン、
即ち導電層5を形或する。
この場合、低誘電率の絶縁体2の存在によって分布容量
は激減できるものであるが、セラミック基板1上に直接
形威される他の配線パターン6との間に段差が生ずるの
で、部品3,4等のマウントが難しく、殊に、例えば各
部品を図示しないが、リードレス化して配線パターン上
にその電極部或いは端子部を直接的に載せ半田付けする
ようにして部品のマウントの自動化をはかるようにする
ものに適用することができないという欠点がある。
は激減できるものであるが、セラミック基板1上に直接
形威される他の配線パターン6との間に段差が生ずるの
で、部品3,4等のマウントが難しく、殊に、例えば各
部品を図示しないが、リードレス化して配線パターン上
にその電極部或いは端子部を直接的に載せ半田付けする
ようにして部品のマウントの自動化をはかるようにする
ものに適用することができないという欠点がある。
また、他の例としては、第2図に示すように、基板1上
に所定のパターンに打ち抜かれて配線パターン5を形成
し、低誘電率絶縁体2によって裏打ちされて機械的に一
体化された金属フレームを例えば他の配線パターン6間
にセラミック基板1より浮かすように架橋するものがあ
るが、この場合も、第1図の例と同様に段差の問題があ
ることもさることながら、フレーム7の機械的不安定性
による電気的特性の不安定性に問題が生ずる。
に所定のパターンに打ち抜かれて配線パターン5を形成
し、低誘電率絶縁体2によって裏打ちされて機械的に一
体化された金属フレームを例えば他の配線パターン6間
にセラミック基板1より浮かすように架橋するものがあ
るが、この場合も、第1図の例と同様に段差の問題があ
ることもさることながら、フレーム7の機械的不安定性
による電気的特性の不安定性に問題が生ずる。
このような欠点がないようにしたものとしては、第3図
に示すように、セラミック基板1に、透孔8を穿設する
ものがあるが、この場合、透孔8は配線パターン5及び
6が形成されない部分に設けるものであるから、分布容
量の減少効果が少ない。
に示すように、セラミック基板1に、透孔8を穿設する
ものがあるが、この場合、透孔8は配線パターン5及び
6が形成されない部分に設けるものであるから、分布容
量の減少効果が少ない。
本考案は、上述した諸欠点を全排した高周波回路装置を
提供するものである。
提供するものである。
第4図を参照して本考案による高周波回路装置の一例を
詳細に説明するも、第4図において第1図ないし第3図
に説明した部分には同一符号を付す。
詳細に説明するも、第4図において第1図ないし第3図
に説明した部分には同一符号を付す。
本考案においては、セラミック基板1の所定部、、即ち
不要の分布容量を回避すべき部分、例えば配型パターン
5を配置すべき部分に、透孔9が穿設する。
不要の分布容量を回避すべき部分、例えば配型パターン
5を配置すべき部分に、透孔9が穿設する。
そして、この透孔9内に接着剤を介して或いは介するこ
となく、絶縁材パツド10を圧入即ち嵌人する。
となく、絶縁材パツド10を圧入即ち嵌人する。
この絶縁材パッド10は、セラミック基板1の誘電率に
比し、格段的に低い誘電率を有する絶縁材、例えばガラ
スエポキシ樹脂、弗素樹脂、例えばポリテトラフルオロ
エチレン等の樹脂の成型体より構威される。
比し、格段的に低い誘電率を有する絶縁材、例えばガラ
スエポキシ樹脂、弗素樹脂、例えばポリテトラフルオロ
エチレン等の樹脂の成型体より構威される。
透孔9は円形を始めとして各種任意の形状に形威し、こ
れに嵌入される絶縁材パツド10は、透孔9の内形状及
び大きさに対応する外形状、大きさに選定されて、透孔
9内に密に挿入することができるようにする。
れに嵌入される絶縁材パツド10は、透孔9の内形状及
び大きさに対応する外形状、大きさに選定されて、透孔
9内に密に挿入することができるようにする。
また、パツド10は、透孔9内に嵌大した状態でその上
面が基板1の上面と同一平面を形威するようにする。
面が基板1の上面と同一平面を形威するようにする。
そして、パツド10上において、配線パターン5を形或
する。
する。
この配線パターン5の形戒は、例えば、セラミック基板
1に穿設した透孔9内にパツド10を圧大してその上面
が基板1の上面と同一平面を形戊するようにした状態で
、この平面上に従来と同様に、金属箔を接着するとか導
電層を被着してエッチングして不要部分を除去して、パ
ターン6と同時に形戒するとか、或いは上述の平面上に
所定のパターンに印刷してパターン6と同時に形威し得
る。
1に穿設した透孔9内にパツド10を圧大してその上面
が基板1の上面と同一平面を形戊するようにした状態で
、この平面上に従来と同様に、金属箔を接着するとか導
電層を被着してエッチングして不要部分を除去して、パ
ターン6と同時に形戒するとか、或いは上述の平面上に
所定のパターンに印刷してパターン6と同時に形威し得
る。
そして、各パターン5及び6に差し渡って部品3及び4
等を半田付けする。
等を半田付けする。
尚、これら部品3及び4等の半田付けに先立って図示し
ないが、基板1の両面に半田レジストのような樹脂コー
ティングを施すものにあっては、パツド10は何ら接着
剤を用いることなく、透孔9内に圧入するのみでも、樹
脂コーティングによって十分パツド10の固定の効果を
得ることができる。
ないが、基板1の両面に半田レジストのような樹脂コー
ティングを施すものにあっては、パツド10は何ら接着
剤を用いることなく、透孔9内に圧入するのみでも、樹
脂コーティングによって十分パツド10の固定の効果を
得ることができる。
そして、特に本案装置においては、例えば第4図に示す
ようにパツド10の背部に凹部11を設けるとか、第5
図に示すように、パツド10を低誘電率のフレキシブル
樹脂板によって構威し、これを屈曲させて透孔9内に圧
人することによって凹部11を形或する。
ようにパツド10の背部に凹部11を設けるとか、第5
図に示すように、パツド10を低誘電率のフレキシブル
樹脂板によって構威し、これを屈曲させて透孔9内に圧
人することによって凹部11を形或する。
このようにパツド10に凹部11による空間部を設ける
ことによって、より分布容量の減少化をはかることがで
きる。
ことによって、より分布容量の減少化をはかることがで
きる。
上述した本案構或によれば、配線パターン5下はパツド
10によってセラミックに比し、格段的に誘電率が低い
部分とされているので、不要な分布容量の発生を効果的
に回避できるものであり、この分布容量の軽減率は、セ
ラミック基板のみによって配線基板を構或するものに比
らべ、第4図に示した構造のもので−75%、第5図の
構造のもので−85%にも低くすることができ、透孔9
内のパツド10に凹部11が設けられないものでは−7
0%であった。
10によってセラミックに比し、格段的に誘電率が低い
部分とされているので、不要な分布容量の発生を効果的
に回避できるものであり、この分布容量の軽減率は、セ
ラミック基板のみによって配線基板を構或するものに比
らべ、第4図に示した構造のもので−75%、第5図の
構造のもので−85%にも低くすることができ、透孔9
内のパツド10に凹部11が設けられないものでは−7
0%であった。
したがって凹部11を設けた本考案によるものは、その
分布容量の低減化がより図られることがわかる。
分布容量の低減化がより図られることがわかる。
また、本案構造のものでは、配線パターン5及び6を形
戊する部分が全体的に一平面を形威しているので、各パ
ターン5及び6の形戒と、これらに対する部品のマウン
トが容易となる。
戊する部分が全体的に一平面を形威しているので、各パ
ターン5及び6の形戒と、これらに対する部品のマウン
トが容易となる。
更に、セラミック基板1に穿設した透孔9内に、パツド
10を嵌入即ち圧入する構造をとるものであり、パッド
の周囲はセラミックによってとり囲まれた構造を有する
ので機械的に安定に構或され、電気的に安定した特性を
有する。
10を嵌入即ち圧入する構造をとるものであり、パッド
の周囲はセラミックによってとり囲まれた構造を有する
ので機械的に安定に構或され、電気的に安定した特性を
有する。
また、特に本考案においては、パツド10の背部に凹部
11を設けたことによって上述したように分布容量の減
少を、より効果的にはかることができると共に、この凹
部11による空間の存在によってパツド10の材料をセ
ラミック基板.1と全く異質の樹脂によって形或しても
、パツド10とセラミック基板1との熱膨張率の相違に
基く両者間の熱歪の発生を回避できる。
11を設けたことによって上述したように分布容量の減
少を、より効果的にはかることができると共に、この凹
部11による空間の存在によってパツド10の材料をセ
ラミック基板.1と全く異質の樹脂によって形或しても
、パツド10とセラミック基板1との熱膨張率の相違に
基く両者間の熱歪の発生を回避できる。
云い換えれば、7 NOツド10の材料の選定の自由度
は大で、また樹脂或型品の使用が可能となるので、量産
化、価格の低廉化をはかることができるなど多くの利益
をもたらすことができるものである。
は大で、また樹脂或型品の使用が可能となるので、量産
化、価格の低廉化をはかることができるなど多くの利益
をもたらすことができるものである。
尚、セラミック基板1への透孔9の穿設は、例えばセラ
ミック基板の本焼戒前の戒型に際してこれを穿設し置く
。
ミック基板の本焼戒前の戒型に際してこれを穿設し置く
。
図示の例では、2つの部品3及び4の接続部の配線パタ
ーン5下における分布容量の減少化をはかるようにした
場合であるが、3つ以上の部品の接続部、或いは、1つ
以上の部品と例えば端子部との接続に供する配線パター
ン下に透孔9及びパツド10を設けてこの部分の分布容
量の縮減をはかる場合など、その適用個所は、回路構或
に基いて種々の変更をなし得るものであり、このことは
付言を要さないところであろう。
ーン5下における分布容量の減少化をはかるようにした
場合であるが、3つ以上の部品の接続部、或いは、1つ
以上の部品と例えば端子部との接続に供する配線パター
ン下に透孔9及びパツド10を設けてこの部分の分布容
量の縮減をはかる場合など、その適用個所は、回路構或
に基いて種々の変更をなし得るものであり、このことは
付言を要さないところであろう。
第1図ないし第3図は夫々従来の高周波回路装置の各例
の要部の拡大断面図、第4図及び第5図は夫々本考案に
よる高周波回路装置の例を示す要部の拡大断面図である
。 1はセラミック基板、3及び4は電気部品、5及び6は
配線パターン、9は透孔、10は低誘電率絶縁材パッド
、11は凹部である。
の要部の拡大断面図、第4図及び第5図は夫々本考案に
よる高周波回路装置の例を示す要部の拡大断面図である
。 1はセラミック基板、3及び4は電気部品、5及び6は
配線パターン、9は透孔、10は低誘電率絶縁材パッド
、11は凹部である。
Claims (1)
- セラミック基板の所定部分に貫通孔が設けられ、該貫通
孔に上記セラミックの誘電率より低い誘電率の樹脂を主
体とする絶縁材パッドが嵌人され、該パッドの背部には
凹部が設けられ、該パッド上には導電性パターンが形威
され、該導電性パターンによって電気部品の電気的接続
が行われるようにした高周波回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1682178U JPS595987Y2 (ja) | 1978-02-13 | 1978-02-13 | 高周波回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1682178U JPS595987Y2 (ja) | 1978-02-13 | 1978-02-13 | 高周波回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54120653U JPS54120653U (ja) | 1979-08-23 |
| JPS595987Y2 true JPS595987Y2 (ja) | 1984-02-23 |
Family
ID=28841046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1682178U Expired JPS595987Y2 (ja) | 1978-02-13 | 1978-02-13 | 高周波回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595987Y2 (ja) |
-
1978
- 1978-02-13 JP JP1682178U patent/JPS595987Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54120653U (ja) | 1979-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4177480A (en) | Integrated circuit arrangement with means for avoiding undesirable capacitive coupling between leads | |
| US5647768A (en) | Plated plastic filter header | |
| JP2599424B2 (ja) | 電子回路ユニット | |
| JP2001257445A (ja) | プリント配線板 | |
| JPH02106087A (ja) | 混成集積回路装置 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JPH06326428A (ja) | 大電流回路基板とそれを用いた立体型回路 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JP2503911B2 (ja) | プリント配線板 | |
| JPS6233351Y2 (ja) | ||
| JPS6318185Y2 (ja) | ||
| JPS58143598A (ja) | 電子回路部品 | |
| JPS6214717Y2 (ja) | ||
| JP2632151B2 (ja) | 回路ブロツクの製造方法 | |
| JPS6334264Y2 (ja) | ||
| JPS584213Y2 (ja) | 電気回路配線体 | |
| JPH0230843Y2 (ja) | ||
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPS63244696A (ja) | 複合回路基板の製造方法 | |
| JPH0338867A (ja) | 混成集積回路装置 | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPS632128B2 (ja) | ||
| JPS6127293U (ja) | 高周波電気機器取付構体 | |
| JPS63153847A (ja) | マイクロ波集積回路基板のア−ス接続方法 |