JPH0338867A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0338867A JPH0338867A JP1174625A JP17462589A JPH0338867A JP H0338867 A JPH0338867 A JP H0338867A JP 1174625 A JP1174625 A JP 1174625A JP 17462589 A JP17462589 A JP 17462589A JP H0338867 A JPH0338867 A JP H0338867A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- hybrid integrated
- circuit device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は混成集積回路装置に関し、特にリードフレーム
上に基板を貼付し半導体素子及びチップ部品を搭載して
全体をトランスファーモールド樹脂封止した混成集積回
路装置に関する。
上に基板を貼付し半導体素子及びチップ部品を搭載して
全体をトランスファーモールド樹脂封止した混成集積回
路装置に関する。
従来、この種の混成集積回路装置では、第３図（ａ）、
（ｂ）に示すようにチップ部品２は、基板１の表面
に形成された基板回路導体膜６上に導体ペースト或はは
んだ９で固定し、電気的導通をとるか、または基板■上
に接着剤１１等で固定した後、ボンディングワイヤ７で
チップ部品２と基板回路導体膜６の間をボンディングし
て基板回路との電気的導通をとっていた。
（ｂ）に示すようにチップ部品２は、基板１の表面
に形成された基板回路導体膜６上に導体ペースト或はは
んだ９で固定し、電気的導通をとるか、または基板■上
に接着剤１１等で固定した後、ボンディングワイヤ７で
チップ部品２と基板回路導体膜６の間をボンディングし
て基板回路との電気的導通をとっていた。
上述した従来の混成集積回路装置は、外部への組付けを
容易にするため、一般の半導体集積回路をトランスファ
ーモールド樹脂封止したものと外形の寸法を同様に定め
てあり、その厚さには制約がある。また、従来のこの種
の混成集積回路装置では、リードフレームの上に基板、
その上にチップ部品や半導体素子が搭載され、その全体
がモールド樹脂封止される構造となっているため、チッ
プ部品や半導体素子は、基板上面がらその装置の外形の
上面までの寸法の内に搭載されなければならない。
容易にするため、一般の半導体集積回路をトランスファ
ーモールド樹脂封止したものと外形の寸法を同様に定め
てあり、その厚さには制約がある。また、従来のこの種
の混成集積回路装置では、リードフレームの上に基板、
その上にチップ部品や半導体素子が搭載され、その全体
がモールド樹脂封止される構造となっているため、チッ
プ部品や半導体素子は、基板上面がらその装置の外形の
上面までの寸法の内に搭載されなければならない。
したがって、これらの制限により、この混成集積回路装
置に搭載することのできるチップ部品や半導体素子の厚
さが構造的に定まる。この厚さは、半導体素子（約０．
２〜０．６ｍｍの厚さ）に対しては充分であるか、チッ
プ部品（約０．５ｍｍ〜３ｍｍの集さ）に対してはそう
でなく、回路形成上必要なデツプ部品でも、その厚さの
制限により搭載できず、即ち、回路形成できずに、目的
とした混成集積回路が作れないことがある。
置に搭載することのできるチップ部品や半導体素子の厚
さが構造的に定まる。この厚さは、半導体素子（約０．
２〜０．６ｍｍの厚さ）に対しては充分であるか、チッ
プ部品（約０．５ｍｍ〜３ｍｍの集さ）に対してはそう
でなく、回路形成上必要なデツプ部品でも、その厚さの
制限により搭載できず、即ち、回路形成できずに、目的
とした混成集積回路が作れないことがある。
−例を挙げれば、ある混成集積回路装置において、基板
上面から外形上面までの寸法は１．５０ｍｍであり、こ
れに１．．６ｍｍ厚のチップ部品は搭載することかでき
ない。
上面から外形上面までの寸法は１．５０ｍｍであり、こ
れに１．．６ｍｍ厚のチップ部品は搭載することかでき
ない。
また、１．４．ｍｍ厚のチップ部品を搭載して、ワイヤ
ポンチインクにて電気的に接続しなくてはならない場合
、それに用いる導体ワイヤのループ高さをＯ，］、ｍｍ
より低くしなければならす、その搭載は非常に困難とな
る。
ポンチインクにて電気的に接続しなくてはならない場合
、それに用いる導体ワイヤのループ高さをＯ，］、ｍｍ
より低くしなければならす、その搭載は非常に困難とな
る。
以］二説明したように、この種の混成集積０８１回路装
置で番よ、その厚さ方向の寸法の制約が使用できるチッ
プ部品を寸法的に規定し、多機能２高性能化をする上で
大きな問題となっていた。
置で番よ、その厚さ方向の寸法の制約が使用できるチッ
プ部品を寸法的に規定し、多機能２高性能化をする上で
大きな問題となっていた。
本発明の目的は、多機能２高性能化ができる混成集積回
路装置を提供することにある。
路装置を提供することにある。
本発明は、リードフレーｌ、上に基板を貼付し半導体素
子及びチップ部品を搭載して全体を１〜ランスフアーモ
ールド樹脂封止した混成集積回路装置において、前記基
板の一部に穴を設け、該穴の部分に前記デツプ部品を組
み入れ、前記リードフレームに前記チップ部品が固定さ
れている。
子及びチップ部品を搭載して全体を１〜ランスフアーモ
ールド樹脂封止した混成集積回路装置において、前記基
板の一部に穴を設け、該穴の部分に前記デツプ部品を組
み入れ、前記リードフレームに前記チップ部品が固定さ
れている。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）はそれぞれ本発明の第１の実施例
の縦断面図である。
の縦断面図である。
第１の実施例は、第１図（ａ＞、（ｂ）に示すように、
穴の抜かれた基板１の穴の部分にチップ部品２が組み込
まれ、チップ部品２は基板１の下部に貼イ寸されたリー
ドフレーム３の基板穴下部に突き出た部分に、接着剤或
いははんた４により固定され、保持されている。
穴の抜かれた基板１の穴の部分にチップ部品２が組み込
まれ、チップ部品２は基板１の下部に貼イ寸されたリー
ドフレーム３の基板穴下部に突き出た部分に、接着剤或
いははんた４により固定され、保持されている。
リードフレーム３とチップ部品２とは、電気的に絶縁す
るように、接着剤或ははんだ４を絶縁性接着剤として接
着を行い、同一ヂツブ部品上のチップ部品電極５が短絡
しないようになっている。
るように、接着剤或ははんだ４を絶縁性接着剤として接
着を行い、同一ヂツブ部品上のチップ部品電極５が短絡
しないようになっている。
チップ部品２と基板回路導体膜６とは、ボンディングワ
イヤ７、又は、導体テープ８と導電ペースト或ははんだ
９により電気的接続がとられている。
イヤ７、又は、導体テープ８と導電ペースト或ははんだ
９により電気的接続がとられている。
このような第１４造とすることにより、従来構造に比へ
て、はぼ基板１の厚さ分だけ低く、チップ部品２を搭載
することができ、その分従来よりも厚いチップ部品まで
搭載てきる。
て、はぼ基板１の厚さ分だけ低く、チップ部品２を搭載
することができ、その分従来よりも厚いチップ部品まで
搭載てきる。
第２の実施例は、第２図（ａ）、（ｂ）に示すように、
第１図（ａ）、（ｂ）により説明した第１の実施例とＭ
Ｖなっているのは、リードフレーム３のチップ部品２を
搭載する部分が、チップ部品２が載る側とは逆側に窪ん
でいるということである。この窪みは、リードフレーム
３が金属の薄板であるため、折り曲げ、プレス等によっ
て容易に形成できる。このリードフレーム３を窪ませる
こと以外は、第１の実施例と同様である。
第１図（ａ）、（ｂ）により説明した第１の実施例とＭ
Ｖなっているのは、リードフレーム３のチップ部品２を
搭載する部分が、チップ部品２が載る側とは逆側に窪ん
でいるということである。この窪みは、リードフレーム
３が金属の薄板であるため、折り曲げ、プレス等によっ
て容易に形成できる。このリードフレーム３を窪ませる
こと以外は、第１の実施例と同様である。
この第２の実施例では、従来に比へ、はぼ基板１の厚み
とリードフレーム３の窪み分低くチップ部品２を搭載す
ることができ、その分厚いチップ部品まで搭載すること
が可能になる。
とリードフレーム３の窪み分低くチップ部品２を搭載す
ることができ、その分厚いチップ部品まで搭載すること
が可能になる。
以上説明したように本発明は、基板に穴を開け、基板下
のリードフレーム上にチップ部品を搭載することにより
、チップ部品のその混成集積回路装置における相対位置
を低くすることができ、はぼ低くなった分、従来よりも
厚いチップ部品をその混成集積回路装置に搭載でき、こ
の種の混成集積回路装置を多機能、高性能化できる効果
がある。
のリードフレーム上にチップ部品を搭載することにより
、チップ部品のその混成集積回路装置における相対位置
を低くすることができ、はぼ低くなった分、従来よりも
厚いチップ部品をその混成集積回路装置に搭載でき、こ
の種の混成集積回路装置を多機能、高性能化できる効果
がある。
具体的に一例を挙げると、チップ部品搭載のＪｇみ方向
のスペースが、従来では、１．．５０ｍｍであったもの
が、第１図（ａ、）、（ｂ）に示したような構造により
］、、８７ｍｍとなり、第２図（ａ）、（ｂ）に示した
ような構造でリードフレームを１ｍｎ〕窪ませた場合に
は２．８７ｍｍとなり、それにつれて搭載チップ部品を
厚いものまで使用できるようになり、従来では、例えば
、０゜６８μＦまでしか使用することができなかったあ
る種のデツプコンデンサで、厚さが厚くできることによ
りたとえば３．３μＦのものまで使用が可能となり、形
成できる回路の幅が広がり、その結果、この種の混成集
積回路装置の多機能、高性能化が実現できる効果がある
。
のスペースが、従来では、１．．５０ｍｍであったもの
が、第１図（ａ、）、（ｂ）に示したような構造により
］、、８７ｍｍとなり、第２図（ａ）、（ｂ）に示した
ような構造でリードフレームを１ｍｎ〕窪ませた場合に
は２．８７ｍｍとなり、それにつれて搭載チップ部品を
厚いものまで使用できるようになり、従来では、例えば
、０゜６８μＦまでしか使用することができなかったあ
る種のデツプコンデンサで、厚さが厚くできることによ
りたとえば３．３μＦのものまで使用が可能となり、形
成できる回路の幅が広がり、その結果、この種の混成集
積回路装置の多機能、高性能化が実現できる効果がある
。
第１図（ａ、）、（ｂ）はそれぞれ本発明の第１の実施
例の縦断面図、第２図（ａ）、（ｂ）はそれぞれ第２の
実施例の縦断面図、第３図（ａ）（ｂ）はそれぞれ従来
の混成集積回路装置の縦断面図である。 １・・・基板、２・・チップ部品、３・・リードフレー
ム、４・・接着剤或ははんだ、５・・・チップ部品電極
、６・・・基板回路導体膜、７・・ボンディングワイヤ
、８・・導体テープ、９・・導電ペース１−或ははんだ
、］Ｏ・・トランスファーモールド樹脂、１−１ ・・
接着剤。
例の縦断面図、第２図（ａ）、（ｂ）はそれぞれ第２の
実施例の縦断面図、第３図（ａ）（ｂ）はそれぞれ従来
の混成集積回路装置の縦断面図である。 １・・・基板、２・・チップ部品、３・・リードフレー
ム、４・・接着剤或ははんだ、５・・・チップ部品電極
、６・・・基板回路導体膜、７・・ボンディングワイヤ
、８・・導体テープ、９・・導電ペース１−或ははんだ
、］Ｏ・・トランスファーモールド樹脂、１−１ ・・
接着剤。
Claims (1)
- リードフレーム上に基板を貼付し半導体素子及びチップ
部品を搭載して全体をトランスファーモールド樹脂封止
した混成集積回路装置において、前記基板の一部に穴を
設け、該穴の部分に前記チップ部品を組み入れ、前記リ
ードフレームに前記チップ部品を固定したことを特徴と
する混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1174625A JPH0338867A (ja) | 1989-07-05 | 1989-07-05 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1174625A JPH0338867A (ja) | 1989-07-05 | 1989-07-05 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0338867A true JPH0338867A (ja) | 1991-02-19 |
Family
ID=15981867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1174625A Pending JPH0338867A (ja) | 1989-07-05 | 1989-07-05 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0338867A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002090661A (ja) * | 2000-06-21 | 2002-03-27 | Leica Microsystems Heidelberg Gmbh | 光学装置及びシャッタ |
| JP2008022985A (ja) * | 2006-07-19 | 2008-02-07 | Shiseido Co Ltd | 発香装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110263A (ja) * | 1984-06-26 | 1986-01-17 | Nec Kansai Ltd | ハイブリツドｉｃ |
| JPS62226649A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | ハイブリツド型半導体装置 |
-
1989
- 1989-07-05 JP JP1174625A patent/JPH0338867A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110263A (ja) * | 1984-06-26 | 1986-01-17 | Nec Kansai Ltd | ハイブリツドｉｃ |
| JPS62226649A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | ハイブリツド型半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002090661A (ja) * | 2000-06-21 | 2002-03-27 | Leica Microsystems Heidelberg Gmbh | 光学装置及びシャッタ |
| JP2008022985A (ja) * | 2006-07-19 | 2008-02-07 | Shiseido Co Ltd | 発香装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3099382B2 (ja) | 小型発振器 | |
| JPH0338867A (ja) | 混成集積回路装置 | |
| JPS6227544B2 (ja) | ||
| JP2504486B2 (ja) | 混成集積回路構造 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2002185256A (ja) | 表面実装型の水晶発振器 | |
| JPS6250063B2 (ja) | ||
| JPS58131656U (ja) | Ｉｃカ−ド用電極回路基板 | |
| JPH0458189B2 (ja) | ||
| JPH01234296A (ja) | Ｉｃカード | |
| JPH0358465A (ja) | 樹脂封止型半導体装置 | |
| JPS5844621Y2 (ja) | 時計用ｉｃパツケ−ジと回路素子の結合構造 | |
| JPS63220612A (ja) | コンデンサ内蔵型振動子 | |
| JPS6120757Y2 (ja) | ||
| JPH04163988A (ja) | 電池内装型プリント配線板 | |
| JP2878046B2 (ja) | 電子部品収納用パッケージ | |
| JP2005318103A (ja) | Ｌｃ回路 | |
| JPH06191182A (ja) | Ｉｃカード装置 | |
| JPH11284477A (ja) | 薄型圧電共振子及びその実装構造 | |
| JPS60256217A (ja) | 表面波フイルタ | |
| JPS63241941A (ja) | 貼設電子装置 | |
| KR20040075753A (ko) | 컨덴서 장치 | |
| JPS59220956A (ja) | 電子部品の実装構造 | |
| JPH05114689A (ja) | 集積回路装置 | |
| JPS58112357A (ja) | 混成集積回路の製造方法 |