JPS5960264A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS5960264A JPS5960264A JP17073782A JP17073782A JPS5960264A JP S5960264 A JPS5960264 A JP S5960264A JP 17073782 A JP17073782 A JP 17073782A JP 17073782 A JP17073782 A JP 17073782A JP S5960264 A JPS5960264 A JP S5960264A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- offset voltage
- signal detection
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 239000002131 composite material Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009966 trimming Methods 0.000 description 3
- 241000283153 Cetacea Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は信号検出回路、特にオフセット電圧を補償する
信号検出回路に関するものである。
信号検出回路に関するものである。
従来、信号検出回路に於けるオフセット電圧補イ′１（
は抵抗トリミングや容量素子への電荷蓄積等の方法があ
ったが、抵抗トリミングは工数、時間がかかり高価であ
る。寸た容量素子を用いる方法は、有限の時間内に完全
にオフセット電圧を補償することはできないという欠点
があった。
は抵抗トリミングや容量素子への電荷蓄積等の方法があ
ったが、抵抗トリミングは工数、時間がかかり高価であ
る。寸た容量素子を用いる方法は、有限の時間内に完全
にオフセット電圧を補償することはできないという欠点
があった。
本究明の目的は短時間で、安価にしかも高精度にオフセ
ット電圧を補償できる信号検出回路を提供することにあ
る。
ット電圧を補償できる信号検出回路を提供することにあ
る。
本発明によればＡ／Ｄ変換器と該Ａ／Ｄ ｆｉ換器出力
の情報を保持する２つの記憶回路と該記憶回路の情報を
処理する演算回路とを備えた信号検出回路が得られる。
の情報を保持する２つの記憶回路と該記憶回路の情報を
処理する演算回路とを備えた信号検出回路が得られる。
以下本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。Ｓ
ｔダイアフラム型型圧上センサ信号を検出する例で、破
線で囲まれたブロック１は拡散抵抗で構成したブリッジ
である。端子２，３は電源端子で端子４，５は出力端子
である。出力端子から得られる電圧信号をＡ／Ｄ変換器
６に入力し、ディジタル出力をスイッチ７によりデータ
保持回路８または校正回路９に転送する。１０は２進減
算回路でデータ保持回路８と校正回路９の減算を行う。
ｔダイアフラム型型圧上センサ信号を検出する例で、破
線で囲まれたブロック１は拡散抵抗で構成したブリッジ
である。端子２，３は電源端子で端子４，５は出力端子
である。出力端子から得られる電圧信号をＡ／Ｄ変換器
６に入力し、ディジタル出力をスイッチ７によりデータ
保持回路８または校正回路９に転送する。１０は２進減
算回路でデータ保持回路８と校正回路９の減算を行う。
次に信号検出の方法について述べる。ブリッジ１の出力
端子４，５には圧力を加えていない状態でも抵抗値のば
らつきや組立時の歪によシオフセット電圧が発生してい
る。またＡ／Ｄ変換器６も素子のばらつきに起因するオ
フセット電圧を有する。
端子４，５には圧力を加えていない状態でも抵抗値のば
らつきや組立時の歪によシオフセット電圧が発生してい
る。またＡ／Ｄ変換器６も素子のばらつきに起因するオ
フセット電圧を有する。
との（；トなオフセット市川が有ると信号の正６（Ｉｔ
な絶７１計を検出できな−、そこで先ずスイッチ７を校
正回路９に接続し、ブリッジｌとＡ／Ｄ変換器６の合成
オフセット電圧のディジタル値を校正回路９に保持して
おく、次にスイッチ７をデータ保持回路８に接続し、圧
力を印加した状態のＡ／Ｄ変換出力をデータ保持回路８
に保持する。データ保持回路８には真の信号電圧以外に
前記合成オフセット電圧が含まれる。データ保持回路８
及び校正回路９はいづれもフロップ・フロップの様な２
値４￥を報記憶回路であシ、ピット数はＡ／Ｄ変換器６
の出力と同桁数とする。データ保持回路８及び校正回路
９への人力方式は【灯列でも並列でも良い。
な絶７１計を検出できな−、そこで先ずスイッチ７を校
正回路９に接続し、ブリッジｌとＡ／Ｄ変換器６の合成
オフセット電圧のディジタル値を校正回路９に保持して
おく、次にスイッチ７をデータ保持回路８に接続し、圧
力を印加した状態のＡ／Ｄ変換出力をデータ保持回路８
に保持する。データ保持回路８には真の信号電圧以外に
前記合成オフセット電圧が含まれる。データ保持回路８
及び校正回路９はいづれもフロップ・フロップの様な２
値４￥を報記憶回路であシ、ピット数はＡ／Ｄ変換器６
の出力と同桁数とする。データ保持回路８及び校正回路
９への人力方式は【灯列でも並列でも良い。
最後に２進（成層］回路１０によシデータ保持回路８に
保持されている値から校正回路９に保持されているオフ
セット量を減３りし、真の信号値を得ることが出来る。
保持されている値から校正回路９に保持されているオフ
セット量を減３りし、真の信号値を得ることが出来る。
校正のタイミングはバ１測め度に行なりても良いしｉ（
ｕ 佇を投入した時だけに行なっても良い。
ｕ 佇を投入した時だけに行なっても良い。
次変換型でも艮い。また１から１０のブロックは１チツ
プのシリコン基板上に集稙化が可能である。
プのシリコン基板上に集稙化が可能である。
ブロック１に示しだセンサ部分はＳｔダイアフラム型圧
カセセンに限定されるものではなく他のセンサでも良い
。第２図に本発明の他の実施例のブロック図を示す。破
りで示したブロック１はホール素子で端子２及び３は電
流端子で端子４及び５は電圧端子である。紙面に垂直に
磁界を印加すると前記′１）−１圧端子間に磁束台度に
比例する信号電圧が発生する、ホール素子の場合、電圧
端子位置の不整合によりオフセット電圧が発生する。ブ
ロック６〜１０は第１図のブロックと同一であり、オフ
セット電圧の校正方法の同一である、 本発明による校正方法はレーザトリミング等に比べ極め
て短時間にでき、しかも−ｍ校正すると電源を遮断する
まではオフセット量は校正回路に保持されているので校
正は不要で、減算操作のみにより真の信号を高精度に得
られる。通常の徂°稍回路技術で、分解能１ｍＶ程度の
Ａ／Ｄ変換器は容易に、ｆ１′ｊもれるので、オフセッ
ト電圧を１ｍＶまで減らすことが出来る。
カセセンに限定されるものではなく他のセンサでも良い
。第２図に本発明の他の実施例のブロック図を示す。破
りで示したブロック１はホール素子で端子２及び３は電
流端子で端子４及び５は電圧端子である。紙面に垂直に
磁界を印加すると前記′１）−１圧端子間に磁束台度に
比例する信号電圧が発生する、ホール素子の場合、電圧
端子位置の不整合によりオフセット電圧が発生する。ブ
ロック６〜１０は第１図のブロックと同一であり、オフ
セット電圧の校正方法の同一である、 本発明による校正方法はレーザトリミング等に比べ極め
て短時間にでき、しかも−ｍ校正すると電源を遮断する
まではオフセット量は校正回路に保持されているので校
正は不要で、減算操作のみにより真の信号を高精度に得
られる。通常の徂°稍回路技術で、分解能１ｍＶ程度の
Ａ／Ｄ変換器は容易に、ｆ１′ｊもれるので、オフセッ
ト電圧を１ｍＶまで減らすことが出来る。
第１図は本発明の一実施例であるＳｔダイアフラム型Ｉ
Ｆカセセンの信号検出回路のブロック図で、第２図は本
発明の仙の実施例であるポール素子磁気センサの信号検
出回路のブロック図である。 １・・・センサ ２、：３・・・電鯨端子（１１を流端子）４．５・・・
出力端子 ６・・・Ａ／Ｄ変換器７・・・スイッチ
８・・・データ保持回路９・・・仔〕正回路
】０・・・減算回路３１
Ｆカセセンの信号検出回路のブロック図で、第２図は本
発明の仙の実施例であるポール素子磁気センサの信号検
出回路のブロック図である。 １・・・センサ ２、：３・・・電鯨端子（１１を流端子）４．５・・・
出力端子 ６・・・Ａ／Ｄ変換器７・・・スイッチ
８・・・データ保持回路９・・・仔〕正回路
】０・・・減算回路３１
Claims (1)
- Ａ／Ｄ変換器と該Ａ／Ｄ変換器出力の情報を保持する２
つのｈ旧煮回路と該記憶回路の情報を処理する演算回路
とを（、ｉｌ“」えたことを特徴とする信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17073782A JPS5960264A (ja) | 1982-09-29 | 1982-09-29 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17073782A JPS5960264A (ja) | 1982-09-29 | 1982-09-29 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960264A true JPS5960264A (ja) | 1984-04-06 |
Family
ID=15910446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17073782A Pending JPS5960264A (ja) | 1982-09-29 | 1982-09-29 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960264A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103810U (ja) * | 1991-01-17 | 1992-09-08 | 紀伊産業株式会社 | 化粧料容器内蔵収容体 |
| JP2009281771A (ja) * | 2008-05-20 | 2009-12-03 | Honda Motor Co Ltd | 電流センサ |
-
1982
- 1982-09-29 JP JP17073782A patent/JPS5960264A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04103810U (ja) * | 1991-01-17 | 1992-09-08 | 紀伊産業株式会社 | 化粧料容器内蔵収容体 |
| JP2009281771A (ja) * | 2008-05-20 | 2009-12-03 | Honda Motor Co Ltd | 電流センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0311038B2 (ja) | ||
| KR860003492A (ko) | 도전지지물에 퇴적된 얇은 금속막의 두께 측정 방법 및 장치 | |
| JPS5960264A (ja) | 信号検出回路 | |
| JP3273889B2 (ja) | ホール素子駆動回路 | |
| KR850000358B1 (ko) | 호올 소자의 동상전압 제거회로 | |
| JPH0862056A (ja) | 抵抗式測温回路 | |
| JP3153463B2 (ja) | ホール素子駆動回路 | |
| JPS60220874A (ja) | ベクトル磁界の検知装置 | |
| JPS5825717A (ja) | Ａｄ変換器 | |
| JPS59128410A (ja) | 信号検出回路 | |
| SU1300562A1 (ru) | Блок управлени полем подмагничивани дл доменной пам ти | |
| SU1354121A1 (ru) | Устройство дл сравнени напр жений | |
| JP3158862B2 (ja) | 測温抵抗体回路 | |
| SU1120232A1 (ru) | Компенсатор остаточного тока | |
| SU1760374A1 (ru) | Устройство дл измерени температуры | |
| JPS55149854A (en) | Current detecting circuit for parallel-operated transistor circuit | |
| JPH0327425A (ja) | マイクロコンピュータによる入力判別システム | |
| SU1112286A2 (ru) | Цифровой измерительный прибор | |
| JPS61164278A (ja) | 半導体磁気変換素子の温度補償 | |
| JPS58137774A (ja) | ホ−ル効果装置 | |
| JPS60158294U (ja) | ガス漏れ検知システムの中継器 | |
| JPS58174859A (ja) | トリミング用抵抗測定器 | |
| JPS60168238U (ja) | 接点信号出力装置 | |
| JPS60200239A (ja) | フイルム容器のデ−タ読取装置 | |
| JPS6013408U (ja) | 寸法測定器 |