JPS5960503A - アナログ多重化回路の信号選択装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はボイラやタービンおよび原子カプラントなどの
主機および補機の制御装置等の多重化された制御装置の
信号選択回路や多重化された検出装置（入力回路）の信
号選択回路等に適用できるアナログ多重化回路の信号選
択装置に関する。

従来のボイラやタービンなどの制御装置においては単一
の制御装置を用いて制御することが普通に行なわれてお
り、例えば棲数個の制御装置を設置し、その中から正し
い制御装置を自動的に選択してこれにより制御する所謂
多重化された制御装置により制御することは殆んど使用
されていなかった。ところが最近になって高信頼性確保
のだめにこれらの制御装置が多重化される傾向がみられ
る。

しかし乍ら制御装置を一多重化した場合には複数台の制
御装置の中からそれぞれ出力される複数の信号の中から
正しい信号を識別する信号選択回路が必要となってくる
。このような場゛合に複数の信号例えば３つの信号の中
で正しい信号上して３信号中の中間値の信号を選択する
方式が考えられる。そのためアナログ多重化回路の信号
選択回路として例えば第１図に示すような３重化回路の
中間値選択回路が提案されている。

第１図においてＡ、Ｂ、Ｃはそれぞれアナログ入力信号
、Ｍは中間値出力信号、１，２．５はそれぞれ低値選択
回路、３，４はそれぞれ高値選択回路である。低値選択
ｌ１１Ｊ路１，２及び５の動作は、アナログ入力信号の
うちの最も低い信号を出力信号として出力するものであ
り、高値選択回路３，４は逆にアナログ入力信号のうち
の最も高い信号を出力信号として出力するものである。

例えば第１図において、アナログ信号Ａ　、　Ｂ。

Ｃの大きさをＡ＞Ｂ＞Ｃとすると、低値選択回路１の出
力信号はＡ）ＢであるからＢとなり、高値選択回路３に
はアナログ入力信号Ｂが伝達される。捷だ高値選択回路
３には、低値選択回路１の出力信号Ｂとアナログ入力信
号Ｃが伝達されているため、高値選択回路３の出力信号
はＢ）ＣであるかちＢとなり低値選択回路５にアナログ
入力信号Ｂが伝達される。一方低値選択回路２の出力は
Ｂ）ＣであるからＣである。高値選択回路４の出力は、
アナログ入力信号Ａと低値選択回路２の出力Ｃどの高い
方の信号が選択されるため人となり、この信号Ａを低値
選択回路５に伝達する。低値選択回路５では、高値選択
回路３，４より伝達された信号、即ちアナログ入力信号
Ｂ、Ａの低い方の％ｊ号を出力するため、中間値出力信
号Ｍは、Ｍ＝Ｂとなる。即ち、中間値出力信号Ｍはアナ
ログ入力信号Ａ。

Ｂ、Ｃの中間値が選択される。

同様にアナログ入力信号Ａ、Ｂ、Ｃが、Ｂ〉Ｃ＞Ａとす
ると低値選択回路１及び２の出力信号は、それぞれ八及
びＣとなる。高値選択回路３及び４は、それぞれ低値選
択回路１及び２の出力信号Ａ及びＣとアナログ入力信号
Ｃ及びＡの高い方を選択し出力するだめ、高値選択回路
３の出力信号はＣ１高値選択回路４の出力信号はＣとな
る。従って低値選択回路５０入力信号は、いずれもＣで
あるだめ中間値出力信号ＭはＭ＝Ｃとなり、アナログ入
力信号Ａ、Ｂ、Ｃの中間値を選択していることが明らか
である。

しかしながら第１図々示の回路では次のような欠点があ
る。

ｌ）アナログ入力信号自体を低値或は高値選択回路に入
力して何れか一方を選択していくため、信号の減衰が起
る。この現象は多重化数が多くなればなる程大きくなり
、信号の減衰を補償する回路が必要になる。

２）アナログ入力信号源や低値或は高値選択回路の故障
モードによっては、中間値を示す値で故障を生起する可
能性があシ、このような場合に中間値を選択すれば不都
合が生じる。

即ち故障している（ｇ号を正常な中間値信号として、使
用する危険性がある。

本発明は上記の事情に鑑みて提案されたもので、アナロ
グ信号の減衰を防止し且つ最も妥当な信号を制御信号と
して選択し得るアナログ多重化回路の信号選択装置を提
供することを目的とする。

本発明によるアナログ多重化回路の信号選択装置は多重
化されたアナログ信号の選択回路において、該アナログ
信号を相互に比較しその比較結果が所定の設定値以上の
ときに論理信号を出力する比軟器と、該比較器の出力信
号によシ論理演３？、を行なう１ｂ：ｆｌｌ理路路、該
論理回路の出力でそれぞれ１Ｈｉ）作する少くとも３個
以上のリレー遊動回路とを具え、ＧｆＪ記アナログイ汀
号の相互比較から選択信号を得ると共に、前記論理回路
において選択順位を決定するようにしてなることを特徴
とする。

本発明の一実施例を図面に基いて詳細に説明する。

第２図は本発明の一実施例の概略＋Ａ成を示すブロック
線図、第３図は第２図の比較器の機能を示す図、第４図
は第２図の比較器の特性図、第５図は第２図の部分詳細
図、−第６図は第２図のリレー駆動回路の詳細図である
。

第２図は本発明をアナログ３重化回路の信号選択装置に
適用した場合の一実施例でＡ、Ｂ。

Ｃはそれぞれアナログ入力信号、Ｍは選択された出力信
号（選択信号）、１０〜１２は各比較器、１３〜１５は
各論理回路、１６〜１８は各リレー駆動回路、１９〜２
１は各リレー駆動回路１６〜１８によりそれぞれ制御さ
れる各接点である。。

第２図において各アナログ入力信号Ａ、Ｂ。

Ｃは、それぞれ接点１９　、２０　、　’２１の一方と
、比較器１０，１１．１２に伝達されている。比較器１
０はアナログ入力信号ＡとＢとを比較し、あらかじめ設
定された設定値以上のとき、出力信号として論理１を論
理回路１３，１４に伝達する。比較器１ノは、アナログ
入力信号ＢとＣを比較し、設定値以上のとき、出力信号
として論理ｌを論理回路１４．１５に伝達する。同様に
比較器１２は、アナログ入力信号ＣとＡを比較し設定値
以上のとき出力信号として論理ｌを論理回路１５　、１
．７に伝達する。各論理回路１３〜１５は、各比較器１
０〜１２から伝達された各論理信号をもとにしてそれぞ
れ論理演算を行ない、それぞれ出力信号を各リレー駆動
回路１６〜１８と論理回路１４．１５に伝達する。即ち
、論理回路１３は比較器１０と１２の出力論理信号の論
理演算を、論理回路１４は、比較器１１と１０の出力論
理信号の論理演算を、論理回路１５は比較にＪ１２と１
１の出力論理’ＩｔＫ号の論理演算を行ない、それぞれ
の出力（論理演算給米）をそれぞれリレー駆動回路１６
〜１８に伝達すると共に、１ｉｌＸｉｉ理回＠　１．３
の出力信号を論理回路１４に、論理回路１４の出力信号
を論理回路１５に伝達して、アナログ入力信号Ａ、Ｂ、
Ｃの選択順位を決定する。

各リレー駆動回路１６〜１８は、各論理回路１３〜１５
から伝達される信号をもとにしてそれぞれリレーを駆動
し、各接点１９〜２ノの開閉を行なう。これらの各接点
１９〜２ノの出力側は直接接続−されており、各接点１
９〜２１の入力端から伝達されたアナログ人力信号Ａ　
、　Ｂ。

Ｃのいずれかの４８号が選択信号Ｍとなる。

比較器１０は第３図および第４図に示す如くアナログ入
力信号Ａ、Ｂを比較（Ａ−８演算）し、あらかじめ設定
された設定値±ε以上のとき論理出力１を論理回路１．
３　、１４に伝達する。

即ち、Ａ−Ｂ＞とのとき論理１を論理回路１３゜１４に
、Ａ−Ｂ＜−εのとき論理１を論理回路１　、？　、　
１４に伝達する。設定値以下のとき、即ちＩＡ　−Ｂ＋
　＜εのときは、第４図に示すように論理０を論理回路
１３．１４に伝達する。比較器１１．１２も同一回路構
成である。即ち、比較器１ノは、Ｂ−Ｃ＞εのとき論ｙ
（１１を論理回路１４．１５に、Ｂ−Ｃ＜−εのとき論
理回路１４．１５に論理１を伝達する。比較器１２は、
Ｃ−Ａ）εのとき論理１を論理回路１５．１３に、Ｃ−
Ａ＜−εのとき論理回路１５．１３に論理１を伝達する
。

第５図は第２図における各論理回路１３〜１５と各比較
器１０〜１２との接続関係を示す部分詳細図である。第
５図において各論理回路１３〜１５は同−回路溝成であ
る。ここで同一回路４１り成にしているのは互換性を考
慮しているためである。論理回路、１３は、アンド回路
３０　、３１゜３６とオア回路４０及びノット回路５０
よシ構成されており、論理回路１４はアンド回路３２゜
３　、？　、　３７とオア回路４１及びノット回路５１
゜５２よシｎ７１ｊ！４されてお・す、論理回路１５は
、アンド回路３４　、　、ｉ　５　、３　Ｂとオア回路
４２及びノット回路５３〜５５で４１・５成されている
。

１１ａ理回路１３の接続は、比較器１０からのＡ−Ｂ＞
Ｏの場合の論理出力と比較器１２からのｃ−Ａ＜０の」
７１）合の論理出力との論理積演算を行なうアンド回路
３０と、比較器１０からのＡ−Ｂ＜Ｏの場合の論理出力
と比較器１２からのＣ−Ａ　＞　０の場合のｉ＋Ｆｆｌ
　Ｊ！！！出力との論理積演算を行なうア／ド回路３ノ
と、これらアンド回路３０゜３１０論理出力の論理ｆｌ
Ｊｖｊｒ、算全行なうオア回路４０と、このオア回路４
０の論理出力を反転否定）演算するノット回路５０及び
ノット回路５０の論Ｂ！積演算を行なうアンド回路３６
よりなり、アンド回路３６の論理出力がリレー駆動回路
１６と論理回路１４，１５のノット回路５１．５３に伝
達されている。各論理回路１４．Ｌ５の接続は、入力信
号源が比較器ＩＩと１０、比較器１２と１１になること
と、論理回路１４のアンド回路３７の論理出力が論理回
路１５のノット回路５４に伝達されていることを除けば
論理回路１３と同じである。

論理回路１３の動作は、アンド回路３０．３１のいずれ
かの出力が論理１のとき、オア回路４０の出力は論理ｌ
となる。オア回路４０の出力が論理ｌよりノット回路５
０の出力は１１））η埋０となシ、アンド回路３６の出
力はＷＩＩ＋ｌ理Ｏとなる。アンド回路３０．３１のい
ずれの出力も論理Ｏのとき、オア回路４０の出力は論理
０、ノット回路５０の出力は論理１、アンド回路３６の
出力は論理ｌとなる。このアンド回路３６の論理出力信
号をリレー駆動回路１６と各論理回路１４及び１５のノ
ット回路５１及び５３に伝達する。

各リレー駆動回路１６〜１８は、すべて同し回路構成で
あり、代表例として第６図にその詳細が示されている。

即ち第６図に示すように、リレー駆動回路１６は、トラ
ンジスタ６０とリレー７０より構成されている。リレー
駆動回路１６の動作は、論理回路１３から伝達される信
号が論理１のときトランジスタ６０がオンし、リレー７
０を動作さぜる。このリレー７　ｏ　Ｃｒ）　ＱＪ作に
よって接点１９が閉となる。逆に論理回路１３からの信
号がｌ＋ｌｉｎ理０のときトランジスタ６０はオフし、
リレー７０は非動作となり、接点１９は開となる。

次に上記本発明の一実施例の作用について説明すると、
アナログ入力信号Ａ　、　１３　、　Ｃ相互に差が無い
場合、即ちＩＡ−旧くε、　ＩＢ−ＣＩ＜ε。

Ｉｃ−Ａｌ＜ε　の場合には、各比較器１０〜１２の出
力はすべて、１６η理Ｏである。このため、各ｒｉｉＩ
ｉｉ月１回路１３〜１５の各アンド回路３０〜３５の出
力は論理Ｏであり、各オア回路４０〜４２の出力も論理
０となる。各オア回路４０〜４２の出力が論理０より、
各ノット回路５０　、５２．．５５の出力ｔよ論理ｌと
なシ、この論理１の信号が各アンド回路３６〜３８に伝
達される。アンド回路３６の入力信号はノット回路５ｏ
がらの論理１の゛信号のみであるため、てンド回路３６
の出力は論理ｌとなり、この論理１の１６号をリレー駆
動回路１６に伝達し、トランジスタ６ｏをオンにし、リ
レー７０を動作させて、接点１９を閉にする。接点１９
が閉になることから、アナログ入力信号Ａが選択され、
選択信号Ｍとなる。

このときアンド回路３６の論理１の信号が論理回路１４
のノット回路５ノと論理回路１５のノット回路５３に伝
達されているだめ、各ノット回路５１と５３の出力は論
理０となり、各アンド回路３７と３８の出力は論理０と
なって各リレー駆動回路１７と１８のトランジスタとリ
レーは動作せず、したがって各接点２０．２１は開のま
捷である。即ちアナログ入力信号Ａが選択されている間
は、各論理回路１４．１５のアンド回路３７　、　；９
　Ｂによってアナログ入力信号Ｂ、Ｃの選択が禁止され
ている。

次にアナログ入力信号Ａが他の各入力信号Ｂ。

Ｃに比較して過大である場合、即ぢＡ−Ｂ）ε。

ＩＢ−ＣＩ＜ε、Ｃ−Ａ＜−εの場合には、比較器１０
の〉＋ε出力が論理ｌとなり、この論理１の信号が論理
回路１３のアンド回路３０の片方と論理回路１４のアン
ド回路３３の片方に伝達される。比較器１ノの出力はＩ
Ｂ−ｃｌ＜εであるため、論理回路１４の各アンド回路
３２．３３と論理回路１５の各アンド回路３４．３５の
出力はそれそ“れｒ備埋０である。比較器１２の出力は
、〉＋ε出力が論理Ｏ１〈−ε出力が論理１より、論理
回路１３のアンド回路３θのみが論理ｌとなる。この結
果オア回路４０の出力は論理ｌとなり、ノット回路５０
の出力は論理Ｏしたがってアンド回路３６の出力も論理
Ｏとなってリレー駆動回路１６のトランジスタ６０をオ
を フし、リレ−７０ス非動作にして接点１９を開にする。

各アンド回路３２〜３５の出力がそれぞれ論理０よシ、
各オア回路４１．４２の出力もそれぞれ論理０となり、
各ノット回路５２゜５３の出力はそれぞれ論理１となる
。ここでアンド回路３６の出力は論理Ｏであるだめ、各
ノット回路５１．５３の出力はそれぞれ論理１となる。

この結果、各ノット回路５１．．５２からの信号を入力
とするア／１・゛回路３７は論理１の出力信号をリレー
駆動回路１７と論理回路１５のノット回路５４に伝達す
る。リレー駆動回路Ｊ７は、アンド回路３７からの論理
ｌの信号を受けて、トランジスタとリレーを動作ネせ、
接点２０を閉にする。この接点２０の閉によってアナロ
グ入力信号Ｂが選択され、選択信号Ｍとなる。このとき
ノット回路５４にはアンド回路５４から論理１の信号が
伝達されているため、ノット回路５４の出力は論理０と
なりアンド回路３８の出力も論理Ｏとなって、トランジ
スタ。

リレーの動作を禁止する。

次にアナログ入力信号Ａが他の各入力信号Ｂ。

Ｃに比較して過小の場合には、比較器１０の〉十ε出力
が論理０、く−ε出力が論理１、比較器１１の出力は論
理０、比較器１２の〉＋ε出力が論理１．＜−ε出力が
論理Ｏであるため、論理回路１３のアンド回路３１の出
力のみが論理１となる。この結果オア回路４θの出力は
論理ｌ、ノット回路５０の出力は論理Ｏ，アンド回路３
６の出力も論理Ｏとなり、トランジスタ６０をオフし、
リレー７０を非動作にし、接点１９ｆよ開となる。一方
１：ｎ：’ｉ　、Ｌｌ！、回路１４の各アンド回路３２
　、３３の出ツバ、１、とイ、に；論理０であるため、
オア［「１１路４１の出力は冒ｉ理１となる。論理１回
１５１３０）　７７１’　Ｍ　Ｉｉ′（９３６（７）出
力カ、１ｌｌＩＹｉ！ｕｏヨり論理回路１４のノット回
路５ノは論理１であるため、アンド回路３７の出力は論
理１となってリレー！駆動回路Ｊ７のトランジスタをオ
ンニジ、リレーをｊ＋１１作窟ぜ１人点２／７　Ａ−閉
にする。この結果、アナログ人力１言−じＢがＪシ３沢
され、選択信号Ｍとなる。このとき、アンド回路３７の
論理１の信号が、論理回路１５のノット回路５４に伝達
されているため、アンド回路３８の出力は論理０となっ
てリレー駆動回路１８の動作が禁止されている。

アナログ入力信号Ｂ、ｃが他の信号に比べて過大成は過
小となった場合も前記と同様に作動するのでその説ψｊ
を省略する。

本発明は以上の如く構成さｆｔでいるのでアナログ入力
信号Ａ　、　＋３　、　Ｃの相互比較を行なうことによ
って、最も妥当な４ノ号を制御信号とじて選択すること
ができると共にまた、アナログ人力信号そのもので演算
する必要がないため、信号の減衰を考慮する必要がなく
、しかもオア回路４０〜４２の出力信号を外部に取出せ
ば、アナログ入力信号の異常をも検知することができる
などの効果を有する。

要するに不発ψＪによれば多重化されたアナログ信号の
選択回路において、該アナログ信号を相互に比較しその
比較結果が所定の設定値以上のときに論理信号を出力す
る比較器と、該比較器の出力信号により論理演算を行な
う論理回路と、該論理回路の出力でそれぞれ動作する少
くとも３個以上のリレー駆動回路とを具え、前記アナロ
グ信号の相互比較から選択信号を得ると共に、前記論理
回路において選択順位を決定するようにしてなることに
より、アナログ信号の減衰を防止し且つ最も妥当な信号
を制御信号として選択し得るアナログ多重化回路の信号
選択装置を提供するものであるから、本発明は産業上極
めて有益なものである。

【図面の簡単な説明】

第１図は従来提案されでいる３重化回路の中間値ＩＩＭ
択回路の相、略ね成を示すブロック線図、第２は１は本
う６す」の一実施例の概略構成を示すブロック線図、 第３図は第２図の比較器の（幾能を示す図、ｍ’ｙ　４
図は第２図の比軟器の１１ケ性図、第５図は第２図の部
分ｉ；ト細図、 第６図は第２図のリレー（駆動回路の詳却１図でおる。 Ａ、Ｂ、Ｃ・・・各アナログ人力信号、Ｍ・・・選択さ
れた出力信号、１，２．５・・・各低値選択回路、３．
４・・・各高値選択回路、１０〜１２・・・各比較器、
１３〜１５・・・名論理回路、１６〜１８・・・各リレ
ー駆動回路、１９〜２１・・・各接点、３０〜３８・・
・各アンド回路、４０〜４２・・・各オア回路、５０〜
５５・・・各ノット回路、６０・・・トランジスタ、７
０・・・リレー。

Claims (1)

【特許請求の範囲】
1. 多重化されたアナログ信号の選択回路において、該アナ
   ログ４６号を相互に比較しその比較結果が所定の設定値
   以上のときに論理信号を出力する比較器と、該比較器の
   出力４８号により論理演算を行なう論理回路と、該論理
   回路の出力でそれぞれ動作する少くとも３個以上のリレ
   ー駆動回路とを具え、前記アナログ信号の相互比較から
   選択信号を得ると共に、前記論理回路において選択順位
   を決定するようにしてなることを特徴とするアナログ多
   重化回路の信号選択装置。