JPS5960785A - 機能ブロツク基板選択システム - Google Patents
機能ブロツク基板選択システムInfo
- Publication number
- JPS5960785A JPS5960785A JP57169521A JP16952182A JPS5960785A JP S5960785 A JPS5960785 A JP S5960785A JP 57169521 A JP57169521 A JP 57169521A JP 16952182 A JP16952182 A JP 16952182A JP S5960785 A JPS5960785 A JP S5960785A
- Authority
- JP
- Japan
- Prior art keywords
- address signal
- memory
- card
- slot
- cards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はパックパネルに接続された機能ブロック基板の
選択システムに関する。
選択システムに関する。
（２）従来技術と問題点
同一種類の複数のメモリカード、Ｉ１０制御用カード等
の機能ブロック基板（以下単にカードと称する）をパッ
クパネルに接続し、このうちの１つのカードをＣＰＵ側
から選択する場合、従来は次の如き方法が行われていた
。即ち、カード内にデコーダを設け、ＣＰＵ側からパッ
クパネルを介して送り込まれるアドレスをデコードし、
そのデコード出力が自己のカードに相当するものである
ときに自己のカードのアク−ヒスをイネーブルとするも
のである。
の機能ブロック基板（以下単にカードと称する）をパッ
クパネルに接続し、このうちの１つのカードをＣＰＵ側
から選択する場合、従来は次の如き方法が行われていた
。即ち、カード内にデコーダを設け、ＣＰＵ側からパッ
クパネルを介して送り込まれるアドレスをデコードし、
そのデコード出力が自己のカードに相当するものである
ときに自己のカードのアク−ヒスをイネーブルとするも
のである。
しかしながらこのような従来技術によると、各カード毎
に自己のアドレスをあらかじめ設冗しておく必要がある
。例えば、カードを・々ックノＪ？ネルへ実装する際に
カード内デコーダの複数出力のうちの１本をピン等で短
絡させることにより自己のアドレス設定をしなくてはな
らない。
に自己のアドレスをあらかじめ設冗しておく必要がある
。例えば、カードを・々ックノＪ？ネルへ実装する際に
カード内デコーダの複数出力のうちの１本をピン等で短
絡させることにより自己のアドレス設定をしなくてはな
らない。
このようにカード毎にアドレス設定をする従来技術によ
ると、カードを交換する際に新しいカードに同一のアド
レス設定を行なわなくてはならず、これは交換作業が煩
雑となるばかシでなく、アドレス設定の誤υを引き起す
恐れが多分にあった。
ると、カードを交換する際に新しいカードに同一のアド
レス設定を行なわなくてはならず、これは交換作業が煩
雑となるばかシでなく、アドレス設定の誤υを引き起す
恐れが多分にあった。
（３）発明の目的
従って本発明は従来技術の上述の問題点を解決するもの
であり、本発明の目的は、カード交換時の手間が簡便で
ありしかも交換時の誤９の発生しにくいカード（機能ブ
ロック基板）選択システムを提供することにある。
であり、本発明の目的は、カード交換時の手間が簡便で
ありしかも交換時の誤９の発生しにくいカード（機能ブ
ロック基板）選択システムを提供することにある。
（４）発明の構成
上述の目的を達成する本発明の特徴は、同一種類の複数
の機能ブロック基板と、該各機能ブロック基板がそれぞ
れ挿入接続されるスロットを有するパックノＪ？ネルと
、該パックパネルの各スロットに各スロット別にあらか
じめ設定した固定のスロットアドレス信号を供給する手
段と、該パックパネルの各スロットに選択すべき機能ブ
ロック基板を表わす基板選択用アドレス信号を供給する
手段とを備え、一方、前記各機能ブロック基板に、接続
したスロットから与えられる前記スロットアドレス信号
と前記基板選択用アドレス信号とを比較して両者の一致
を検出する一致検出回路を設け、一致が検出された機能
ブロック基板をアクセス可能とするようにしたことＫあ
る。
の機能ブロック基板と、該各機能ブロック基板がそれぞ
れ挿入接続されるスロットを有するパックノＪ？ネルと
、該パックパネルの各スロットに各スロット別にあらか
じめ設定した固定のスロットアドレス信号を供給する手
段と、該パックパネルの各スロットに選択すべき機能ブ
ロック基板を表わす基板選択用アドレス信号を供給する
手段とを備え、一方、前記各機能ブロック基板に、接続
したスロットから与えられる前記スロットアドレス信号
と前記基板選択用アドレス信号とを比較して両者の一致
を検出する一致検出回路を設け、一致が検出された機能
ブロック基板をアクセス可能とするようにしたことＫあ
る。
（５）発明の実施例
以下図面を用いて本発明の詳細な説明する。
図は本発明の一実施例の一部構成を表わしており、同図
において、ＢＰはパックパネル、５ＬＴｏ。
において、ＢＰはパックパネル、５ＬＴｏ。
５ＬＴ５．５ＬＴ２はパックパネルＢｐに設けられたス
ロット、ＣＤ、 ｌ ＣＤ、 ｌ ＣＤよけ各スロット
にそれぞれ挿入接続された機能プロ、り基板、即ちカー
ドである。
ロット、ＣＤ、 ｌ ＣＤ、 ｌ ＣＤよけ各スロット
にそれぞれ挿入接続された機能プロ、り基板、即ちカー
ドである。
不実施例においてカードＣＤ６ ＃ ＣＤ／ ａ ＣＤ
２はそれぞれが多数のメモリＩＣ素子を実装したメモリ
カードである。各メモリカードＣＤ６ ｒ ＣＤ７ ｐ
ＣＤよは同一種類のものであり、互いに全く同じ構成
となっている。なお、図忙は３つのメモリカード及びス
ロット１が表わされていないが実際には多数あるものと
する。
２はそれぞれが多数のメモリＩＣ素子を実装したメモリ
カードである。各メモリカードＣＤ６ ｒ ＣＤ７ ｐ
ＣＤよは同一種類のものであり、互いに全く同じ構成
となっている。なお、図忙は３つのメモリカード及びス
ロット１が表わされていないが実際には多数あるものと
する。
図において、さらにＡＤＲＦｉＣＰＵ側に接続されルア
トレス線であり、例えば１６ビツトのアドレス信号が各
スロッ）Ｋ共通に送られる。また、５ＡＤｏ、 ５ＡＤ
１．５ＡＤ２は各スロット５ＬＴｏｌ ＳＩ、Ｔ、 。
トレス線であり、例えば１６ビツトのアドレス信号が各
スロッ）Ｋ共通に送られる。また、５ＡＤｏ、 ５ＡＤ
１．５ＡＤ２は各スロット５ＬＴｏｌ ＳＩ、Ｔ、 。
５ＬＴ２毎にそれぞれ設定された一足のスロットアドレ
ス信号を発生するスロットアドレス信号発生回路であυ
、それぞれ互いに異なる４ビツトの２値信号を発生する
。例えば、５ＡＤｏはｏｏｏｏ’。
ス信号を発生するスロットアドレス信号発生回路であυ
、それぞれ互いに異なる４ビツトの２値信号を発生する
。例えば、５ＡＤｏはｏｏｏｏ’。
ＳＡＤは０００１”、５ＡＤ２は００１０’のスロット
アドレス信号をそれぞれ発生する。
アドレス信号をそれぞれ発生する。
一方、メモリカード側には、各スロットにおいて前述の
アドレス線ＡＤＲＫ接続される１６ビツト分の接続端子
及び接続線各スロットにおいてスロットアドレス信号発
生回路に接続される４ビツト分の接続端子及び接続線、
その他図示しないデータの入出力用端子等が設けられて
いる。さらに、各メモリカードＳＬＴ 、 ＳＬＴ、
、 ＳＬＴ、には１６ビットのメモリアクセス用ア
ドレスのうちの上位４ビツトのアドレスが送り込まれる
パイナリコンノぐレータＣ０Ｍｏ、 ＣＯＭ、 、
Ｃ０Ｍ２が設けられている。これらのバイナリコン・臂
レータにはさらに、前述の４ビツトのスロットアドレス
信号が送υ込まれるように構成されている。各フン／９
レータＣ０Ｍｏ、 Ｃ０Ｍ１． Ｃ０Ｍ２の出力は、そ
れぞれのメモリカードのアクセスイネーブル端子に接続
されている。
アドレス線ＡＤＲＫ接続される１６ビツト分の接続端子
及び接続線各スロットにおいてスロットアドレス信号発
生回路に接続される４ビツト分の接続端子及び接続線、
その他図示しないデータの入出力用端子等が設けられて
いる。さらに、各メモリカードＳＬＴ 、 ＳＬＴ、
、 ＳＬＴ、には１６ビットのメモリアクセス用ア
ドレスのうちの上位４ビツトのアドレスが送り込まれる
パイナリコンノぐレータＣ０Ｍｏ、 ＣＯＭ、 、
Ｃ０Ｍ２が設けられている。これらのバイナリコン・臂
レータにはさらに、前述の４ビツトのスロットアドレス
信号が送υ込まれるように構成されている。各フン／９
レータＣ０Ｍｏ、 Ｃ０Ｍ１． Ｃ０Ｍ２の出力は、そ
れぞれのメモリカードのアクセスイネーブル端子に接続
されている。
斯くして、各メモリカードのパイナリコンノぜレータは
、ＣＰＵ側から送られてくる１６ビツトのメモリアクセ
ス用アドレス信号のうちの４ビツト（基板選択用アドレ
ス信号）と前述のスロットアドレス信号とを比較し、一
致した際に自己のメモリカードのアクセスをイネーブル
とし、メモリアクセス用アドレスの下位１２ビツトによ
υ、その自己のメモリカード内の各メモリ素子のアクセ
スを行う。
、ＣＰＵ側から送られてくる１６ビツトのメモリアクセ
ス用アドレス信号のうちの４ビツト（基板選択用アドレ
ス信号）と前述のスロットアドレス信号とを比較し、一
致した際に自己のメモリカードのアクセスをイネーブル
とし、メモリアクセス用アドレスの下位１２ビツトによ
υ、その自己のメモリカード内の各メモリ素子のアクセ
スを行う。
本実施例の如く構成することにより、メモリカードの交
換は単にカードの差し換えを行うだけで良く交換時にカ
ードのアドレス設定を行う必要が全くない。例えば図の
例ではメモリカードＣＤｏとＣＤ、とを入れ換えても今
までと全く同じ動作で行われる。従ってカード交換時の
手間が大幅に省け、また交換時のアドレス設定誤りも皆
無となる。
換は単にカードの差し換えを行うだけで良く交換時にカ
ードのアドレス設定を行う必要が全くない。例えば図の
例ではメモリカードＣＤｏとＣＤ、とを入れ換えても今
までと全く同じ動作で行われる。従ってカード交換時の
手間が大幅に省け、また交換時のアドレス設定誤りも皆
無となる。
（６）発明の効果
以上詳細に説明したように本発明によれば、カード側に
は一致検出回路だけを設け、バックパネル側の各スロッ
ト毎に定めた一定のスロットアドレス信号と選択すべき
カードを表わすカード選択用アドレス信号との一致を上
記一致検出回路で検出するように構成しているため、カ
ード交換時に手間がかからず、また交換時のアドレス設
定誤シが全く発生しないという格別の効果が得られる。
は一致検出回路だけを設け、バックパネル側の各スロッ
ト毎に定めた一定のスロットアドレス信号と選択すべき
カードを表わすカード選択用アドレス信号との一致を上
記一致検出回路で検出するように構成しているため、カ
ード交換時に手間がかからず、また交換時のアドレス設
定誤シが全く発生しないという格別の効果が得られる。
図は本発明の一実施例の一部構成図である。
Ｂ Ｐ−・・パックパネル、５ＬＴｏ、 ＳＬＴ、
、 ＳＬＴ、２・・・スロット、ＣＤ 、ＣＤ１１ＣＤ
２・・・カード、ＡＤＲ・・・アドレス線、５ＡＤｏ、
ＳＡＤ、 、 ５ＡＤ２−・・スロットアドレス信
号発生回路、Ｃ０Ｍｏ、 ＣＯＭ、 、 Ｃ０Ｍ２・
・・バイナリコン・ぐレータ。
、 ＳＬＴ、２・・・スロット、ＣＤ 、ＣＤ１１ＣＤ
２・・・カード、ＡＤＲ・・・アドレス線、５ＡＤｏ、
ＳＡＤ、 、 ５ＡＤ２−・・スロットアドレス信
号発生回路、Ｃ０Ｍｏ、 ＣＯＭ、 、 Ｃ０Ｍ２・
・・バイナリコン・ぐレータ。
Claims (1)
- １、同一種類の複数の機能ブロック基板と、該各機能ブ
ロック基板がそれぞれ挿入接続されるスロットを有する
パックノやネルと、該パックパネルの各スロットに各ス
ロット別にあらかじめ設定した固定のスロットアドレス
信号を供給する手段と、該パック・９ネルの各スロット
に選択すべき機能ブロック基板を表わす基板選択用アド
レス信号を供給する手段とを備え、一方、前記各機能ブ
ロック基板に、接続したスロットから与えられる前記ス
ロットアドレス信号と前記基板選択用アドレス信号とを
比較して両者の一致を検出する一致検出回路を設け、一
致が検出された機能ブロック基板をアクセス可能とする
ようにしたことを特徴とする機能ブロック基板選択シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169521A JPS5960785A (ja) | 1982-09-30 | 1982-09-30 | 機能ブロツク基板選択システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169521A JPS5960785A (ja) | 1982-09-30 | 1982-09-30 | 機能ブロツク基板選択システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960785A true JPS5960785A (ja) | 1984-04-06 |
| JPS6243273B2 JPS6243273B2 (ja) | 1987-09-12 |
Family
ID=15888042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57169521A Granted JPS5960785A (ja) | 1982-09-30 | 1982-09-30 | 機能ブロツク基板選択システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960785A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114053A (ja) * | 1985-11-13 | 1987-05-25 | Yokogawa Electric Corp | 情報処理装置 |
| JPS63298463A (ja) * | 1987-05-28 | 1988-12-06 | Fanuc Ltd | システムバス方式 |
| JPS6488862A (en) * | 1987-09-30 | 1989-04-03 | Sony Corp | Printed board circuit |
| JPH02112047A (ja) * | 1988-10-21 | 1990-04-24 | Nec Corp | ユニツトのアドレス設定方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127632A (en) * | 1978-03-27 | 1979-10-03 | Nec Corp | Memory unit |
-
1982
- 1982-09-30 JP JP57169521A patent/JPS5960785A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127632A (en) * | 1978-03-27 | 1979-10-03 | Nec Corp | Memory unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114053A (ja) * | 1985-11-13 | 1987-05-25 | Yokogawa Electric Corp | 情報処理装置 |
| JPS63298463A (ja) * | 1987-05-28 | 1988-12-06 | Fanuc Ltd | システムバス方式 |
| JPS6488862A (en) * | 1987-09-30 | 1989-04-03 | Sony Corp | Printed board circuit |
| JPH02112047A (ja) * | 1988-10-21 | 1990-04-24 | Nec Corp | ユニツトのアドレス設定方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243273B2 (ja) | 1987-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310006B2 (ja) | コンピュータシステム | |
| KR950002162B1 (ko) | Cpu 로직의 자동 절환 장치 | |
| CN115116489B (zh) | 高带宽存储器的derr管脚的训练方法和相关装置 | |
| CA1158775A (en) | Computer annotation system | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| US7694029B2 (en) | Detecting miscabling in a storage area network | |
| JPS5960785A (ja) | 機能ブロツク基板選択システム | |
| US20040139241A1 (en) | Input/output device and method of setting up identification information in input/output device | |
| GB2264576A (en) | Serial control apparatus | |
| CN115269344B (zh) | 一种背板硬盘点灯方法、装置及设备 | |
| JPS5875239A (ja) | 端末装置接続方式 | |
| US4388707A (en) | Memory selecting system | |
| JPS6216289A (ja) | 読出し専用メモリ | |
| CN118245408B (zh) | 用于访问集成NAND Flash的控制电路和控制方法 | |
| JPH10222454A (ja) | ユニット識別装置 | |
| EP0400930A2 (en) | Realtime redundant operating system | |
| JP3768581B2 (ja) | プラント制御装置 | |
| KR100414922B1 (ko) | 통신 모듈의 보드 선택장치 | |
| JPH04232556A (ja) | 実装基板管理システム | |
| CN120144375A (zh) | 模块维护夹具、模块维护系统、模块维护方法及存储介质 | |
| KR20000019538U (ko) | 보드 상태 모니터링장치 | |
| JPH04123101A (ja) | ディジタル制御装置 | |
| JPS62277799A (ja) | 基板増設方式 | |
| JPS61115159A (ja) | 信号列選択装置 | |
| JPH0784938A (ja) | 搭載モジュールの識別回路 |