JPH0784938A - 搭載モジュールの識別回路 - Google Patents

Abstract

(57)【要約】 【目的】 モジュールを基板に装着すると自動的に装置
がその情報を読み取り、モジュールの装着状態に応じた
制御条件等を設定できるようにする。 【構成】 モジュールに一定の信号を供給したとき一定
の応答が得られるような端子をそのモジュール搭載の有
無識別に利用する。複数のモジュールに一定の応答を得
る信号を供給し、応答信号を一括して受入れ、その内容
を符号化すれば、どのソケットにどのようなモジュール
が搭載されているかを識別することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置等に使用
される電子回路基板に特定のモジュールが搭載されてい
るかどうかを識別するための搭載モジュールの識別回路
に関する。

【０００２】

【従来の技術】情報処理装置等を構成する電子回路基板
は、メモリやプロセッサ等の多数のモジュールを搭載し
ている。このようなモジュールは、装置を動作させるた
めに必ず必要なものと、また装置の機能を高めるために
適宜追加されるものとがある。

【０００３】図２に、一般のマルチプロセッサシステム
ブロック図を示す。この装置は、１台のプロセッサでも
あるいは２台のプロセッサでも動作する構成となってい
る。その場合に、図に示すように、バスライン１にはプ
ロセッサ２Ａ、２Ｂを搭載するために着脱可能なソケッ
ト３Ａ、３Ｂが取り付けられている。

【０００４】１台のプロセッサでこの装置を動作させる
場合、ソケット３Ａにプロセッサ２Ａを接続して使用す
る。また、２台のプロセッサで装置を動作させる場合に
は、空いているソケット３Ｂに新たにプロセッサ２Ｂを
接続して使用する。このように２種類の使用方法がある
と、基板に何個のプロセッサが搭載されているかによっ
て、制御方法が異なってくることがある。従って、装置
の制御を開始する前に、予めソフトウェア等によって基
板上に搭載されたプロセッサの数を認識する必要が生じ
る。

【０００５】従来、このような識別のために次のような
手段が採用されていた。図３に、従来の搭載モジュール
の識別器斜視図を示す。従来は、この図に示すような識
別器を基板に取り付ける。即ち、図の（ａ）は基板５に
対しディップスイッチ４を搭載し、このディップスイッ
チ４の内容によって基板に搭載されたモジュールの数を
表示する。即ち、例えばディップスイッチ４の値を“０
００１”に設定した場合、１個のモジュールが搭載され
ており、“００１０”に設定した場合、２個のモジュー
ルが搭載されているとする。このような情報を所定のタ
イミングでソフトウェアにより読み取らせることによっ
てプロセッサ搭載数を識別する。

【０００６】また、（ｂ）に示すように、基板５に設け
た端子６に対しジャンパー線７を接続する。このジャン
パー線７は丁度ディップスイッチと同様の役割を果た
し、一対ずつ４組の端子６を使用すれば、ジャンパー線
７によって４ビットの識別情報を設定できる。その情報
の内容や読み取り方法はディップスイッチを用いた場合
と同様である。

【０００７】

【発明が解決しようとする課題】ところで、上記のよう
な従来の搭載モジュールの識別回路には次のような解決
すべき課題があった。上記のような従来の回路では、予
め基板上にディップスイッチやジャンパー線等による識
別器を取り付け、搭載したモジュールの数を表示するよ
うに、そのスイッチ等の設定を行わなければならなかっ
た。

【０００８】しかしながら、このような設定は人為的に
行うことから誤りを生じることもある。また、モジュー
ルを着脱する場合に、その都度設定を変更しなければな
らないという煩わしさがある。本発明は以上の点に着目
してなされたもので、モジュールを基板に装着すると自
動的に装置がその情報を読み取り、モジュールの装着状
態に応じた制御条件等を設定することができる搭載モジ
ュールの識別回路を提供することを目的とするものであ
る。

【０００９】

【課題を解決するための手段】本発明の搭載モジュール
の識別回路は、基板上に、一定のトリガ信号を供給する
と一定の応答信号を出力するモジュールを１個又は複数
個搭載したものにおいて、前記一定のトリガ信号を生成
して、前記モジュール全てに供給する起動部と、前記モ
ジュール全ての出力する応答信号を受入れて符号化し、
その結果から、搭載されたモジュールを識別する識別部
を備えたことを特徴とするものである。

【００１０】

【作用】この装置では、モジュールに一定の信号を供給
したとき一定の応答が得られるような端子をそのモジュ
ール搭載の有無識別に利用する。複数のモジュールに一
定の応答を得る信号を供給し、応答信号を一括して受入
れ、その内容を符号化すれば、どのソケットにどのよう
なモジュールが搭載されているかを識別することが可能
になる。

【００１１】

【実施例】以下、本発明を図の実施例を用いて詳細に説
明する。図１は、本発明の搭載モジュールの識別回路実
施例を示すブロック図である。この回路は、図示しない
基板上に搭載されているものとし、例えば最大４個のモ
ジュールを搭載できるよう構成されているものとする。
この図では、基板上に２個のモジュール１１、１２が搭
載されているものとする。また、これらのモジュールは
いずれも一定のトリガ信号を供給すると、搭載されてい
ない場合と区別できるような一定の応答信号２１、２２
を出力する端子を持つものとする。

【００１２】具体的には、例えばあるプロセッサは、リ
セット端子にリセット信号を加えると、一定時間レベル
をハイレベルからロウレベルにする端子を持つ。このよ
うな端子の出力を応答信号として取り出すようにする。
また、図示しない基板には図のように４個のソケット３
１〜３４が取り付けられており、これらのソケット３１
〜３４に対し、最大４個のモジュールが着脱可能に搭載
されるものとする。上記応答信号を出力するラインは、
いずれも予めプルアップ抵抗４１〜４４によってハイレ
ベルに保持しておく。そして、これらの信号が応答レジ
スタ５１に入力する構成とされている。なお、各モジュ
ールには起動部５２から所定のタイミングでトリガ信号
５５が同時に供給される構成となっている。

【００１３】上記のような構成の装置では、トリガ信号
５５の供給により一定の応答信号２１、２２が出力さ
れ、これが応答レジスタ５１に入力する。応答レジスタ
５１はこれらの応答信号をラッチし、一定時間保持して
おくために使用される。応答レジスタ５１の出力はこの
ような符号化された、例えば４ビットの信号となる。こ
れが識別情報５４として識別部５３に読み取られる構成
となっている。識別部５３は、この装置全体を制御する
プロセッサ等から構成される。また、起動部５２も応答
レジスタ５１から必要な識別情報５４を読み取るため
に、一定のタイミングでトリガ信号５５を生成するタイ
ミング回路あるいはプロセッサの出力回路から構成され
るものとする。

【００１４】この図１に示す回路では、識別部５３が基
板に搭載されたモジュールの数を識別したいとする場
合、起動部５２を起動して一定時間トリガ信号５５を全
てのモジュールに対し出力させる。この信号は、この実
施例では、例えばリセット信号とする。このようなリセ
ット信号が全てのソケット３１〜３４に供給されると、
この図の実施例の場合、ソケット３１、３２に装着され
たモジュール１１、１２にリセット信号が供給されるこ
とになる。これにより、モジュール１１、１２はロウレ
ベルの応答信号２１、２２を出力する。応答レジスタ５
１はこれらを受け入れて一定時間保持する。この例の場
合、１番目の応答信号、即ち応答信号２１と２番目の応
答信号、即ち応答信号２２はロウレベルとなり、その他
の３番目、４番目の応答信号はモジュールが搭載されて
いないことからハイレベルのままとなる。

【００１５】こうして得られた４ビットの識別情報５４
は、応答レジスタ５１がこのような識別情報５４をラッ
チした後、所定のタイミングで識別部５３に読み取られ
る。こうして、識別部５３は基板に設けられた２個のソ
ケット３１、３２に対し２個のモジュール１１、１２が
搭載されていることを認識し、その制御に必要な条件で
装置の動作を開始する。

【００１６】図４に、本発明による符号化された識別情
報の説明図を示す。例えば、上記の実施例ではモジュー
ルの数が１個の場合、２個の場合、３個の場合、４個の
場合で、それぞれ応答信号の内容が図に示すように変化
する。即ち、例えばモジュール数が先に示した例のよう
に２個の場合、１番目と２番目の応答信号がハイレベ
ル、即ち“１”となり、３番目と４番目の応答信号が
“０”となる。また、全てのソケット３１〜３４にモジ
ュールが装着されていれば、全ての応答信号がハイレベ
ル、即ち“１”となり、これが識別部５３により認識さ
れる。

【００１７】図５に、本発明の装置の動作タイミングチ
ャートを示す。上記のような動作を行うためには、トリ
ガ信号の供給と応答信号の出力及び、その応答レジスタ
５１へのラッチのタイミングは、この図に示すような形
で制御される。図の（ａ）は装置の動作を制御する基準
クロック５０である。また、（ｂ）はトリガ信号５５、
（ｃ）は応答信号２１、（ｄ）は識別情報５４である。

【００１８】この図に示すように、トリガ信号、即ちリ
セット用の信号はタイミングｔ１にクロック信号が立ち
下がった直後に立ち上げられる。これにより、各モジュ
ールからの応答信号は、丁度１クロック分遅れたタイミ
ングｔ３に応答レジスタ５１に入力する。このタイミン
グｔ３で各応答信号をラッチすると、タイミングｔ４以
降、識別情報５４が有効となる。識別部５３はこのよう
な識別情報を読み取り、一定の制御を開始する。なお、
上記のような応答信号は、モジュール搭載の有無を識別
するために利用されるが、その後装置の動作を開始した
場合には、通常の動作目的のために使用されることにな
る。

【００１９】また、プロセッサによっては、リセット信
号を供給すると、出力をハイレベルにする端子を持つ。
このような端子を利用する場合には、出力側にプルダウ
ン抵抗を接続して応答レジスタに入力するようにすれば
よい。この場合、モジュールが搭載されていれば、リセ
ット信号を供給した場合に応答信号はハイレベルとな
る。なお、リセット中にハイインピーダンスとなるよう
な端子は、上記のようなモジュール搭載有無の識別用と
しては不向きである。

【００２０】本発明は以上の実施例に限定されない。モ
ジュールを搭載する基板は必ずしも全て１枚構成である
必要はなく、２枚以上の基板に搭載されたモジュールを
一挙に識別することも可能である。また、トリガ信号と
してはリセット信号を使用したが、その他の一定の信号
を供給することにより一定の応答信号を得るようなもの
であればどのような信号でもよい。また、そのトリガ信
号は連続的に出力されても、一定の時間だけ出力される
ようなものであってもよい。上記実施例では、応答信号
が複数ビット存在するため、これらを組み合わせること
によって符号化し、一括して複数のモジュールの有無を
判断している。これによって一挙にモジュール数を識別
することが可能になる。この場合の符号化方法は、その
ままレジスタに入力して複数ビットから成る符号とする
のもよいし、また一定のデコーダ等を介してモジュール
数を示す信号に変換し、識別部に出力するようにしても
よい。

【００２１】また、上記実施例ではモジュールの搭載数
を識別する例を示したが、搭載数が重要な場合には搭載
数を識別し、搭載数が分かっており、例えばモジュール
の種類のみが不明であるような場合に、その応答信号の
内容によってモジュールの種類を識別するといった応用
も可能である。また、本来応答信号がハイレベルでなけ
ればならないモジュールについて、これがロウレベルに
なった場合、そのモジュールに障害が生じているといっ
たモジュールの健全性の識別も可能である。なお、上記
実施例における応答レジスタや識別部、あるいは起動部
等は全て一体のプロセッサ等により構成してしまっても
差し支えない。もちろん、上記識別対象となるモジュー
ルはプロセッサである必要はなく、メモリその他の各種
の電子回路素子であって差し支えない。

【００２２】

【発明の効果】以上説明した本発明の搭載モジュールの
識別回路は、一定のトリガ信号を供給すると一定の応答
信号を出力するモジュールを搭載した場合に、任意のタ
イミングでそのトリガ信号を供給し、モジュール全ての
出力する応答信号を受け入れてこれを符号化し、その結
果からモジュールの有無や数等を識別する構成としたの
で、モジュール搭載の際に人為的にディップスイッチや
ジャンパー線等を操作し、モジュール数等を表す識別情
報を設定する必要がない。従って、モジュール着脱の際
には余分な作業が不要になり、また人為的な誤りを無く
して確実な制御を行うことが可能になる。

【００２３】また、上記のような構成により、モジュー
ルを自由に増減しながらそのモジュール数に応じた制御
を容易に行うことが可能になる。従って、モジュールの
有無を判断しなければならないような各種の電子回路等
に本発明は広く採用できる。

【図面の簡単な説明】

【図１】本発明の搭載モジュールの識別回路ブロック図
である。

【図２】一般のマルチプロセッサシステムブロック図で
ある。

【図３】従来の搭載モジュールの識別器斜視図である。

【図４】本発明による符号化された識別情報である。

【図５】本発明の装置の動作タイミングチャートであ
る。

【符号の説明】

１１、１２ モジュール ３１〜３４ ソケット ２１、２２ 応答信号 ５１ 応答レジスタ ５２ 起動部 ５３ 識別部 ５４ 識別情報 ５５ トリガ信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基板上に、一定のトリガ信号を供給する
   と一定の応答信号を出力するモジュールを１個又は複数
   個搭載したものにおいて、 前記一定のトリガ信号を生成して、前記モジュール全て
   に供給する起動部と、 前記モジュール全ての出力する応答信号を受入れて符号
   化し、その結果から、搭載されたモジュールを識別する
   識別部を備えたことを特徴とする搭載モジュールの識別
   回路。