JPS5961184A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体薄膜を用いた薄膜ト２ンリスタ及びそ
の製造方法に関し、特にそのソース領域及びドレイン領
域の構造及びその製造方法に関する。

近年、半導体薄膜、特に多結晶シリコンあるい・は非晶
質シリコンなどのシリコン薄膜を用いた薄膜トランジス
タの研究開発が活発に行なわれている。これらの多くは
、薄膜トランジスタを用いてアクティブマトリックスパ
ネルを構成し、大面積大容量のフラットディスプレイを
実現することを目的としている。この場合、基板拠はガ
ラスなどの安価な透明絶縁基板を用いることが多い。こ
れは、アクティブマトリックスパネルのコスト全体の中
で基板のコストの比率が大きいため、これを低減させる
ためと、透明な基板を用いることによりディスプレイの
表示品質を高めるためである。

これらの仕様を満たすために、基板としてガラスが最も
一般的に用いられる。しかし、ガラスは耐熱性に欠け、
５００°Ｃ〜６００°Ｃ以上で用いることは不可能であ
る。したがって、ガラス上に形成する薄膜トランジスタ
の製造プロセスは、全工程ともこの温度以下で実現され
なくてはならない。

このため、優れた薄膜トランジスタを製造する上で、種
々の問題が生じてくる。その１つに、ソース領域及びド
レイン領域の構造及びその形成方法が挙げられる。以下
、従来の薄１摸トランジスタの構造及び製造方法を示し
た後、ソース領域及びドレイン領域の問題について詳し
く述べる。

第１図は従来の薄膜トランジスタの一般的な構造を示す
図面である。１０１はガラス基板、１０２は多結晶シリ
コン、非晶質シリコンなどの半導体ＨＩｉ膜である。１
０６はソース領域、１０４はドレイン領域であり、適当
な不純物が添加されてＰ型あるいはＮ型の導電性を有し
ている。１０５はゲート絶縁膜、１０６はゲート電極、
１０７は層間絶縁膜である。１０８はソース電極、１０
９はドレイン電極であり、それぞれソース領域１０３、
ドレイン領域１０４に接触している。このように、薄膜
トランジスタの構造は、基本的には単結晶シリコンを用
いた通常のＭＯ８型トランジスリス同じであり、動作機
構も酷似している。

第２図は、第１図に示した構造を有する薄膜トランジス
タの製造方法の一例を示す図面である。

まず、第２１テ（α）のようにガラス基板２０１上に半
導体薄膜２０２を堆積させる。次に第２図（ｂ）のよう
にゲート絶縁膜２０３を形成する。形成方法としては化
学気相成長（以下、ＯＶＤと記す。）法やプラズマＯＶ
Ｄ法あるいはスパッタ法などが用いられる。次に第２１
ｆｆｉ　（Ｃ）のようにゲート電極２０４を形成する。

これには多結晶シリコンなどの半導体薄膜あるいは金属
薄膜が用いられる。その後、第２１’Ｎ（ｄ）のように
イオン打ち込み法により適当な不純物を半導体薄膜２０
２中に導入し、ソース領域２０５及びドレイン領域２０
６を形成する。次に第２１Ｊ（ｅ）のように層間絶縁膜
２０７を堆積した後、コンタクトホール２０８を開口す
る。さらに、第２図（１）のようにソース電極２０９及
びドレイン電極２１０を形成して薄膜トランジスタは完
成する。

上述の例では、ソース領域及びドレイン領域の形成に際
して、イオン打込み法を用し）た力；、その他にも、熱
拡散を用いて不純物を導入する方法や不純物を含んだ半
導体薄膜を堆積させ、これをソース領域及びドレイン領
域として用いる方法などが知られている。

薄膜トランジスタのソース領域及びドレイン領域を形成
するに際して、その形成方法に要求される事項として次
の３点が挙げられる。

（１）　　ガラスの耐熱性が保証される範囲の低温（５
００〜６００℃以下）で不純物が導入できること。

（２）　　ゲート電極に対して自己整合的に形成される
こと。

（８）　　安価に形成できること。

（１）は前述の通′す、ガラス基板を用し）ることによ
り生じる制限である。（２）は寄生容量の減少を主な目
的とするものであり、特に大面積のアクティブマトリッ
クスパネルを実現する場合や、高速で動作する薄膜トラ
ンジスタを実現する場合に強く要求される。（３）は、
アクティブマトリックスノぐネルのコストを低減させる
ためであり、プロセスコストが高価になっては、安価な
ガラス基板を用いて低温で薄膜トランジスタを製造する
こと自体が無意味妬な゛ってしまう。

イオン打ち込み法は（１）ｅ　（２）の項目は満足する
が、装置が非常に高価であり（３）を満たさない。また
熱拡散法は（２）　、　（１）は満足するが一般に８０
０℃以上の温度を必要とし、（１）を満たさない。さら
に不純物を含んだ半導体薄膜を堆積させ、これをソース
領域及びドレイン領域として用いる方法は、（１）、（
３）は満足するがゲート電極に対して自己整合的に形成
することが難しく（３）の項目を満たすことはできない
。すなわち、従来のいずれの方法を用いても前記の３点
の項目を満足させることはできない。

本発明はこのような欠点を除去するものでありその目的
とするところは、低温で安価にしかも自己整合的に形成
できる新規なンース・ドレイン領域の形成方法及びその
薄膜トランジスタの構造を提供することにある。具体的
には、ソース領域及びドレイン領域が不純物としてイン
ジウムを含み、かつゲート１４１．極に対して自己整合
的に形成されたことを特徴とする薄膜トランジスタ、及
び半導体薄膜上にゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲ
ート電極に被覆された領域以外の前記ゲート絶縁膜を除
去する工程と、インジウムを含有する薄膜を堆積させる
工程と、前記インジウムを前記半導体薄膜中に拡散させ
る工程を含むことを特徴とする薄）夙トランジスタの製
造方法を提供する以下、実施例に基いて本発明の詳細な
説明する第３図は本発明による薄膜トランジスタの構造
の一例を示ず図面である。３０１はガラス基板、３０２
は一多結晶シリコン、非晶質シリコンなどの半導体薄膜
である。３０３はソース領域、３０４はドレイン領域で
あり、不純物としてインジウムが添加されている。イン
ジウムは３価の元素であるから、半導体薄膜中ではアク
セプタとして働きソース領域３０３及びドレイン領域３
０４はＰ型の導電性を有している。さらにソース領域３
０３及びドレイン領域３０４はゲート電極５０６に対し
て自己整合的に形成されている。・３０５はゲート絶縁
膜、３０７は層間絶縁膜である。３０Ｂはソース電極、
３ｏ９はドレイン電極であり、それぞれソース領域３ｏ
３．ドレイン領域３０４に接触している。

これよりわかるように、本発明による薄膜トランジスタ
は、ソース領域３０３及びドレイン領域５０４が不純物
としてインジウムを含み、かつゲート電８ｉｉ３０５に
対して自己整合的に形成されたことを特徴とするもので
ある。

第４図は本発明による薄膜トランジスタの製造方法の一
例を示す図面である。まず、第４図（ａ）のように、ガ
ラス基板４０１上に半導体薄膜４０２を形成した後、ゲ
ート絶縁膜４０３を堆積させ、さらにゲート電極４０４
を形成する。ここまでの製造方法は従来と同様である。

次に、第４図Ｃｈ）のように、ゲート電極４０４に被覆
された領域以外のゲート絶縁膜４０３を除去する。この
とき、ゲー）％極４０４をマスクとして用いることがで
きる。次に、第４図（Ｃ）のように、インジウムを含有
する薄膜４０５を全面に堆積する。

その後３００℃前後の適当な熱処理を加えることにより
、簿膜４０５中に含有されたインジウムを半導体薄膜４
０２中に拡散させる。あるいは、基板を３００℃前後の
温度に加熱しながら薄膜４０５を堆積させても、同様に
インジウムを半導体薄膜４０２中に拡散させることがで
きる。インジウムは、リンやヒ素あるいはボロンなどと
異なり、低温で拡散し、かつ活性化する性質を有してい
る。したがって３００℃前後の温度でインジウムを拡散
させ、アクセプタとして働かせることが可能となる。こ
のようにして、不純物としてインジウムを含むソース領
域４０６及びドレイン領域４０７を形成する。なお、薄
膜４０５はインジウムを含有し、半導体薄膜４０２中に
拡散させることができるものであればいかなるものでも
構わないが、代表的なものとしては、酸化インジウム（
工ｎ、Ｏ８）やインジウムスズ酸化物（工Ｔｏ）などが
挙げられる。次に、第４図Ｃｄ）のようにインジウムを
含有する薄膜４０５を除去し、最後に、第４図（ｉのよ
うに層間絶縁膜４０８．ソース電極４０９．ドレイン電
極４１０を形成するこれよりわかるように、本発明によ
る薄膜トランジスタの製造方法は、半導体薄膜上にゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲー
ト電極を形成する工程と、前記ゲート電極に被覆された
領域以外の前記ゲート絶縁膜を除去する工程と、インジ
ウムを含有する薄膜を堆積させる工程と、前記インジウ
ムを前記半導体薄膜中に拡散させる工程を含むことを特
徴とするものである本発明によれば、前述したソース領
域及びドレイン−領域の形成に際して要求される３点の
事項をすべて満足させることができる。すなわち、３０
０℃程度の低温で不純物を導入することが可能となり、
ゲート電極に対して自己整合的にソース・ドレイン領域
を形成することが可能となり、さらにはイオン打ち込み
法などのように高価な装置を用いることなく安価に形成
することが可能となる。このように本発明は、従来の技
術では果し得なかった優れた効果を有するものである。

第５図は本発明による薄膜トランジスタ及びその製造方
法の別の実施例を示す図面である。まず、第５図（σ）
のように、ガラス基板５０１上に半導体薄膜５０２を形
）あした後、ゲート絶縁膜５０３を堆ＩＬ１１させ、さ
らにゲート電極５０４を形成する。次に、第５図Ｃｂ）
のように、ゲートｔｉｔ極５０４に被覆された領域以外
のゲート絶縁膜５０３を除去する。次に、第５図（Ｃ１
）のように、インジウムを含有する薄膜５０５を堆積さ
せる。堆ｑ１時あるいは堆積後に適当な加熱を与えるこ
とにより、Ｍ膜５０５中のインジウムを半導体薄膜５０
２中に拡散させ、ソース領域５０６及びドレイン領域５
０７を形成する。ここまでの製造方法は第４図に示した
先の実施例と同様である。その後、第５図Ｃｄ）のよう
に、薄膜５０５をバターニングしてソース電極５０８及
びドレインＮ極５０９を形成する。第４図に示した先の
実施例ではインジウムを含有する薄膜を除去し、新たに
ソース電極及びドレイン電極を形成しているが、第５図
に示す本実施例では、インジウムを含む薄膜を除去せず
、そのままソース電極及びドレイン電極として用いる。

インジウムを含有する薄膜、例えば工Ｔｏなどは、通常
、透明導電膜として用いられ、これをソース電極あるい
はドレイン電極としてそのまま利用できれば、アクティ
ブマトリックスパネルの構成としては非常に都合が良く
、工程の短縮化にもつながる。もちろん、さらに層間絶
縁膜を形成して配線層を追加することも可能である。本
発明の特徴は、不純物としてインジウムを用い、ゲート
電極に対して自己整合的にソース領域及びドレイン領域
を形成できることにあり、その他の部分について制限を
加えるものではない。

以上述べたように、本発明はゲート電極に対して自己整
合的にソース領域及びドレイン領域を形成し、しかもそ
の不純物を低温でかつ安価に導入することができるとい
う、ガラス基板上に簿膜トランジスタを形成する上で極
めて優れた効果を有するものである。

【図面の簡単な説明】

第１図は従来の薄膜トランジスタの構造を示す図である
。 第２図は、第１図に示した従来の薄膜トランジスタの製
造方法を示す図である。 第６図は本発明による薄膜トランジスタの構造を示す図
である。 第４図は第３図に示した本発明による薄膜トランジスタ
の製造方法を示す図である。 第５図は本発明による薄膜トランジスタの製造方法の第
２の実施例を示す図である。 以　　上 出願人　株式会社開訪精工舎 代理人　弁理士　Ｍ上　　務 第１図 Ｊρコ 、島／ 第４図 Ｄゾ 第５図

Claims (2)

【特許請求の範囲】
1. （１）　　半導体薄膜を用い、ソース電極とドレイン電
   極とゲート電極を備えた薄膜トランジスタにおいて、前
   記ソース電極に接したソース領域、及び前記ドレイン電
   極に接したドレイン領域は、不純物としてインジウムを
   含み、かつ前記ゲート電極に対して自己整合的に形成さ
   れたことを特徴とする薄膜トランジスタ。
2. （２）　　半導体薄膜上にゲート絶縁膜を形成する工程
   と、前記ゲート絶縁膜上にゲート電極を形成する工程と
   、前記ゲート電極に被覆された領域以外の前記ゲート絶
   縁膜を除失する工程と、インジウムを含有する薄膜を堆
   積させる工程と、前記インジウムを前記半導体薄膜中に
   拡散させる工程を含むことを特徴とする薄膜トランジス
   タの製造方法。