JPS5961184A - Thin film transistor and its manufacturing method - Google Patents

Thin film transistor and its manufacturing method

Info

Publication number
JPS5961184A
JPS5961184A JP57171463A JP17146382A JPS5961184A JP S5961184 A JPS5961184 A JP S5961184A JP 57171463 A JP57171463 A JP 57171463A JP 17146382 A JP17146382 A JP 17146382A JP S5961184 A JPS5961184 A JP S5961184A
Authority
JP
Japan
Prior art keywords
thin film
indium
film
electrode
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57171463A
Other languages
Japanese (ja)
Inventor
Hiroyuki Oshima
弘之 大島
Toshimoto Kodaira
小平 寿源
Toshihiko Mano
真野 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP57171463A priority Critical patent/JPS5961184A/en
Publication of JPS5961184A publication Critical patent/JPS5961184A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To introduce an impurity at a low temperature at a low cost by making indium contain in a source region and a drain region as the impurity and forming these regions to a gate electrode in a self-alignment manner. CONSTITUTION:A semiconductor thin-film 402 is formed on a glass substrate 401, a gate insulating film 403 is deposited, the gate electrode 404 is formed, the gate insulating film 403 except a region coated with the gate electrode 404 is removed, and a thin-film 405 containing indium is deposited on the whole surface. Indium made contain in the thin-film 405 is diffused in the semiconductor thin- film 402 through proper heat treatment. Or indium can be diffused in the semiconductor thin-film 402 in the same manner even when the thin-film 405 is deposited while heating the substrate. Accordingly, the source region 406 and the drain region 407 containing indium as the impurity are formed. The thin-film 405 containing indium is removed, and an inter-layer insulating film 408, a source electrode 409 and a drain electrode 410 are formed.

Description

【発明の詳細な説明】 本発明は、半導体薄膜を用いた薄膜ト2ンリスタ及びそ
の製造方法に関し、特にそのソース領域及びドレイン領
域の構造及びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thin film transistor using a semiconductor thin film and a method for manufacturing the same, and more particularly to a structure of a source region and a drain region thereof and a method for manufacturing the same.

近年、半導体薄膜、特に多結晶シリコンあるい・は非晶
質シリコンなどのシリコン薄膜を用いた薄膜トランジス
タの研究開発が活発に行なわれている。これらの多くは
、薄膜トランジスタを用いてアクティブマトリックスパ
ネルを構成し、大面積大容量のフラットディスプレイを
実現することを目的としている。この場合、基板拠はガ
ラスなどの安価な透明絶縁基板を用いることが多い。こ
れは、アクティブマトリックスパネルのコスト全体の中
で基板のコストの比率が大きいため、これを低減させる
ためと、透明な基板を用いることによりディスプレイの
表示品質を高めるためである。
In recent years, active research and development has been conducted on thin film transistors using semiconductor thin films, particularly thin film transistors using silicon thin films such as polycrystalline silicon and/or amorphous silicon. Most of these are aimed at constructing active matrix panels using thin film transistors to realize large-area, large-capacity flat displays. In this case, an inexpensive transparent insulating substrate such as glass is often used as the substrate. This is to reduce the cost of the substrate, which accounts for a large proportion of the total cost of an active matrix panel, and to improve the display quality of the display by using a transparent substrate.

これらの仕様を満たすために、基板としてガラスが最も
一般的に用いられる。しかし、ガラスは耐熱性に欠け、
500°C〜600°C以上で用いることは不可能であ
る。したがって、ガラス上に形成する薄膜トランジスタ
の製造プロセスは、全工程ともこの温度以下で実現され
なくてはならない。
To meet these specifications, glass is most commonly used as the substrate. However, glass lacks heat resistance,
It is impossible to use it above 500°C to 600°C. Therefore, all steps in the manufacturing process for thin film transistors formed on glass must be performed at temperatures below this temperature.

このため、優れた薄膜トランジスタを製造する上で、種
々の問題が生じてくる。その1つに、ソース領域及びド
レイン領域の構造及びその形成方法が挙げられる。以下
、従来の薄1摸トランジスタの構造及び製造方法を示し
た後、ソース領域及びドレイン領域の問題について詳し
く述べる。
For this reason, various problems arise in manufacturing excellent thin film transistors. One of them is the structure of the source region and drain region and the method of forming the same. Hereinafter, the structure and manufacturing method of a conventional thin transistor will be described, and then the problems of the source region and drain region will be described in detail.

第1図は従来の薄膜トランジスタの一般的な構造を示す
図面である。101はガラス基板、102は多結晶シリ
コン、非晶質シリコンなどの半導体HIi膜である。1
06はソース領域、104はドレイン領域であり、適当
な不純物が添加されてP型あるいはN型の導電性を有し
ている。105はゲート絶縁膜、106はゲート電極、
107は層間絶縁膜である。108はソース電極、10
9はドレイン電極であり、それぞれソース領域103、
ドレイン領域104に接触している。このように、薄膜
トランジスタの構造は、基本的には単結晶シリコンを用
いた通常のMO8型トランジスリス同じであり、動作機
構も酷似している。
FIG. 1 is a drawing showing the general structure of a conventional thin film transistor. 101 is a glass substrate, and 102 is a semiconductor HIi film made of polycrystalline silicon, amorphous silicon, or the like. 1
06 is a source region, and 104 is a drain region, which are doped with appropriate impurities and have P-type or N-type conductivity. 105 is a gate insulating film, 106 is a gate electrode,
107 is an interlayer insulating film. 108 is a source electrode, 10
9 is a drain electrode, and the source region 103,
It is in contact with the drain region 104. As described above, the structure of the thin film transistor is basically the same as a normal MO8 type transistor using single crystal silicon, and the operating mechanism is also very similar.

第2図は、第1図に示した構造を有する薄膜トランジス
タの製造方法の一例を示す図面である。
FIG. 2 is a drawing showing an example of a method for manufacturing a thin film transistor having the structure shown in FIG.

まず、第21テ(α)のようにガラス基板201上に半
導体薄膜202を堆積させる。次に第2図(b)のよう
にゲート絶縁膜203を形成する。形成方法としては化
学気相成長(以下、OVDと記す。)法やプラズマOV
D法あるいはスパッタ法などが用いられる。次に第21
ffi (C)のようにゲート電極204を形成する。
First, a semiconductor thin film 202 is deposited on a glass substrate 201 as in the 21st Te (α). Next, a gate insulating film 203 is formed as shown in FIG. 2(b). Formation methods include chemical vapor deposition (hereinafter referred to as OVD) and plasma OV.
The D method or the sputtering method is used. Then the 21st
A gate electrode 204 is formed as shown in ffi (C).

これには多結晶シリコンなどの半導体薄膜あるいは金属
薄膜が用いられる。その後、第21’N(d)のように
イオン打ち込み法により適当な不純物を半導体薄膜20
2中に導入し、ソース領域205及びドレイン領域20
6を形成する。次に第21J(e)のように層間絶縁膜
207を堆積した後、コンタクトホール208を開口す
る。さらに、第2図(1)のようにソース電極209及
びドレイン電極210を形成して薄膜トランジスタは完
成する。
A semiconductor thin film such as polycrystalline silicon or a metal thin film is used for this purpose. After that, as shown in No. 21'N(d), appropriate impurities are added to the semiconductor thin film 20 by ion implantation.
2, the source region 205 and the drain region 20
form 6. Next, as in No. 21J(e), after depositing an interlayer insulating film 207, a contact hole 208 is opened. Furthermore, as shown in FIG. 2(1), a source electrode 209 and a drain electrode 210 are formed to complete the thin film transistor.

上述の例では、ソース領域及びドレイン領域の形成に際
して、イオン打込み法を用し)た力;、その他にも、熱
拡散を用いて不純物を導入する方法や不純物を含んだ半
導体薄膜を堆積させ、これをソース領域及びドレイン領
域として用いる方法などが知られている。
In the above example, when forming the source region and the drain region, ion implantation (ion implantation method) is used; other methods include introducing impurities using thermal diffusion and depositing a semiconductor thin film containing impurities. A method of using this as a source region and a drain region is known.

薄膜トランジスタのソース領域及びドレイン領域を形成
するに際して、その形成方法に要求される事項として次
の3点が挙げられる。
When forming the source region and drain region of a thin film transistor, the following three points are required for the formation method.

(1)  ガラスの耐熱性が保証される範囲の低温(5
00〜600℃以下)で不純物が導入できること。
(1) Low temperature within the range that guarantees the heat resistance of glass (5
Impurities can be introduced at temperatures below 00 to 600°C.

(2)  ゲート電極に対して自己整合的に形成される
こと。
(2) Be formed in a self-aligned manner with respect to the gate electrode.

(8)  安価に形成できること。(8) It can be formed at low cost.

(1)は前述の通′す、ガラス基板を用し)ることによ
り生じる制限である。(2)は寄生容量の減少を主な目
的とするものであり、特に大面積のアクティブマトリッ
クスパネルを実現する場合や、高速で動作する薄膜トラ
ンジスタを実現する場合に強く要求される。(3)は、
アクティブマトリックスノぐネルのコストを低減させる
ためであり、プロセスコストが高価になっては、安価な
ガラス基板を用いて低温で薄膜トランジスタを製造する
こと自体が無意味妬な゛ってしまう。
(1) is a limitation caused by the use of a glass substrate as described above. The main objective of (2) is to reduce parasitic capacitance, and this is particularly strongly required when realizing a large-area active matrix panel or when realizing a thin film transistor that operates at high speed. (3) is
This is to reduce the cost of the active matrix channel, and if the process cost becomes expensive, it becomes pointless to manufacture thin film transistors at low temperatures using inexpensive glass substrates.

イオン打ち込み法は(1)e (2)の項目は満足する
が、装置が非常に高価であり(3)を満たさない。また
熱拡散法は(2) 、 (1)は満足するが一般に80
0℃以上の温度を必要とし、(1)を満たさない。さら
に不純物を含んだ半導体薄膜を堆積させ、これをソース
領域及びドレイン領域として用いる方法は、(1)、(
3)は満足するがゲート電極に対して自己整合的に形成
することが難しく(3)の項目を満たすことはできない
。すなわち、従来のいずれの方法を用いても前記の3点
の項目を満足させることはできない。
The ion implantation method satisfies items (1)e and (2), but the equipment is very expensive and does not satisfy item (3). In addition, the thermal diffusion method satisfies (2) and (1), but generally has a
It requires a temperature of 0°C or higher and does not satisfy (1). Furthermore, methods of depositing a semiconductor thin film containing impurities and using this as a source region and a drain region are (1), (
Although item 3) is satisfied, item (3) cannot be satisfied because it is difficult to form it in a self-aligned manner with respect to the gate electrode. That is, no matter which conventional method is used, the above three items cannot be satisfied.

本発明はこのような欠点を除去するものでありその目的
とするところは、低温で安価にしかも自己整合的に形成
できる新規なンース・ドレイン領域の形成方法及びその
薄膜トランジスタの構造を提供することにある。具体的
には、ソース領域及びドレイン領域が不純物としてイン
ジウムを含み、かつゲート141.極に対して自己整合
的に形成されたことを特徴とする薄膜トランジスタ、及
び半導体薄膜上にゲート絶縁膜を形成する工程と、前記
ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲ
ート電極に被覆された領域以外の前記ゲート絶縁膜を除
去する工程と、インジウムを含有する薄膜を堆積させる
工程と、前記インジウムを前記半導体薄膜中に拡散させ
る工程を含むことを特徴とする薄)夙トランジスタの製
造方法を提供する以下、実施例に基いて本発明の詳細な
説明する第3図は本発明による薄膜トランジスタの構造
の一例を示ず図面である。301はガラス基板、302
は一多結晶シリコン、非晶質シリコンなどの半導体薄膜
である。303はソース領域、304はドレイン領域で
あり、不純物としてインジウムが添加されている。イン
ジウムは3価の元素であるから、半導体薄膜中ではアク
セプタとして働きソース領域303及びドレイン領域3
04はP型の導電性を有している。さらにソース領域3
03及びドレイン領域304はゲート電極506に対し
て自己整合的に形成されている。・305はゲート絶縁
膜、307は層間絶縁膜である。30Bはソース電極、
3o9はドレイン電極であり、それぞれソース領域3o
3.ドレイン領域304に接触している。
The present invention aims to eliminate such drawbacks, and its purpose is to provide a novel method for forming a source/drain region that can be formed inexpensively at low temperatures and in a self-aligned manner, and a structure of a thin film transistor using the same. be. Specifically, the source region and the drain region contain indium as an impurity, and the gate 141 . A thin film transistor characterized in that it is formed in a self-aligned manner with respect to a pole, and a step of forming a gate insulating film on a semiconductor thin film, a step of forming a gate electrode on the gate insulating film, and a step of forming a gate electrode on the gate electrode. A thin) thin transistor comprising the steps of: removing the gate insulating film in areas other than the covered region; depositing a thin film containing indium; and diffusing the indium into the semiconductor thin film. Hereinafter, the present invention will be described in detail based on embodiments, which provide a manufacturing method. FIG. 3 is a drawing that does not show an example of the structure of a thin film transistor according to the present invention. 301 is a glass substrate, 302
is a semiconductor thin film such as polycrystalline silicon or amorphous silicon. 303 is a source region, and 304 is a drain region, to which indium is added as an impurity. Since indium is a trivalent element, it acts as an acceptor in the semiconductor thin film, forming the source region 303 and the drain region 3.
04 has P-type conductivity. Furthermore, source area 3
03 and the drain region 304 are formed in a self-aligned manner with respect to the gate electrode 506. - 305 is a gate insulating film, and 307 is an interlayer insulating film. 30B is a source electrode,
3o9 is a drain electrode, and each source region 3o
3. It is in contact with drain region 304.

これよりわかるように、本発明による薄膜トランジスタ
は、ソース領域303及びドレイン領域504が不純物
としてインジウムを含み、かつゲート電8ii305に
対して自己整合的に形成されたことを特徴とするもので
ある。
As can be seen from this, the thin film transistor according to the present invention is characterized in that the source region 303 and the drain region 504 contain indium as an impurity and are formed in a self-aligned manner with respect to the gate electrode 8ii305.

第4図は本発明による薄膜トランジスタの製造方法の一
例を示す図面である。まず、第4図(a)のように、ガ
ラス基板401上に半導体薄膜402を形成した後、ゲ
ート絶縁膜403を堆積させ、さらにゲート電極404
を形成する。ここまでの製造方法は従来と同様である。
FIG. 4 is a drawing showing an example of a method for manufacturing a thin film transistor according to the present invention. First, as shown in FIG. 4(a), after forming a semiconductor thin film 402 on a glass substrate 401, a gate insulating film 403 is deposited, and then a gate electrode 404 is deposited.
form. The manufacturing method up to this point is the same as the conventional one.

次に、第4図Ch)のように、ゲート電極404に被覆
された領域以外のゲート絶縁膜403を除去する。この
とき、ゲー)%極404をマスクとして用いることがで
きる。次に、第4図(C)のように、インジウムを含有
する薄膜405を全面に堆積する。
Next, as shown in FIG. 4 (Ch), the gate insulating film 403 except the area covered by the gate electrode 404 is removed. At this time, the electrode 404 can be used as a mask. Next, as shown in FIG. 4(C), a thin film 405 containing indium is deposited over the entire surface.

その後300℃前後の適当な熱処理を加えることにより
、簿膜405中に含有されたインジウムを半導体薄膜4
02中に拡散させる。あるいは、基板を300℃前後の
温度に加熱しながら薄膜405を堆積させても、同様に
インジウムを半導体薄膜402中に拡散させることがで
きる。インジウムは、リンやヒ素あるいはボロンなどと
異なり、低温で拡散し、かつ活性化する性質を有してい
る。したがって300℃前後の温度でインジウムを拡散
させ、アクセプタとして働かせることが可能となる。こ
のようにして、不純物としてインジウムを含むソース領
域406及びドレイン領域407を形成する。なお、薄
膜405はインジウムを含有し、半導体薄膜402中に
拡散させることができるものであればいかなるものでも
構わないが、代表的なものとしては、酸化インジウム(
工n、O8)やインジウムスズ酸化物(工To)などが
挙げられる。次に、第4図Cd)のようにインジウムを
含有する薄膜405を除去し、最後に、第4図(iのよ
うに層間絶縁膜408.ソース電極409.ドレイン電
極410を形成するこれよりわかるように、本発明によ
る薄膜トランジスタの製造方法は、半導体薄膜上にゲー
ト絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲー
ト電極を形成する工程と、前記ゲート電極に被覆された
領域以外の前記ゲート絶縁膜を除去する工程と、インジ
ウムを含有する薄膜を堆積させる工程と、前記インジウ
ムを前記半導体薄膜中に拡散させる工程を含むことを特
徴とするものである本発明によれば、前述したソース領
域及びドレイン−領域の形成に際して要求される3点の
事項をすべて満足させることができる。すなわち、30
0℃程度の低温で不純物を導入することが可能となり、
ゲート電極に対して自己整合的にソース・ドレイン領域
を形成することが可能となり、さらにはイオン打ち込み
法などのように高価な装置を用いることなく安価に形成
することが可能となる。このように本発明は、従来の技
術では果し得なかった優れた効果を有するものである。
After that, by applying an appropriate heat treatment at around 300°C, the indium contained in the thin film 405 is removed from the semiconductor thin film 405.
Diffusion into 02. Alternatively, indium can be similarly diffused into the semiconductor thin film 402 by depositing the thin film 405 while heating the substrate to a temperature of around 300°C. Unlike phosphorus, arsenic, boron, etc., indium has the property of diffusing and activating at low temperatures. Therefore, it is possible to diffuse indium at a temperature of around 300° C. and make it work as an acceptor. In this way, a source region 406 and a drain region 407 containing indium as an impurity are formed. Note that the thin film 405 may be made of any material as long as it contains indium and can be diffused into the semiconductor thin film 402, but a typical material is indium oxide (
Examples thereof include indium tin oxide (N, O8) and indium tin oxide (T0). Next, the thin film 405 containing indium is removed as shown in FIG. 4 (Cd), and finally, the interlayer insulating film 408, source electrode 409, and drain electrode 410 are formed as shown in FIG. 4 (i). As described above, the method for manufacturing a thin film transistor according to the present invention includes a step of forming a gate insulating film on a semiconductor thin film, a step of forming a gate electrode on the gate insulating film, and a step of forming a gate insulating film on the semiconductor thin film, a step of forming a gate electrode on the gate insulating film, and a step of forming a gate insulating film on the semiconductor thin film. According to the present invention, which is characterized by comprising the steps of removing a gate insulating film, depositing a thin film containing indium, and diffusing the indium into the semiconductor thin film, the above-mentioned source It is possible to satisfy all three requirements when forming a region and a drain region, that is, 30
It is now possible to introduce impurities at a low temperature of around 0℃,
It becomes possible to form the source/drain regions in a self-aligned manner with respect to the gate electrode, and furthermore, it becomes possible to form them at low cost without using expensive equipment such as ion implantation. As described above, the present invention has excellent effects that could not be achieved with conventional techniques.

第5図は本発明による薄膜トランジスタ及びその製造方
法の別の実施例を示す図面である。まず、第5図(σ)
のように、ガラス基板501上に半導体薄膜502を形
)あした後、ゲート絶縁膜503を堆IL11させ、さ
らにゲート電極504を形成する。次に、第5図Cb)
のように、ゲートtit極504に被覆された領域以外
のゲート絶縁膜503を除去する。次に、第5図(C1
)のように、インジウムを含有する薄膜505を堆積さ
せる。堆q1時あるいは堆積後に適当な加熱を与えるこ
とにより、M膜505中のインジウムを半導体薄膜50
2中に拡散させ、ソース領域506及びドレイン領域5
07を形成する。ここまでの製造方法は第4図に示した
先の実施例と同様である。その後、第5図Cd)のよう
に、薄膜505をバターニングしてソース電極508及
びドレインN極509を形成する。第4図に示した先の
実施例ではインジウムを含有する薄膜を除去し、新たに
ソース電極及びドレイン電極を形成しているが、第5図
に示す本実施例では、インジウムを含む薄膜を除去せず
、そのままソース電極及びドレイン電極として用いる。
FIG. 5 is a drawing showing another embodiment of the thin film transistor and method of manufacturing the same according to the present invention. First, Figure 5 (σ)
After forming a semiconductor thin film 502 on a glass substrate 501, a gate insulating film 503 is deposited IL11, and a gate electrode 504 is further formed. Next, Fig. 5Cb)
The gate insulating film 503 except the area covered by the gate tit electrode 504 is removed as shown in FIG. Next, Figure 5 (C1
), a thin film 505 containing indium is deposited. By applying appropriate heating during deposition or after deposition, the indium in the M film 505 is converted into the semiconductor thin film 50.
2, the source region 506 and the drain region 5
07 is formed. The manufacturing method up to this point is the same as that of the previous embodiment shown in FIG. Thereafter, as shown in FIG. 5Cd), the thin film 505 is patterned to form a source electrode 508 and a drain N-pole 509. In the previous example shown in FIG. 4, the thin film containing indium was removed and new source and drain electrodes were formed, but in this example shown in FIG. 5, the thin film containing indium was removed. Instead, they are used as source and drain electrodes as they are.

インジウムを含有する薄膜、例えば工Toなどは、通常
、透明導電膜として用いられ、これをソース電極あるい
はドレイン電極としてそのまま利用できれば、アクティ
ブマトリックスパネルの構成としては非常に都合が良く
、工程の短縮化にもつながる。もちろん、さらに層間絶
縁膜を形成して配線層を追加することも可能である。本
発明の特徴は、不純物としてインジウムを用い、ゲート
電極に対して自己整合的にソース領域及びドレイン領域
を形成できることにあり、その他の部分について制限を
加えるものではない。
Thin films containing indium, such as To, are usually used as transparent conductive films, and if they can be used as source or drain electrodes, they are very convenient for active matrix panel configurations and can shorten the process. It also leads to Of course, it is also possible to further form an interlayer insulating film and add a wiring layer. A feature of the present invention is that the source region and the drain region can be formed in self-alignment with the gate electrode using indium as an impurity, and there are no restrictions on other parts.

以上述べたように、本発明はゲート電極に対して自己整
合的にソース領域及びドレイン領域を形成し、しかもそ
の不純物を低温でかつ安価に導入することができるとい
う、ガラス基板上に簿膜トランジスタを形成する上で極
めて優れた効果を有するものである。
As described above, the present invention provides a film transistor on a glass substrate in which a source region and a drain region can be formed in a self-aligned manner with respect to a gate electrode, and impurities can be introduced at low temperature and at low cost. It has extremely excellent effects in forming.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の薄膜トランジスタの構造を示す図である
。 第2図は、第1図に示した従来の薄膜トランジスタの製
造方法を示す図である。 第6図は本発明による薄膜トランジスタの構造を示す図
である。 第4図は第3図に示した本発明による薄膜トランジスタ
の製造方法を示す図である。 第5図は本発明による薄膜トランジスタの製造方法の第
2の実施例を示す図である。 以  上 出願人 株式会社開訪精工舎 代理人 弁理士 M上  務 第1図 Jρコ 、島/ 第4図 Dゾ 第5図
FIG. 1 is a diagram showing the structure of a conventional thin film transistor. FIG. 2 is a diagram showing a method of manufacturing the conventional thin film transistor shown in FIG. 1. FIG. 6 is a diagram showing the structure of a thin film transistor according to the present invention. FIG. 4 is a diagram showing a method of manufacturing the thin film transistor according to the present invention shown in FIG. 3. FIG. 5 is a diagram showing a second embodiment of the method for manufacturing a thin film transistor according to the present invention. Applicant: Kaiho Seikosha Co., Ltd. Agent Patent Attorney

Claims (2)

【特許請求の範囲】[Claims] (1)  半導体薄膜を用い、ソース電極とドレイン電
極とゲート電極を備えた薄膜トランジスタにおいて、前
記ソース電極に接したソース領域、及び前記ドレイン電
極に接したドレイン領域は、不純物としてインジウムを
含み、かつ前記ゲート電極に対して自己整合的に形成さ
れたことを特徴とする薄膜トランジスタ。
(1) In a thin film transistor using a semiconductor thin film and having a source electrode, a drain electrode, and a gate electrode, a source region in contact with the source electrode and a drain region in contact with the drain electrode contain indium as an impurity, and the A thin film transistor characterized in that it is formed in a self-aligned manner with respect to a gate electrode.
(2)  半導体薄膜上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上にゲート電極を形成する工程と
、前記ゲート電極に被覆された領域以外の前記ゲート絶
縁膜を除失する工程と、インジウムを含有する薄膜を堆
積させる工程と、前記インジウムを前記半導体薄膜中に
拡散させる工程を含むことを特徴とする薄膜トランジス
タの製造方法。
(2) forming a gate insulating film on a semiconductor thin film; forming a gate electrode on the gate insulating film; and removing the gate insulating film other than the region covered by the gate electrode. A method for manufacturing a thin film transistor, comprising the steps of: depositing a thin film containing indium; and diffusing the indium into the semiconductor thin film.
JP57171463A 1982-09-30 1982-09-30 Thin film transistor and its manufacturing method Pending JPS5961184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57171463A JPS5961184A (en) 1982-09-30 1982-09-30 Thin film transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57171463A JPS5961184A (en) 1982-09-30 1982-09-30 Thin film transistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JPS5961184A true JPS5961184A (en) 1984-04-07

Family

ID=15923572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57171463A Pending JPS5961184A (en) 1982-09-30 1982-09-30 Thin film transistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JPS5961184A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049669A (en) * 1983-08-26 1985-03-18 Sharp Corp Thin-film transistor and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6049669A (en) * 1983-08-26 1985-03-18 Sharp Corp Thin-film transistor and manufacture thereof

Similar Documents

Publication Publication Date Title
JP3628018B2 (en) Silicon pixel electrode
JPH01241862A (en) Manufacture of display device
JPH06267978A (en) Thin film transistor and manufacture thereof
US5989782A (en) Method for producing liquid crystal display device
US6043113A (en) Method of forming self-aligned thin film transistor
US6867076B2 (en) Liquid crystal display for preventing galvanic phenomenon
US20040087064A1 (en) Method of forming polysilicon thin film transistor
US20060033854A1 (en) Liquid crystal display device and fabrication method thereof
JPS5961184A (en) Thin film transistor and its manufacturing method
JPH0332231B2 (en)
JPH06169086A (en) Polycrystalline silicon thin film transistor
JPS6370576A (en) Thin-film transistor and manufacture thereof
JPH0543095B2 (en)
JPS60183770A (en) Thin film transistor
JPS62254467A (en) Manufacture of thin film transistor
JPH0425700B2 (en)
JPH04130735A (en) Manufacture of thin-film transistor
US6570183B1 (en) Liquid crystal display for preventing galvanic phenomenon
JPH07263704A (en) Thin film transistor and manufacturing method thereof
JPS5961183A (en) Manufacturing method of thin film transistor
JPH0411226A (en) Manufacture of display device
JPH02163971A (en) Semiconductor device and its manufacture
JPH0277159A (en) Thin film semiconductor element
JPH0330296B2 (en)
KR100709282B1 (en) Thin film transistor and manufacturing method