JPS5962936A - Bus common connecting system of plural microcomputer - Google Patents

Bus common connecting system of plural microcomputer

Info

Publication number
JPS5962936A
JPS5962936A JP17239382A JP17239382A JPS5962936A JP S5962936 A JPS5962936 A JP S5962936A JP 17239382 A JP17239382 A JP 17239382A JP 17239382 A JP17239382 A JP 17239382A JP S5962936 A JPS5962936 A JP S5962936A
Authority
JP
Japan
Prior art keywords
microcomputer
bus
data
ports
microcomputers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17239382A
Other languages
Japanese (ja)
Inventor
Hidemi Oe
大江 秀美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP17239382A priority Critical patent/JPS5962936A/en
Publication of JPS5962936A publication Critical patent/JPS5962936A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE:To connect plural computers to a common bus by transmitting a signal inhibiting the use of bus of an opposite device only when a signal representing the use of bus is not outputted from an opposite computer to prevent the simultaneous use of the use with a simple constitution. CONSTITUTION:The 1st and the 2nd microcomputers 1, 2 transmitting data mutually are provided with ports P14, P24 connecting a data bus DB in common, ports P15, P25 deciding the priority to the use of the bus DB, and ports P16, P26 and P17, P27 outputting a signal representing the usage state of the bus DB. The transmission of data is executed only when a signal representing the use of the bus DB is not generated from the opposite computer to the ports P16, P26, P17, P27. Further, when the use of the bus DB is generated, the port having higher priority transmits data according to the priority of the ports P15, P25 and the other computer waits for the processing until the data transmission is finished.

Description

【発明の詳細な説明】 本発明は複数個のマイクロコンピュータを用いるシステ
ムに於いて、データの相互利用を行なうために用いられ
るノ々ス共通接続方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a common connection system used for mutually using data in a system using a plurality of microcomputers.

近年、マイクロコンピュータの発達に伴なって各種装置
にこのマイクロコンピュータが使用されており、特に処
理データの多い装置あるいけ同時発生データの処理を必
要とする装置F7に於いては、複数のマイクロコンピユ
ータラ用いて処理することが行なわれている。この場合
、各マイクロコンピュータは相互に独立して作動するこ
とにより、それぞれのマイクロコンピュータが自己の担
当する外部デバイスを制御しているわけであるが、全体
としての制御動作を一体化する上で、マイクロコンピュ
ータ相互間に於いてデータの転送を行ないたい場合がし
ばしば生ずる。この際、マイクロコンピュータのデータ
ノ々スを互いに接続すれば良−ことになるが、データの
転送時以外に於いて不都合が生ずる5つまり、データの
転送時以外て於いては、データノ々スを同時に使用しな
い様にマイクロコンピュータ相互間に於いて高精度のタ
イミング調整が必要になる。そして、このタイミングの
調整は、それぞれのマイクロコンピュータが制御する外
部デノ々イスの数が少ない場合には良いが、外部デバイ
スの数が多い場合にはこのタイミング調整が極めて複雑
なものとなり、極端な場合にはタイミング調整が不可能
となる。
In recent years, with the development of microcomputers, microcomputers have been used in various devices, and in particular, in devices that process a large amount of data or devices that require processing of data that occurs simultaneously, multiple microcomputers are used. Treatment is carried out using In this case, each microcomputer controls the external device it is responsible for by operating independently of each other, but in order to unify the control operations as a whole, There often arise cases in which it is desired to transfer data between microcomputers. In this case, it would be fine if the data nodes of the microcomputers were connected to each other, but this would cause an inconvenience at times other than when transferring data5. High-precision timing adjustment is required between the microcomputers so that they are not used. This timing adjustment is good when the number of external devices controlled by each microcomputer is small, but when there are many external devices, this timing adjustment becomes extremely complicated and extremely difficult. In such cases, timing adjustment becomes impossible.

従って、本発明による目的は、2個のマイクロコンピュ
ータを相互接続する場合に於けるノSスの共通使用を防
止する複数マイクロコンピュータのノ々ス共通接続方式
を提供することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a common connection system for a plurality of microcomputers that prevents common use of a node when two microcomputers are interconnected.

以下、図面を用いて詳細に説明する。Hereinafter, a detailed explanation will be given using the drawings.

第1図は本発明に、よる複数マイクロコンピュータのノ
々ス共通接続方式の一実施例を示す回路図である。同図
に於いて1,2は相互にデータの転送を必要とする第1
.第2マイクロコンピユータであって、自己の担当する
端末をコントロールするコントロール信号を発生するポ
ートpH〜P13 + P21〜P23 と、データバ
スDBが共通に接続されるポートFf’nPz 、 P
’24と、データノ々スDBの使用に対する優先順位を
設定するポートP16 + P2Rと、データバスT)
Bの使用中を示−f (g号°゛OHを入力するポート
P16 ! P2Oト、ポートの使用中を示す信号゛1
″を発生するポートPI7 、 PI3とを備えている
。そ17て、この場合に於いては第1マイクロコンピユ
ータ1を第2マイクロコンピユータ2に対して優先順位
を高くするために、第1マイクロコンピユータ1のポー
トPt5f’:i:アースに接続されてパ0#となって
おり、捷ブ杜第2マイクロコンピュータ2のポートP2
5は電源+Vに接続されてパ1#となってイル。また、
第1マイクロコンピユータ1と第2マイクロコンピユー
タ2のパス接続用のホード群P141 P24は互いに
データノ々スDBによって共通に接続されており、この
データノ々スDBニ図示しない第1.第2マイクロコン
ピユータ1.2がそれぞれ担当する端末群X、Yがそれ
ぞれ接続されている。寸だ、第1マイクロコンピユータ
1のポートP17は第2マイクロコンピユータ2のポー
トP26に接続され、第2マイクロコンピユータ2のポ
ートP27は第1マイクロコンピユータ1のポートP1
6に接続されている。
FIG. 1 is a circuit diagram showing an embodiment of a common connection method for a plurality of microcomputers according to the present invention. In the figure, 1 and 2 are the first nodes that require mutual data transfer.
.. Ports pH~P13+P21~P23, which are the second microcomputer and generate control signals to control the terminals that it is in charge of, and ports Ff'nPz and P to which the data bus DB are commonly connected.
'24, port P16 + P2R that sets the priority for the use of data bus DB, and data bus T)
Indicates that port B is in use.
In this case, in order to give the first microcomputer 1 a higher priority than the second microcomputer 2, 1 port Pt5f':i: Connected to ground and becomes P0#, port P2 of the second microcomputer 2
5 is connected to the power supply +V and becomes P1#. Also,
The first microcomputer 1 and second microcomputer 2's path connection host groups P141 to P24 are commonly connected to each other by a data node DB. Terminal groups X and Y respectively handled by the second microcomputer 1.2 are connected. Port P17 of the first microcomputer 1 is connected to port P26 of the second microcomputer 2, and port P27 of the second microcomputer 2 is connected to port P1 of the first microcomputer 1.
6.

以下、上記構成による動作を第2図に示すフローチャー
トを用いて説、明する。こCで、第1マイクロコンピユ
ータ1がデータバスL)Bヲ使用するに際してfl−t
、tず第2図に示すステップST、に於いてポートPI
6の状態を判別する。そして、CのポートP16に第2
マイクロコンピユータ2のポートP27からデータノ々
スDBの使用中を示す0”信号が供給されている場合に
は、その使用が終了する寸で待機する。そして、ステッ
プST、に於ける判別がノ〜となった場合には、第2マ
イクロコンピユータ2によるデータバスD Bの使用が
終了したものとしてステップST2に移行する。ステッ
プ3 l112に於いては、第1マイクロコンピユータ
1がポートP17を°゛0”にセットすることによって
データノ々スDBの使用を第2マイクロコンピユータ2
に対して示す。
The operation of the above configuration will be explained and explained below using the flowchart shown in FIG. Here, when the first microcomputer 1 uses the data bus L)B, fl-t
, t In step ST shown in FIG. 2, the port PI
Determine the state of 6. Then, the second
If a 0" signal indicating that the data DB is in use is being supplied from the port P27 of the microcomputer 2, the system waits until the use of the data DB is about to end. Then, the determination in step ST is If so, it is assumed that the second microcomputer 2 has finished using the data bus DB, and the process moves to step ST2.In step 3 l112, the first microcomputer 1 sets the port P17 to 0. ” to disable the use of the data database on the second microcomputer 2.
shown against.

そして、このステップsT2の処理が終了したならば、
ステップST3に移行してポートP16を判別すること
によシ、第1.第2マイクロコンピュータ1,2が同時
にデータノ々スDBを使用する動作が実行されるのを防
止する。つまり、ステップST3に於いてポートP+6
がo”にセットされている場合には、データバスDBの
同時使用となるために、ステップsT4に移行して優先
111i 位の判別を行なう。この場合、第1マイクロ
コンピユータlのポートPtsはアースに接続されて、
第1マイクロコンピユータ2に対して優先順位を高めて
いる。従って、ステップsT4に於いては、その判別結
果は必ずイエスとなってステップ5T11に移行するこ
とにより、データバスD Bの使用が行なわれて、ポー
トP■〜Ptaから発生されるコントロール信号とによ
って第1マイクロコンピユータ1が担当する端末〆に対
する各種制御あるいは第2マイクロコンピユータ2への
データ伝送が実行される。そして、このデータバスDB
の使用が終了したならば、ステップST6に於いてポー
) PI3 ヲ11”にセットすることにより、データ
ノ々スDBの使用が終了したことを示す信号を第2マイ
クロコンピユータ2に供給した後にエンドとなる。なお
、第1マイクロコンピユータ1 ノアートPss カ″
′IHにセットされていた場合には、ステップST4に
於ける判別がイエスとなってステップST7に移行する
。ステップST、に於いては、ポートF’tyのパ0”
セットをクリアして強制的に′1”にセットすることに
よシデータ/々スDBの使用してステップSTlに戻る
。従って、この場合に於いては、ポートP1.がul”
となって第1マイクロコンピユータ2のデータバスDB
の使用が終了しない限システップSTsへの移行、つま
シ第1マイクロコンピュータ1のデータノ々スDBの使
用・が行なえなくなり、これによって第1マイクロコン
ピユータ1が第2マイクロコンピユータ2に対してデー
タノ々スDBの使用優先度が低いものとなる。つ1す、
ポー) P、、が電源+Vに接続された第1図に示す第
2マイクロコンピユータ2の動作がこれと同一になる。
Then, once the process of step sT2 is finished,
By proceeding to step ST3 and determining the port P16, the first. This prevents the second microcomputers 1 and 2 from simultaneously using the data node DB. That is, in step ST3, port P+6
is set to o'', the data bus DB is used simultaneously, so the process moves to step sT4 to determine the priority 111i.In this case, the port Pts of the first microcomputer l is connected to the ground. connected to
It has a higher priority than the first microcomputer 2. Therefore, in step sT4, the determination result is always YES and the process moves to step 5T11, whereby data bus DB is used and control signals generated from ports P■ to Pta are used. Various controls for the terminals handled by the first microcomputer 1 or data transmission to the second microcomputer 2 are executed. And this data bus DB
When the use of the data DB is finished, in step ST6, the PI3 is set to 11'' to supply a signal indicating that the use of the data database is finished to the second microcomputer 2, and then the end signal is sent. In addition, the first microcomputer 1
If it is set to 'IH, the determination in step ST4 becomes YES and the process moves to step ST7. In step ST, the path of port F'ty is
By clearing the set and forcibly setting it to '1', the data/database DB is used and the process returns to step STl. Therefore, in this case, port P1.
As a result, the data bus DB of the first microcomputer 2
The transition to step STs and the use of the data nozzle DB of the first microcomputer 1 cannot be performed until the use of the first microcomputer 1 is completed. The usage priority of the DB will be low. 1s,
The operation of the second microcomputer 2 shown in FIG. 1 in which P, , and P are connected to the power supply +V is the same as this.

第3図は本発明による他の実施例を示す回路図であって
、第1図と同一部分は同一記号を用いて示しである。同
図に於いて第1図との相違点は、ポー1” Pis 、
 Pel+による優先順位の設定を除去し、第2マイク
ロコンピユータ2のポートP27から発生されるデータ
ノ々スD I3の使用を示す信号と第1マイクロコンピ
ユータ1のポートP、7から発生される信号の反転信号
に対する論理和を求めて第1マイクロコンピユータ1の
ポー) PI3に供給するオアゲート3を設けることに
よシ、第2マイクロコンピユータ1のデータノ々スDB
の使用に対する優先度を第2マイクロコンピユータ2に
対して高めたことである。
FIG. 3 is a circuit diagram showing another embodiment of the present invention, in which the same parts as in FIG. 1 are indicated using the same symbols. The differences in this figure from Figure 1 are: 1" Pis,
The priority setting by Pel+ is removed, and the signal indicating the use of the data node D I3 generated from port P27 of the second microcomputer 2 and the signal generated from ports P and 7 of the first microcomputer 1 are inverted. By providing an OR gate 3 that calculates the logical sum of the signals and supplies it to the port PI 3 of the first microcomputer 1, the data node DB of the second microcomputer 1 is provided.
This is because the second microcomputer 2 is given higher priority for use.

この様に構成された回路に於いて、第1.第2マイクロ
コンピュータ1,2がポー) PI3 +P27からデ
ータノ々スDBの使用を示す″′0″信号を発生すると
、オアゲート3の出力は1”となる。従って、第2マイ
クロコンピユータ2のポ)’ Pffi6は″O″とな
るが、第1マイクロコンピユータ1の、j9−トptg
は強制的に” 1 ”にセットされる。このために、両
マイクロコンピュータがデータ・々スI)13の使用を
同時に要求した場合には、オアゲート3により優先順位
が強制的に附与されることになる。なお、この場合に於
ける第1マイクロコンピユータ1の動作フローチャート
は第4図に示す様になシ、第2マイクロコンピユータ2
も同様なものとなる。
In the circuit configured in this way, the first. When the second microcomputers 1 and 2 generate a ``0'' signal indicating the use of the data node DB from PI3 + P27, the output of the OR gate 3 becomes 1''. Therefore, the output of the second microcomputer 2 becomes 'Pffi6 becomes "O", but j9-toptg of the first microcomputer 1
is forcibly set to "1". For this reason, when both microcomputers request the use of the data bus I) 13 at the same time, priority is forcibly given to them by the OR gate 3. The operation flowchart of the first microcomputer 1 in this case is as shown in FIG.
will be the same.

以上説明した様に、本考案による複数マイクロコンピュ
ータのパス共通接続方式は、相手側ノマイクロコンピュ
ータからパスの使用を示ス信号が発、生されでいない時
のみノ々スの使用を示す信号を相手111j Oマイク
ロコンピュータに供給してノ々スの使用を禁止した後に
ノ々スの使用を実行し、両マイクロコンピュータが同時
にノ々スの使用を示寸信号を発生した場合には、予め定
めらiLでいる優先順位にしたがってパスの使用を実行
するものである。よって、複数マイクロコンピュータの
パスを共通接続した場合に於けるノ々スの同時g4Q用
を簡単なケ1−4成で確実に防止することが出来る優れ
た効果を有する。
As explained above, in the common path connection method for multiple microcomputers according to the present invention, a signal indicating the use of a path is generated only when a signal indicating the use of the path is not generated from the microcomputer on the other side. If Nonosu is used after prohibiting the use of Nonosu by supplying it to the other party's 111j O microcomputer, and both microcomputers simultaneously generate a signal indicating the use of Nonosu, the predetermined The path is used according to the priority order from iL to iL. Therefore, when the paths of a plurality of microcomputers are connected in common, simultaneous g4Q use of nodes can be reliably prevented with a simple configuration of 1-4.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による複数マイクロコンピュータのノ々
ス共通接続方式の一実施例を示す回路図、第2図td@
1図に示す回路の動作を示すフローチャート、第3図は
本発明による複数マイクロコンピュータのノ々ス井通接
続方式の他の実施例を示す回路図、第4図は第3図に示
す回路の動作を示すフローチャートである。 1・・・第1マイクロコンピユータ、2・・・第2マイ
クロコンピユータ、3・・・オアケ−)、I)B・・・
データノ々ス、X、Y・・・端末装置。 出願人  新日本電気株式会社
FIG. 1 is a circuit diagram showing an embodiment of the common connection method for multiple microcomputers according to the present invention, and FIG. 2 is a td@
1 is a flowchart showing the operation of the circuit shown in FIG. It is a flowchart showing the operation. 1...First microcomputer, 2...Second microcomputer, 3...Oracle), I) B...
Data nodes, X, Y...terminal devices. Applicant: ShinNippon Electric Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] (1)ノ々スによって共通接続された第1.第2マイク
ロコンピユータを有するシステムに於いテ、前記第1.
第2マイクロコンピユータは相手方のマイクロコンピュ
ータからノ々スノ使用を示す信号が発生されていない場
合にのみノセスを介して端末または他方のマイクロコン
ピュータへのデータ伝送を実行し、ノ々スの使用を示す
信号が同時に発生された場合には、予め定められた優先
順位の高い方のマイクロコンピュータがノ々スを先に使
用するとともに他方のマイクロコンピュータは優先順位
の高いマイクロコンピュータのノ々ス使用を示す信号が
断となるまで待欅することを特徴とする複数マイクロコ
ンピュータのノ々ス共通接続方式。
(1) The first . In the system having the second microcomputer, the first.
The second microcomputer transmits data to the terminal or the other microcomputer via the node only when the other microcomputer does not generate a signal indicating the use of the node, indicating the use of the node. If the signals are generated at the same time, the microcomputer with a predetermined higher priority uses the node first, and the other microcomputer indicates that the higher priority microcomputer is using the node. A common connection method for multiple microcomputers that waits until the signal is disconnected.
JP17239382A 1982-09-30 1982-09-30 Bus common connecting system of plural microcomputer Pending JPS5962936A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17239382A JPS5962936A (en) 1982-09-30 1982-09-30 Bus common connecting system of plural microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17239382A JPS5962936A (en) 1982-09-30 1982-09-30 Bus common connecting system of plural microcomputer

Publications (1)

Publication Number Publication Date
JPS5962936A true JPS5962936A (en) 1984-04-10

Family

ID=15941095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17239382A Pending JPS5962936A (en) 1982-09-30 1982-09-30 Bus common connecting system of plural microcomputer

Country Status (1)

Country Link
JP (1) JPS5962936A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59160222A (en) * 1983-03-01 1984-09-10 Omron Tateisi Electronics Co Data transferring system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5025143A (en) * 1973-06-20 1975-03-17
JPS52104830A (en) * 1976-02-28 1977-09-02 Shimadzu Corp Output control device for data processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5025143A (en) * 1973-06-20 1975-03-17
JPS52104830A (en) * 1976-02-28 1977-09-02 Shimadzu Corp Output control device for data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59160222A (en) * 1983-03-01 1984-09-10 Omron Tateisi Electronics Co Data transferring system

Similar Documents

Publication Publication Date Title
CN114647602B (en) Cross-chip access control method, device, equipment and medium
CN102724093A (en) Advanced telecommunications computing architecture (ATCA) machine frame and intelligent platform management bus (IPMB) connection method thereof
CN101924682B (en) ATCA (Advanced Telecommunications Computing Architecture) exchange system, method and communication device
EP3285173A1 (en) Cpu interconnecting apparatus, system and control method, control apparatus therefor
CN112995070B (en) Double-card switching system and method
JPS5962936A (en) Bus common connecting system of plural microcomputer
US20030018761A1 (en) Enhanced configuration of infiniband links
CN112069103A (en) Method and system for communication between multiple modules and host
TWI764621B (en) Smart nic and fpga firmware update management method for smart nic
EP3916947A1 (en) Charging circuit, charging method, terminal and computer storage medium
JPS61127251A (en) Subscriber protocol processing system
CN113918501B (en) Novel intelligent multi-point industrial internet remote input and output controller and method
CN211826942U (en) Communication control circuit and system
WO2019205637A1 (en) Data writing method, system, and device for integrated circuit chip, apparatus, and medium
JPS6227409B2 (en)
CN112099609A (en) Multi-node server power-on time sequence control system
JP7380403B2 (en) Information processing device and cooperation method
WO2019204982A1 (en) Data writing method, system, and device for integrated circuit chip, apparatus, and medium
US7269672B2 (en) Bus system design method, bus system, and device unit
JP2002024161A (en) Pci agent integrated circuit and communication method therefor
JPS61131057A (en) Serial i/o system
JPS63299633A (en) Data terminal communication system
CN114489716A (en) Substrate management controller, updating method thereof and connector
JPS63215237A (en) Polling communication circuit
JPS59177629A (en) Data transfer system