JPS5962977A - 積分形制御信号発生器 - Google Patents
積分形制御信号発生器Info
- Publication number
- JPS5962977A JPS5962977A JP17300282A JP17300282A JPS5962977A JP S5962977 A JPS5962977 A JP S5962977A JP 17300282 A JP17300282 A JP 17300282A JP 17300282 A JP17300282 A JP 17300282A JP S5962977 A JPS5962977 A JP S5962977A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- control signal
- signal generator
- integral type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は基準電圧の変化に対し、その出力が直線的に追
従する積分制御信号発生器に関する。
従する積分制御信号発生器に関する。
従来のこの種積分制御信号発生器は、第１図に示す如く
構成されている。以下図面について説明すると、基準電
圧５は抵抗２を介して演算増幅器１の差動入力端子に接
続されている。コンデンサ３および抵抗４は一端が前記
演算増幅器１の差動入力端子に接続され、他端は演算増
幅器１の出力に接続されるとともに積分制御信号発生器
の出力６１ と＠続されている。ここで全率”電圧５
の′「梶１王レベルをステップ的に変化させｆこ時の積
分形制御１言号光生器の出力６１ の出力特性は第２図
に示す様になる。
構成されている。以下図面について説明すると、基準電
圧５は抵抗２を介して演算増幅器１の差動入力端子に接
続されている。コンデンサ３および抵抗４は一端が前記
演算増幅器１の差動入力端子に接続され、他端は演算増
幅器１の出力に接続されるとともに積分制御信号発生器
の出力６１ と＠続されている。ここで全率”電圧５
の′「梶１王レベルをステップ的に変化させｆこ時の積
分形制御１言号光生器の出力６１ の出力特性は第２図
に示す様になる。
＠２図においてＡは基準電１ｆ５の電圧変化を示し月よ
積分形制御信号発生器の出力６１ の電−圧変化、即ち
出力′特性をポ才。基準電！−Ｅ５の電圧税化Ａはステ
５ブ的であるが、積分形制御１言号光生器の出力６１の
出力特性１３は指数関数的な変化である。
積分形制御信号発生器の出力６１ の電−圧変化、即ち
出力′特性をポ才。基準電！−Ｅ５の電圧税化Ａはステ
５ブ的であるが、積分形制御１言号光生器の出力６１の
出力特性１３は指数関数的な変化である。
追従の速度は抵抗２．コンデンサ３．抵抗４．基準電圧
５により決定される。
５により決定される。
従ってこのｍ積分形制御信号発生器にて得られる出力特
性Ｂを用いて、被制御装置等を運転する場合下記＋ＩＮ
ｌ〜（１））に示す欠点がＪ）つγこ。
性Ｂを用いて、被制御装置等を運転する場合下記＋ＩＮ
ｌ〜（１））に示す欠点がＪ）つγこ。
（ａｌ 出力特性が指数関数的であろ１こめ、被制御
装置の出力特性も指数関数的となり、最終の出力値に安
定するまでの所要時曲が長く、基準？？！■を手動設定
器にて調整する場合は何度も微調整を繰り返して、最適
を出力値を求めなくてはならない。
装置の出力特性も指数関数的となり、最終の出力値に安
定するまでの所要時曲が長く、基準？？！■を手動設定
器にて調整する場合は何度も微調整を繰り返して、最適
を出力値を求めなくてはならない。
（ｂｌ 被制御Ｉ１１装（ダの負荷に合わせて、その
追従速度を変える場合、抵抗２．コンデンサ３．抵抗４
は亙いの関連を考慮しながら選択しなければならない。
追従速度を変える場合、抵抗２．コンデンサ３．抵抗４
は亙いの関連を考慮しながら選択しなければならない。
本発明は、これらの欠点を除去し、基準電圧の変化に対
し、その出力がＩＢ線的に追従するとともに、抵抗分圧
器の設定値を可変するだけで、自由に追従速度を変える
ことができる積分形制御信号発生器を提供するものであ
る。
し、その出力がＩＢ線的に追従するとともに、抵抗分圧
器の設定値を可変するだけで、自由に追従速度を変える
ことができる積分形制御信号発生器を提供するものであ
る。
第３図は本発明の一実施例を示し、第１図と同一番号は
同一部品を示す。７は電圧比較器であり、その入力は積
分回路１０ の出力６２ と基準？ｌ！王５との′電圧
レベルを比較するように接続されている。
同一部品を示す。７は電圧比較器であり、その入力は積
分回路１０ の出力６２ と基準？ｌ！王５との′電圧
レベルを比較するように接続されている。
電圧比較器７の出力は緩衝増幅器８の入力に接続さｆ’
Ｌ、該緩衝増幅器の出力は抵抗分圧器９に接続されてい
る。抵抗分圧器９の出力は積分回路１０の入力に接続さ
れている。
Ｌ、該緩衝増幅器の出力は抵抗分圧器９に接続されてい
る。抵抗分圧器９の出力は積分回路１０の入力に接続さ
れている。
１１Ｌ王比較器７は積分回路１０ の出力６２ と基準
電圧５の電圧レベルを比較し、出力６２ の電圧レベル
が基準電圧５より低い場合は判定結果を（ＨＩＧＪとし
て出力する。
電圧５の電圧レベルを比較し、出力６２ の電圧レベル
が基準電圧５より低い場合は判定結果を（ＨＩＧＪとし
て出力する。
ま１こ出力６２の電圧レベルが基準電圧５より高い場合
は判定結果を（ＬＯＷ）として出力する。
は判定結果を（ＬＯＷ）として出力する。
緩衝増幅器８はは＼電ｔＡ電圧に等しい出力″電圧を得
ることができる１こめ、本発明による積分形制御信号発
生器に供給される′屯源電圧を（＋Ｖｃｃ）。
ることができる１こめ、本発明による積分形制御信号発
生器に供給される′屯源電圧を（＋Ｖｃｃ）。
（−Ｖｃりとすると、緩衝増幅器８は上述の（■ＩＧＩ
（Ｊ又は（ＬＯＷ）の入力を受けて、その出力は（−Ｖ
ｃり又は（＋Ｖｃりを出力することになる。抵抗分圧器
９は緩衝増幅器８の出力を受け、その出力を積分回路１
０ の入力へ送り出才。
（Ｊ又は（ＬＯＷ）の入力を受けて、その出力は（−Ｖ
ｃり又は（＋Ｖｃりを出力することになる。抵抗分圧器
９は緩衝増幅器８の出力を受け、その出力を積分回路１
０ の入力へ送り出才。
演算増幅器１．抵抗２．コンデンサ３により構成される
積分回路１０ の特性を示す一般式は下記の通りである
。
積分回路１０ の特性を示す一般式は下記の通りである
。
抵抗２を゛μ、コンデンサ３をＣ１抵抗２にｍｌれる電
流を１．抵抗分圧９の出力ＹＬ圧をα・Ｖｃｃ。
流を１．抵抗分圧９の出力ＹＬ圧をα・Ｖｃｃ。
出力６２ のＨＥレベルをｅＯとすると、（１）式に（
２）式を代入し、整理すると（３）式から積分回路１０
の出力６２ は積分回路１０の入力ＨＥとなるα−Ｖ
ｃｃの１へ性と逆方向に積分こ＼で基準電圧５をステッ
プ的に変化させ１こ時の出力特性を第４図に示す。
２）式を代入し、整理すると（３）式から積分回路１０
の出力６２ は積分回路１０の入力ＨＥとなるα−Ｖ
ｃｃの１へ性と逆方向に積分こ＼で基準電圧５をステッ
プ的に変化させ１こ時の出力特性を第４図に示す。
へは基準電Ｉ−Ｅ５の電圧変化を示し、Ｃは本発明によ
る積分形制御信号発生器の出力６２ の出力特性である
。
る積分形制御信号発生器の出力６２ の出力特性である
。
基準電圧５の電圧レベルをＶＲとすると、ｖｌをンｅＯ
の時は電圧比較器７の出力は（ＨＩＧＨ）であり、緩衝
増幅器８の出力は（−Ｖｃａ）である。抵抗分圧器９の
出力はα・（−Ｖａりとなり、積分回路１０は出力６２
の゛電圧レベルｅＯを上昇させるように積分動作を行う
。
の時は電圧比較器７の出力は（ＨＩＧＨ）であり、緩衝
増幅器８の出力は（−Ｖｃａ）である。抵抗分圧器９の
出力はα・（−Ｖａりとなり、積分回路１０は出力６２
の゛電圧レベルｅＯを上昇させるように積分動作を行う
。
わされる如く一定であり、直線的に上昇する。
ま１こＶＲ（ｅｏ の時は電圧比較器７の出力は（Ｌ
ＯｖＶ）であり、緩衝増幅回路８の出力は（＋ＶｃｃＪ
である。抵抗性ａＥ器９の出力はａ −ｖｃａとなり、
積分回路１０ は出力６２の屯−田レベルを下降させる
ように積分動作を行う６ｅｏ の下降の時間的な直線的
に下降する。
ＯｖＶ）であり、緩衝増幅回路８の出力は（＋ＶｃｃＪ
である。抵抗性ａＥ器９の出力はａ −ｖｃａとなり、
積分回路１０ は出力６２の屯−田レベルを下降させる
ように積分動作を行う６ｅｏ の下降の時間的な直線的
に下降する。
上述のように、本発明による積分形制御信号発生器は基
準電圧５の電圧レベルと積分回路１０の出力６２の電子
レベルとを電圧比較器７が常に電圧比較を行いその判定
結果により、緩衝増幅器８および抵抗分千器９を介して
、積分回路１０ に対し出力６２ の７１１ ｔｆレベ
ルを上昇させるか下降させろかのいずれかの指令を与え
る如く動作する。
準電圧５の電圧レベルと積分回路１０の出力６２の電子
レベルとを電圧比較器７が常に電圧比較を行いその判定
結果により、緩衝増幅器８および抵抗分千器９を介して
、積分回路１０ に対し出力６２ の７１１ ｔｆレベ
ルを上昇させるか下降させろかのいずれかの指令を与え
る如く動作する。
従って基準電圧５のステップ的変化に対して、出力６２
の出力特性は、（３）式が示す如く、上昇も下降も直
線的であり、しかも抵抗分圧器９の分圧比αを可変する
だけで自由に追従の速度を変えることができる。
の出力特性は、（３）式が示す如く、上昇も下降も直
線的であり、しかも抵抗分圧器９の分圧比αを可変する
だけで自由に追従の速度を変えることができる。
木晃明による積分形制御信号元生器を利用しｆこ被制御
装置は、手勧設疋器による調整が容易となるばかりでな
く、負荷に合わせて追従の速度を変えろ場合も抵抗分咥
器を可変するだけでよい。
装置は、手勧設疋器による調整が容易となるばかりでな
く、負荷に合わせて追従の速度を変えろ場合も抵抗分咥
器を可変するだけでよい。
まｆコ被制御装置の負荷にとっても、運転開始時や停止
時の特性が定速度上昇や定速度下降となり、無理なスト
レスがかからない等の効果がある。
時の特性が定速度上昇や定速度下降となり、無理なスト
レスがかからない等の効果がある。
第１Ｎは従来の積分形制御信号発生器の一例を示す結線
図、第２肉は第１図に示した装置の出力特性図、第３図
は本発明の実施例を示す結線図。 第４肉は本発明装置の出力特性図である。 ｌ・・・・・・演算増幅器、 ５・・・・・・基準電
圧６２・・・・・・出 力、 ７・・・・・・電
圧比較器。 ８・・・・・・緩衝増幅器、 ９・・・・・・抵抗分
圧器。 １２・・・・・・積分回路。 方 １ 百 大 ２ 目 呼閘
図、第２肉は第１図に示した装置の出力特性図、第３図
は本発明の実施例を示す結線図。 第４肉は本発明装置の出力特性図である。 ｌ・・・・・・演算増幅器、 ５・・・・・・基準電
圧６２・・・・・・出 力、 ７・・・・・・電
圧比較器。 ８・・・・・・緩衝増幅器、 ９・・・・・・抵抗分
圧器。 １２・・・・・・積分回路。 方 １ 百 大 ２ 目 呼閘
Claims (1)
- 抵抗、コンデンサ、演算増幅器からなる積分回路と該積
分回路出力と基準電圧とを比較する電圧比較器および該
電壬−比較器出力に接続され１こ緩衝増幅器とからなり
、前記緩衝増幅器出力を抵抗分圧器を介して前記積分回
路の入力とするとともに、積分回路出力を制御信号出力
とすることを特徴とする積分形制御信号発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300282A JPS5962977A (ja) | 1982-09-30 | 1982-09-30 | 積分形制御信号発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17300282A JPS5962977A (ja) | 1982-09-30 | 1982-09-30 | 積分形制御信号発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5962977A true JPS5962977A (ja) | 1984-04-10 |
Family
ID=15952363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17300282A Pending JPS5962977A (ja) | 1982-09-30 | 1982-09-30 | 積分形制御信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962977A (ja) |
-
1982
- 1982-09-30 JP JP17300282A patent/JPS5962977A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5827561B2 (ja) | 電磁変換器バイアス回路 | |
| JPS5911215B2 (ja) | 光受信回路 | |
| US4366432A (en) | Highly stable constant-voltage power source device | |
| JPS58149595A (ja) | 電流送信機 | |
| JPS5962977A (ja) | 積分形制御信号発生器 | |
| US2802063A (en) | Variable tone control circuit | |
| JP3188298B2 (ja) | メンバーシップ関数発生装置 | |
| US4144753A (en) | Circuit arrangement for determining physical parameters of flowing media by the ultrasonic method | |
| US4412189A (en) | Switchable signal compressor/signal expander | |
| JPH11186859A (ja) | 電圧−電流変換回路 | |
| US5471167A (en) | Circuit for use with a feedback arrangement | |
| SE450984B (sv) | Reglerkrets for att reglera separationsforhallandet av fm-stereodemoduleringsutsignal | |
| JPS60142411A (ja) | 定電圧電源回路 | |
| JPS6339124B2 (ja) | ||
| SU1298858A1 (ru) | Регул тор тембра | |
| JPS58225712A (ja) | 自動利得制御回路 | |
| JPS6238338Y2 (ja) | ||
| JP2944337B2 (ja) | レベル変換回路 | |
| SU953707A1 (ru) | Генератор линейно-измен ющегос напр жени | |
| JPS6316053B2 (ja) | ||
| JPS6127224Y2 (ja) | ||
| JP2625845B2 (ja) | 電圧制御減衰器 | |
| JPS62160808A (ja) | 積分回路 | |
| JPS59110211A (ja) | 利得制御回路 | |
| JPH0461412A (ja) | Ｐｉｎダイオード可変減衰器用リニアライザー回路 |