JPS5963738A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS5963738A JPS5963738A JP57174263A JP17426382A JPS5963738A JP S5963738 A JPS5963738 A JP S5963738A JP 57174263 A JP57174263 A JP 57174263A JP 17426382 A JP17426382 A JP 17426382A JP S5963738 A JPS5963738 A JP S5963738A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- polycrystalline silicon
- substrate
- dielectric isolation
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、誘電体分離基板の製造方法に係るもの、、で
１基板の反りの小さな誘電体分離基板の製造方法に関す
るものである。
１基板の反りの小さな誘電体分離基板の製造方法に関す
るものである。
半導体集積回路装置における素子の分離は、従−来、は
ＰＮ接合分離が用いられている。しかし、澤々の特性の
面で誘電体絶縁分離が有利であシ、この方法によって素
子を分離する技術について検討が重ねられている。
ＰＮ接合分離が用いられている。しかし、澤々の特性の
面で誘電体絶縁分離が有利であシ、この方法によって素
子を分離する技術について検討が重ねられている。
誘５電体絶縁分離技術にもいくつかの種類があるが、共
通する点は、素子を形成する単結晶シリコンの島の周囲
及び底轡を二酸化シリ５コンなどの飴縁体で覆うととも
に、単結晶シリコンの島を多結晶シリコン層によって支
持する構造となっている１、１ ことである。
通する点は、素子を形成する単結晶シリコンの島の周囲
及び底轡を二酸化シリ５コンなどの飴縁体で覆うととも
に、単結晶シリコンの島を多結晶シリコン層によって支
持する構造となっている１、１ ことである。
また、製造上では、異方性エツチングを利用して単結晶
シリコン基板、にＶ字形の溝を形成し、二酸化、シリコ
ンの誘電、体嘆、多結晶シリコン層を形成し、単結晶シ
リコンを研磨して誘電体膜を露出させるようにするもの
と、単結晶シリコン上に絶縁膜を形成しその上に多結晶
シリコン層を形放し、単結晶シリコンを研磨してから、
単結晶シリコンの一部を陽極酸化などによって絶縁物と
するものである。
シリコン基板、にＶ字形の溝を形成し、二酸化、シリコ
ンの誘電、体嘆、多結晶シリコン層を形成し、単結晶シ
リコンを研磨して誘電体膜を露出させるようにするもの
と、単結晶シリコン上に絶縁膜を形成しその上に多結晶
シリコン層を形放し、単結晶シリコンを研磨してから、
単結晶シリコンの一部を陽極酸化などによって絶縁物と
するものである。
上記のいずれの製法においても、多結晶シリコン層を通
常４００〜６００／Ａｍの厚みで形成しなければならな
い。これは、８１０ｔ４を１２００℃程度で分解して成
長させるが、熱膨張率の問題から、基板の反りの大きな
原因とたっている。すなわち、多結晶シリコン層を形成
すると多結晶シリコン側に反りが生じている。この基板
の反りは、後の研磨などの工程で単結晶シリコンの厚み
に差が生じ、また歩留の低下をもたらすなどの大きな問
題を生じる。
常４００〜６００／Ａｍの厚みで形成しなければならな
い。これは、８１０ｔ４を１２００℃程度で分解して成
長させるが、熱膨張率の問題から、基板の反りの大きな
原因とたっている。すなわち、多結晶シリコン層を形成
すると多結晶シリコン側に反りが生じている。この基板
の反りは、後の研磨などの工程で単結晶シリコンの厚み
に差が生じ、また歩留の低下をもたらすなどの大きな問
題を生じる。
基板の反りを防ぐための手段についても幾つかの方法が
考えられている。多結晶シリコンを多層に形成したり、
二酸化シリコン層を挾んだりするものであるが、これら
の手段によっても反りを完全に無くするととは困難であ
り、また、工数を多く必要とするなどの問題がある。
考えられている。多結晶シリコンを多層に形成したり、
二酸化シリコン層を挾んだりするものであるが、これら
の手段によっても反りを完全に無くするととは困難であ
り、また、工数を多く必要とするなどの問題がある。
本発明は、上記のような問題を消失して、反りの少ない
誘電体分離基板を得ることを特徴とする特にＶ字形の溝
を形成して得られる誘電体分離基板の製造方法の改良を
目的とするものである。
誘電体分離基板を得ることを特徴とする特にＶ字形の溝
を形成して得られる誘電体分離基板の製造方法の改良を
目的とするものである。
本発明による誘電体分離基板の製造方法においては、多
結晶シリコンの一部を陽極化成と酸化によってシリコン
酸化物に変化させ、そのときの体□積の変化を利用して
基板の反りを修正しようとするものである。
結晶シリコンの一部を陽極化成と酸化によってシリコン
酸化物に変化させ、そのときの体□積の変化を利用して
基板の反りを修正しようとするものである。
以下、図面に従って、本発明の実施例につき説明する。
第１図は本発明の実施例を示す正面断面図である。
単結晶シリコン基板１０の結晶面方位を（１００）面に
選択し、溝を形成する部分を除いて二酸化シリコン１１
のマスクを形成する（Ａ）。この単結晶シリコン基板１
００表面をエツチングするが、異方性エツチングによっ
てＶ字形の溝が形成される（１１９゜この溝が形成され
た表面を二酸化シリコン１２で覆う（＋：９゜このとき
、単結晶シリコン基板１０の裏面にも二酸化シリコン１
３の膜を形成しておくと良い。
選択し、溝を形成する部分を除いて二酸化シリコン１１
のマスクを形成する（Ａ）。この単結晶シリコン基板１
００表面をエツチングするが、異方性エツチングによっ
てＶ字形の溝が形成される（１１９゜この溝が形成され
た表面を二酸化シリコン１２で覆う（＋：９゜このとき
、単結晶シリコン基板１０の裏面にも二酸化シリコン１
３の膜を形成しておくと良い。
ここでシリコンを気相成長させると、二酸化シリコン１
２０表面には多結晶シリコン１４が成長する（功。この
多結晶シリコン１４の厚みは４００〜６００μｍとする
。なお、裏面の二酸化シリコン１３の表面にも薄く多結
晶シリコン１５が成長する。
２０表面には多結晶シリコン１４が成長する（功。この
多結晶シリコン１４の厚みは４００〜６００μｍとする
。なお、裏面の二酸化シリコン１３の表面にも薄く多結
晶シリコン１５が成長する。
裏面の多結晶シリコン１５を除去して、二酸化シリコン
１３を露出させる（埒。この二酸化シリコン１３を基準
面として多結晶シリコン１４の表面を研磨する（Ｆ）。
１３を露出させる（埒。この二酸化シリコン１３を基準
面として多結晶シリコン１４の表面を研磨する（Ｆ）。
多結晶シリコン１４の表面は凹凸が形成されているので
、とれを完全に除去するまで研磨する。
、とれを完全に除去するまで研磨する。
以上の工程については通常の誘電体分離基板の製造方法
と特に変った所はない。通常は、この後に、平坦となっ
た多結晶シリコンの表面を基準面として単結晶シリラン
基板の研磨の工程に移る。
と特に変った所はない。通常は、この後に、平坦となっ
た多結晶シリコンの表面を基準面として単結晶シリラン
基板の研磨の工程に移る。
しかし、本発明による誘電体分離基板の製造方法化させ
る工程が加わる。
る工程が加わる。
再び第１図に従って説明を続ける。
平坦となった多結晶シリコン１４の表面に窒化シリコン
１６の膜を形成し、この窒化シリコン１６の膜の一部を
エツチングして除去し、多結晶シリコン１４を露出させ
る（ｅ）。このとき裏面も窒化シリコン１７で覆ってお
くと良い。
１６の膜を形成し、この窒化シリコン１６の膜の一部を
エツチングして除去し、多結晶シリコン１４を露出させ
る（ｅ）。このとき裏面も窒化シリコン１７で覆ってお
くと良い。
窒化シリコン１６をマスクとして、多結晶シリコン１４
の中にｐｍ不純物としてボロンなどを注入または拡散す
る。これによって、多結晶シリコン１４０表面の一部と
その下の領域はＰ型領域１８となる（匂。このＰ型の不
純物を注入あるいは拡散するのは、次の工程の陽極化成
を容易にするためである。したがって、この工程は省略
することもできる。なお、Ｐ型領域の面積及び深さは、
必要に応じて任意にとることができる。
の中にｐｍ不純物としてボロンなどを注入または拡散す
る。これによって、多結晶シリコン１４０表面の一部と
その下の領域はＰ型領域１８となる（匂。このＰ型の不
純物を注入あるいは拡散するのは、次の工程の陽極化成
を容易にするためである。したがって、この工程は省略
することもできる。なお、Ｐ型領域の面積及び深さは、
必要に応じて任意にとることができる。
次に、この多結晶シリコンをフッ化水素中で陽極化成す
る。前記のＰ型の領域はこの陽極化成によって多孔質シ
リコン１９となる（１）。
る。前記のＰ型の領域はこの陽極化成によって多孔質シ
リコン１９となる（１）。
多孔質シリコンは酸化され易い性質を有しているので、
酸素雰囲気中で酸化すると二酸化シリコ゛ン２０に変化
する（Ｊ）。このとき、体積が増して、一部は表面に盛
り上がる形になる。また、横方向にも膨張する形になる
ので、多結晶シリコン１４を押し広げるようになる。し
たがって、この横方向の広がりによって基板の反りが修
正されるように、二酸化シリコン２０の形成される面積
及び深さを決めておくと良い。
酸素雰囲気中で酸化すると二酸化シリコ゛ン２０に変化
する（Ｊ）。このとき、体積が増して、一部は表面に盛
り上がる形になる。また、横方向にも膨張する形になる
ので、多結晶シリコン１４を押し広げるようになる。し
たがって、この横方向の広がりによって基板の反りが修
正されるように、二酸化シリコン２０の形成される面積
及び深さを決めておくと良い。
前記のように、酸化された多結晶シリコンの表面は平坦
でなくなるので、裏面の窒化シリコン１７ま念は二酸化
シリコン１６を基準面として二酸化シリコン２０を含む
多結晶シリコン１４を研磨して平坦とする（乃。
でなくなるので、裏面の窒化シリコン１７ま念は二酸化
シリコン１６を基準面として二酸化シリコン２０を含む
多結晶シリコン１４を研磨して平坦とする（乃。
最後に、多結晶シリコンの表面を基準面として単結晶シ
リコンを研磨して、７字形の溝に形成された二酸化シリ
コンの膜を露出させる。これによって、第２図のように
、単結晶シリコンの島が二酸化シリコンによって囲まれ
て誘電体で分離され、多結晶シリコンによって支持され
た誘電体分離基板が得られる。
リコンを研磨して、７字形の溝に形成された二酸化シリ
コンの膜を露出させる。これによって、第２図のように
、単結晶シリコンの島が二酸化シリコンによって囲まれ
て誘電体で分離され、多結晶シリコンによって支持され
た誘電体分離基板が得られる。
本発明によって誘電体分離基板を製造するにあたっては
、多結晶シリコン層を形成した後に、基板の反り量を測
定し、それに従って窒化シリコンの膜のパターンを決越
れば良い。また、陽極化成を行なう時間を調整すること
によって、二酸化シリコンの形成される面積を調整する
こともできる。
、多結晶シリコン層を形成した後に、基板の反り量を測
定し、それに従って窒化シリコンの膜のパターンを決越
れば良い。また、陽極化成を行なう時間を調整すること
によって、二酸化シリコンの形成される面積を調整する
こともできる。
本−発明によれば、多結晶シリコンの形成後に基板の反
りが修正できる。したがって、それぞれの基板の反りの
状態によって、任意の量の修正ができる。
りが修正できる。したがって、それぞれの基板の反りの
状態によって、任意の量の修正ができる。
また、多結晶シリコンの形成にあたって多層としたり、
多くの層を挾んだりする必要がないので、誘電体分離基
板を製造する工数を低減できる利点もある。
多くの層を挾んだりする必要がないので、誘電体分離基
板を製造する工数を低減できる利点もある。
第１図は本発明の実施例を示す正面断面図、第２図は本
発明により製造された誘電体分離基板の一例の正面断面
図を示す。 １０・・・・・・単結晶シリコン。 １１．１２．１３・・・・・・二酸化シリコン。 １４・・・・・・多結晶シリコン。 １６．１７・・・・・・窒化シリコン。 １８１・・・・・Ｐ型領域、 １９・・・・・・多孔
質シリコン。 ２０・・・・・・二酸化シリコン 特許出願人 自動計測技術研究組合 第 １ 晩 −）１ 昂２図
発明により製造された誘電体分離基板の一例の正面断面
図を示す。 １０・・・・・・単結晶シリコン。 １１．１２．１３・・・・・・二酸化シリコン。 １４・・・・・・多結晶シリコン。 １６．１７・・・・・・窒化シリコン。 １８１・・・・・Ｐ型領域、 １９・・・・・・多孔
質シリコン。 ２０・・・・・・二酸化シリコン 特許出願人 自動計測技術研究組合 第 １ 晩 −）１ 昂２図
Claims (1)
- 単結晶シリコン基板の一表面にＶ字形の溝を形威し、該
表面に誘電体膜を形成し、該誘電体膜上に多結晶シリコ
ン層を形成し、該単結晶シリコン基板を裏面から研磨し
て、骸誘電体膜によって分離されるとともに該多結晶シ
リコン層に支持された複数の単結晶シリコンの島を形成
する誘電体分離基板の製造方法において、該多結晶シリ
コン層の一部を陽極化成して多孔質化した後に該多孔質
化した多結晶シリコンをシリコン酸化物とすることを特
徴とする誘電体分離基板の製造方法。 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57174263A JPS5963738A (ja) | 1982-10-04 | 1982-10-04 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57174263A JPS5963738A (ja) | 1982-10-04 | 1982-10-04 | 誘電体分離基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963738A true JPS5963738A (ja) | 1984-04-11 |
| JPS6244417B2 JPS6244417B2 (ja) | 1987-09-21 |
Family
ID=15975575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57174263A Granted JPS5963738A (ja) | 1982-10-04 | 1982-10-04 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963738A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382551A (en) * | 1993-04-09 | 1995-01-17 | Micron Semiconductor, Inc. | Method for reducing the effects of semiconductor substrate deformities |
-
1982
- 1982-10-04 JP JP57174263A patent/JPS5963738A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382551A (en) * | 1993-04-09 | 1995-01-17 | Micron Semiconductor, Inc. | Method for reducing the effects of semiconductor substrate deformities |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244417B2 (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408386A (en) | Method of manufacturing semiconductor integrated circuit devices | |
| US4193836A (en) | Method for making semiconductor structure | |
| JPH0799239A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US3829889A (en) | Semiconductor structure | |
| JP2750163B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
| US3974006A (en) | Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate | |
| JPS5963738A (ja) | 誘電体分離基板の製造方法 | |
| US3531857A (en) | Method of manufacturing substrate for semiconductor integrated circuit | |
| JPS6343887B2 (ja) | ||
| CA1059647A (en) | Method of preparing dielectric insulator separated substrate for semiconductor integrated circuits | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6244416B2 (ja) | ||
| JPS6244412B2 (ja) | ||
| JPS6244415B2 (ja) | ||
| JPS58197740A (ja) | 集積回路用基板の製造方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPS59167029A (ja) | 半導体装置の製造方法 | |
| JPS6293954A (ja) | 誘電体分離基板の製造方法 | |
| JPS6221269B2 (ja) | ||
| JPS5840337B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6244413B2 (ja) | ||
| JPH0212854A (ja) | 誘電体分離型半導体集積回路基板の製造方法 | |
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JPS5839026A (ja) | 半導体装置及びその製造方法 | |
| JPS6152983B2 (ja) |