JPS5963836A - 通信制御処理装置の制御方式 - Google Patents
通信制御処理装置の制御方式Info
- Publication number
- JPS5963836A JPS5963836A JP57173223A JP17322382A JPS5963836A JP S5963836 A JPS5963836 A JP S5963836A JP 57173223 A JP57173223 A JP 57173223A JP 17322382 A JP17322382 A JP 17322382A JP S5963836 A JPS5963836 A JP S5963836A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- communication control
- command
- logical
- command word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔＠明の利用分野〕
本発明は、通信制御処理装置、特に、マイクロプロセッ
サによる制御が行われる通信制御処理装置の制御方式に
関するものである。
サによる制御が行われる通信制御処理装置の制御方式に
関するものである。
この釉通イｍ ｆｔ１ｌＪ御処理装置は、（１）装置全
体を制御するプロセッサ、（２）ホストデータ処理装置
側とのインタフェースを制御するインタフェース制御部
、（３）装置内の主記憶装置、（４）外部回線を制御す
る回線制御部を備えている。
体を制御するプロセッサ、（２）ホストデータ処理装置
側とのインタフェースを制御するインタフェース制御部
、（３）装置内の主記憶装置、（４）外部回線を制御す
る回線制御部を備えている。
このような通信制御処理装置においては、従来ホストデ
ータ処理装置側から、回線対応に読取ったコマンド語に
もとづいて処理が行なわれる。しかし、この方式でルー
プ通信システムなどのように、パケット多重化された少
数高速回線を制崗ノする場合、通信制御処理装置で同時
に処理できるコマンドは、回線の数だけとなシ、コマン
ドの同時処理能力が向上せず、スループットが制限され
るという問題がおこってきた。
ータ処理装置側から、回線対応に読取ったコマンド語に
もとづいて処理が行なわれる。しかし、この方式でルー
プ通信システムなどのように、パケット多重化された少
数高速回線を制崗ノする場合、通信制御処理装置で同時
に処理できるコマンドは、回線の数だけとなシ、コマン
ドの同時処理能力が向上せず、スループットが制限され
るという問題がおこってきた。
不発明の目的は、上記問題点を解決し、通信制御１処理
装置の同時処理コマンド数をふやし、それによって、デ
ータ転送スループットを向上できるようにした通信制御
処理装置の制御方式を提供することにある。
装置の同時処理コマンド数をふやし、それによって、デ
ータ転送スループットを向上できるようにした通信制御
処理装置の制御方式を提供することにある。
このような目的を達成するために、本発明においては、
ホストデータ処理装置からコマンド暗を回線対応でなく
、論理回線対応に受けとるようにしたことに特徴がある
。ここで、論理回線とは、伝送路によって接続されてい
る各計算機に複数存在する通信プロセス（プログラム）
相互の間に定義される論理的々（プログラム上の）回線
である。
ホストデータ処理装置からコマンド暗を回線対応でなく
、論理回線対応に受けとるようにしたことに特徴がある
。ここで、論理回線とは、伝送路によって接続されてい
る各計算機に複数存在する通信プロセス（プログラム）
相互の間に定義される論理的々（プログラム上の）回線
である。
通１ぎプロセス相互は、この論理回線を用いて、メツセ
ージの授受を行う。
ージの授受を行う。
通常、論理回線は、実回線１本に対して、５００程度は
定義できるので、本発明による通信制御処理装置は、実
回線が１本でも５００程度のコマンド暗を同時に処理で
きることになる。
定義できるので、本発明による通信制御処理装置は、実
回線が１本でも５００程度のコマンド暗を同時に処理で
きることになる。
以下、本発明の一実施例を図面を参照しつつ説明する。
第１図は、本発明の主たる適用システムである。
ループ通信システムの一例の構成を示す。
第１図において、１はホストデータ処理装置、２は通信
制御処理装置、３はループインタフェース装置、４はル
ープ通信路＼５は端末データ処理装置である。
制御処理装置、３はループインタフェース装置、４はル
ープ通信路＼５は端末データ処理装置である。
第２図は本発明に係る通信制御処理装置の一実施例の構
成を示す図である。
成を示す図である。
第２図において、６は通信制御処理装置２の全体の制御
を行うプロセッサ、７は通信制御処理装置２内の主配憶
装置であって、コマンド暗がホストデータ処理装置１側
から読取られて保持される装置、８はポストデータ処理
装置１とのインタフェース匍］（財）部、９は回線制御
部である。
を行うプロセッサ、７は通信制御処理装置２内の主配憶
装置であって、コマンド暗がホストデータ処理装置１側
から読取られて保持される装置、８はポストデータ処理
装置１とのインタフェース匍］（財）部、９は回線制御
部である。
回線を開側１するに当って、通信制御処理装置２はホス
ト・データ処理装置１側からコマンド暗をフェッチして
、主記憶装置７上に保持しておいて、当該コマンド暗に
対応して処理を進める。
ト・データ処理装置１側からコマンド暗をフェッチして
、主記憶装置７上に保持しておいて、当該コマンド暗に
対応して処理を進める。
ループ通信路４で接続されたホストデータ処理装置１、
端末データ処理装置ｉ５等の計算機には、複数の通信プ
ロセスが存在し、それらの間には、前述の論理回線が定
義されている。論理回線には、番号（≠１〜÷５１１）
が付されている。この論理回線番号は、径計算機内でユ
ニークに付される。
端末データ処理装置ｉ５等の計算機には、複数の通信プ
ロセスが存在し、それらの間には、前述の論理回線が定
義されている。論理回線には、番号（≠１〜÷５１１）
が付されている。この論理回線番号は、径計算機内でユ
ニークに付される。
ホストデータ処理装置１は、コマンド暗に、発１ｈ論理
回線管号と着信論理回＃ｊＩ番号を指定して１、ＦＭ侶
制＠ｊ処理装置２を一動する。
回線管号と着信論理回＃ｊＩ番号を指定して１、ＦＭ侶
制＠ｊ処理装置２を一動する。
通信制御処理装置２のプロセッサ６は、ホストデータ処
理装置１からインタフェース８経由で、コマンド暗をフ
ェッチし、論理回線番号対応に主記憶装置７に保持する
。以下の処理は、このコマンド暗に対応して進める。
理装置１からインタフェース８経由で、コマンド暗をフ
ェッチし、論理回線番号対応に主記憶装置７に保持する
。以下の処理は、このコマンド暗に対応して進める。
この方式によれば、コマンド暗は、論理回線対応に並列
に処理することができる。
に処理することができる。
この方式で、コマンド暗の保持に必要な主記憶装置７の
秤量が、多く必要になるとき、例えば、５００Ｘ５０＝
、２５０００ バイト程度も必要となシ笑用的でない
ときには、次に述べる工夫を行う。
秤量が、多く必要になるとき、例えば、５００Ｘ５０＝
、２５０００ バイト程度も必要となシ笑用的でない
ときには、次に述べる工夫を行う。
まず、第３図に示すように、主記憶装置７に設けられた
コマンド語保持エリア１１を、２つの部分に分ける。第
１の部分は、論理回線対応に設ける論理回線制御テーブ
ル（必要メモリ容量は、論理回線あたシ２〜４バイト）
１２であシ、第２の部分はコマンド語格納エリア１３で
あり、ホストデータ処理装置１からフェッチしたコマン
ド暗を、この格納エリア１３に保持する（ワークエリア
も含め１コマンド語あたシ５０）くイト程度必要）。
コマンド語保持エリア１１を、２つの部分に分ける。第
１の部分は、論理回線対応に設ける論理回線制御テーブ
ル（必要メモリ容量は、論理回線あたシ２〜４バイト）
１２であシ、第２の部分はコマンド語格納エリア１３で
あり、ホストデータ処理装置１からフェッチしたコマン
ド暗を、この格納エリア１３に保持する（ワークエリア
も含め１コマンド語あたシ５０）くイト程度必要）。
コマンド語格納エリア１３のコマンド語対応のエリアを
物理チャネルと呼ぶ（本実施例では１２８）。物理チャ
ネルには、物理チャネル番号と呼ぶ順序番号が付されて
いる。一方、論理回線制御テーブル１２は、物理チャネ
ルとの対応付けを処理するもので、論理回線毎におかれ
、論理回層番号によって識別される。
物理チャネルと呼ぶ（本実施例では１２８）。物理チャ
ネルには、物理チャネル番号と呼ぶ順序番号が付されて
いる。一方、論理回線制御テーブル１２は、物理チャネ
ルとの対応付けを処理するもので、論理回線毎におかれ
、論理回層番号によって識別される。
第４図は論理回線制御テーブル１２の一例を示すもので
、論理回線が使われているかどうか等を示すｉｌＪｔＭ
＋フラグと物理チャネルの番号とからなっている。
、論理回線が使われているかどうか等を示すｉｌＪｔＭ
＋フラグと物理チャネルの番号とからなっている。
また、第５図はコマンド語の構成例を示すもので、メツ
セージの送１２％受他指令等のコマンドと、元侶論理回
巌喬号と、着信１ｉｌｆｉ１哩回線番号と、ホストデー
タ処理装置１の主記憶装置のメモリアドレスと、転送デ
ータバイト数とからなっている。
セージの送１２％受他指令等のコマンドと、元侶論理回
巌喬号と、着信１ｉｌｆｉ１哩回線番号と、ホストデー
タ処理装置１の主記憶装置のメモリアドレスと、転送デ
ータバイト数とからなっている。
さらに、第６図（ａ）および（ｂ）は通信制御処理装置
での制御の一例のフローを示すものである。
での制御の一例のフローを示すものである。
以下、通信制御処理装置の動作につき第６図を参照しな
がら詳細に説明する。
がら詳細に説明する。
コマンド語の７エツチに先立って、未使用の物理チャネ
ル１３があるかどうかが調べられ（第６図（ａ）のブロ
ック２１）、未使用の物理チャネル１３があれは、その
うちの１つをとシ出す（第６図（ａ）のブロック２２）
。このとシ出した物理チャネルの番号をｊとする。
ル１３があるかどうかが調べられ（第６図（ａ）のブロ
ック２１）、未使用の物理チャネル１３があれは、その
うちの１つをとシ出す（第６図（ａ）のブロック２２）
。このとシ出した物理チャネルの番号をｊとする。
次に、ボストデータ処理装置１から、コマンド飴を７エ
ツチし、あらかじめとシ出してあった番号ｊの物理チャ
ネル１３−ｊにセットする。この後、コマンド語が調べ
られ、コマンド語に指定された論理回ＩＭ番号Ｘに相当
する。論理回線制御テーブル１２−Ｘに、物理チャネル
の番号ｊをセットする（第６図（ａ）のブロック２３）
。しかる後、フェッチしたコマンド語の処理を、この物
理チャネル１３−ｊを用いて行う。
ツチし、あらかじめとシ出してあった番号ｊの物理チャ
ネル１３−ｊにセットする。この後、コマンド語が調べ
られ、コマンド語に指定された論理回ＩＭ番号Ｘに相当
する。論理回線制御テーブル１２−Ｘに、物理チャネル
の番号ｊをセットする（第６図（ａ）のブロック２３）
。しかる後、フェッチしたコマンド語の処理を、この物
理チャネル１３−ｊを用いて行う。
まず、コマンド語の中のコマンドをと９出し、コマンド
が送信かを判定する（第６図（ａ）のブロック２４）。
が送信かを判定する（第６図（ａ）のブロック２４）。
送１百の場合、コマンド語に定義されたメモリアドレス
を用いて、ホストデータ処理装置１よシ、メツセージを
インタフェース８経出で、主記憶装置ニアに転送する（
＠６図（ａ）のブロック２５）。次に、このメツセージ
に心安な制御情報（これには、発１ぎ論理回線番号、層
化論理回ｆｆｓ贅号が含まれる。）を付加した後（第６
図（ａ）のブロック２６）、回線料１ｉ１１！部９を通
して、ループインタフェース装置３に送出する（第６図
（ａ）のブロック２７）。
を用いて、ホストデータ処理装置１よシ、メツセージを
インタフェース８経出で、主記憶装置ニアに転送する（
＠６図（ａ）のブロック２５）。次に、このメツセージ
に心安な制御情報（これには、発１ぎ論理回線番号、層
化論理回ｆｆｓ贅号が含まれる。）を付加した後（第６
図（ａ）のブロック２６）、回線料１ｉ１１！部９を通
して、ループインタフェース装置３に送出する（第６図
（ａ）のブロック２７）。
コマンドが受領でめった場合は、物理チャネルのステー
タスを受信状態にして、メツセージの到眉を待つ（第６
図（ａ）のブロック２８）。
タスを受信状態にして、メツセージの到眉を待つ（第６
図（ａ）のブロック２８）。
メツセージが到漬すると、受領メツセージの開側ｊヘッ
ダ（Ｃセットされている論理回ａ番号Ｘから、“まず市
場Ｘの論理回線制御テーブル１２−ｘをたどり（ｔｉ６
図［有］）のブロック３１）、そこに定義されている物
理チャネル番号ｊをとり出す（第６図（ｂ）のブロック
３す。しかる後、この物理チャネル番号ｊよυ、番号ｊ
の物理チャネル１３−ｊをたどる（第６図（ｂ）のブロ
ック３３）。以下の処理は、この物理チャネル１３−ｊ
に保持されているコマンド飴を解釈することによって行
われる。すなわち、コマンド語に定義されたメモリアド
レスによって、受信メツセージを格納すべきホストデー
タ処理装置１のメモリ位置を知り、そこへ、受１ぎメツ
セージを転送する（第６図（ｂ）のブロック３４）。
ダ（Ｃセットされている論理回ａ番号Ｘから、“まず市
場Ｘの論理回線制御テーブル１２−ｘをたどり（ｔｉ６
図［有］）のブロック３１）、そこに定義されている物
理チャネル番号ｊをとり出す（第６図（ｂ）のブロック
３す。しかる後、この物理チャネル番号ｊよυ、番号ｊ
の物理チャネル１３−ｊをたどる（第６図（ｂ）のブロ
ック３３）。以下の処理は、この物理チャネル１３−ｊ
に保持されているコマンド飴を解釈することによって行
われる。すなわち、コマンド語に定義されたメモリアド
レスによって、受信メツセージを格納すべきホストデー
タ処理装置１のメモリ位置を知り、そこへ、受１ぎメツ
セージを転送する（第６図（ｂ）のブロック３４）。
本発明の実施例によれば、ホストデータ処理装置からの
コマンド語は、回線に対してではなく、論理回線に対し
て作用するようになされるので、回線の数が少くても、
同時処理できるコマンドの語数は多くとれ、スルーブツ
トも向上する。例えは、ループ通信の如き、回線が１本
の場合にも、１２８程度の同時処理コマンド数が得られ
る。
コマンド語は、回線に対してではなく、論理回線に対し
て作用するようになされるので、回線の数が少くても、
同時処理できるコマンドの語数は多くとれ、スルーブツ
トも向上する。例えは、ループ通信の如き、回線が１本
の場合にも、１２８程度の同時処理コマンド数が得られ
る。
また、コマンド語保持エリアを２つの部分に分け、ホス
トデータ処理装置には５１１のコマンド語を保持できる
ようにみせるが、実際の保持エリアは１２８飴分とする
方式によシ、ホストデータ処理装置とのインタフェース
を単純にしつつ、コマンド語保持のために必要となる通
信制御処理装置の主起″１；は装置の容量を少くするこ
とができる。
トデータ処理装置には５１１のコマンド語を保持できる
ようにみせるが、実際の保持エリアは１２８飴分とする
方式によシ、ホストデータ処理装置とのインタフェース
を単純にしつつ、コマンド語保持のために必要となる通
信制御処理装置の主起″１；は装置の容量を少くするこ
とができる。
具体例では、５１１ Ｘ５Ｏ−（５１１Ｘ４＋１２８Ｘ
５０）＝１７１０６ バイト少くすることができる。
５０）＝１７１０６ バイト少くすることができる。
以上述べたように、本発明によれば、通信制御処理装置
の同時処理コマンド数を増加し、それに□ よって、デ
ータ転送スルーブツトを向上できる。
の同時処理コマンド数を増加し、それに□ よって、デ
ータ転送スルーブツトを向上できる。
第１図は本発明を適用するループ通信システムの一列の
構成を示す図、第２図は不発明に係る通悟制醐ｊ処理装
置の一例の構成を示す図、第３図は本発明の中心となる
コマンド語保持エリアの一例の構成を、示す図、第４図
は論理回線制御テーブルの一例の構成を示す図、第５図
はコマンド飴の−し０の構成を示す図、第６図は本発明
による処理の流れの一例を示すフローチャートである。 １・・・ホストデータ処理装置、２・・・通信制御処理
装置内、６・・・プロセッサ、７・・・主記憶装置、１
１・・・コマンド語保持エリア、１２・・・論理回線ｆ
！ｊｌｌ 神テープ囁１図 猪 ２ 図 −ｉ−−−−）Ｚ −− 第 ３ 図 第４ 図 遁 ５６ １５ ６ 図 （久う■ ２ 図（
υ
構成を示す図、第２図は不発明に係る通悟制醐ｊ処理装
置の一例の構成を示す図、第３図は本発明の中心となる
コマンド語保持エリアの一例の構成を、示す図、第４図
は論理回線制御テーブルの一例の構成を示す図、第５図
はコマンド飴の−し０の構成を示す図、第６図は本発明
による処理の流れの一例を示すフローチャートである。 １・・・ホストデータ処理装置、２・・・通信制御処理
装置内、６・・・プロセッサ、７・・・主記憶装置、１
１・・・コマンド語保持エリア、１２・・・論理回線ｆ
！ｊｌｌ 神テープ囁１図 猪 ２ 図 −ｉ−−−−）Ｚ −− 第 ３ 図 第４ 図 遁 ５６ １５ ６ 図 （久う■ ２ 図（
υ
Claims (1)
- 【特許請求の範囲】 １、複数の通信プロセスを持つ処理装置を伝送路により
相互に接続してネットワークを構成するために設けられ
、ホスト処理装置から読取った ゛コマンド語を格納す
る記憶装置を備えた通信制御処理装置において、上記通
信プロセス相互間に定義される論理的な伝送路である論
理回線対応に上記コマンド語を上記ホスト処理装置から
受は取シ、複数の論理回線の通信制御を並列に行うよう
にしたことを特徴とする制御方式。 ２、 前記コマンド語を保持する主記憶装置のエリアを
２つの部分に分け、片方には論理回線対応の制御テーブ
ルを格納し、他方には、コマンド語を格納すると共に、
論理回線対応テーブルと、コマンド語格納エリアとの対
応をとるようにしたことを特徴とする請求範囲第１項の
通信制御処理装置の制御方式。 ３、 前記コマンド語格納エリアの空があれは、前記ホ
スト処理装置から新しいコマンド語を取シ出し、空がな
けれは、新しいコマンド語の散り出しを一時停止するこ
とを特徴とする請求範囲第１項の通信制御処理装置の制
砥方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173223A JPH0616638B2 (ja) | 1982-10-04 | 1982-10-04 | 通信制御処理装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173223A JPH0616638B2 (ja) | 1982-10-04 | 1982-10-04 | 通信制御処理装置の制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963836A true JPS5963836A (ja) | 1984-04-11 |
| JPH0616638B2 JPH0616638B2 (ja) | 1994-03-02 |
Family
ID=15956413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173223A Expired - Lifetime JPH0616638B2 (ja) | 1982-10-04 | 1982-10-04 | 通信制御処理装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616638B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140742A (en) * | 1980-03-10 | 1981-11-04 | Ibm | Processor mutual communication system |
| JPS56149853A (en) * | 1980-04-23 | 1981-11-19 | Fujitsu Ltd | Control memory access system of communication control unit |
| JPS5789127A (en) * | 1980-11-25 | 1982-06-03 | Nec Corp | Controlling system for input-output instruction |
-
1982
- 1982-10-04 JP JP57173223A patent/JPH0616638B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140742A (en) * | 1980-03-10 | 1981-11-04 | Ibm | Processor mutual communication system |
| JPS56149853A (en) * | 1980-04-23 | 1981-11-19 | Fujitsu Ltd | Control memory access system of communication control unit |
| JPS5789127A (en) * | 1980-11-25 | 1982-06-03 | Nec Corp | Controlling system for input-output instruction |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0616638B2 (ja) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0097674B1 (en) | Interface processor unit | |
| US5907684A (en) | Independent channel coupled to be shared by multiple physical processing nodes with each node characterized as having its own memory, CPU and operating system image | |
| EP0365731B1 (en) | Method and apparatus for transferring messages between source and destination users through a shared memory | |
| EP0082200B1 (en) | Processor facilities for integrated packet and voice switching | |
| US5751951A (en) | Network interface | |
| US4419728A (en) | Channel interface circuit providing virtual channel number translation and direct memory access | |
| US5909546A (en) | Network interface having support for allowing remote operations with reply that bypass host computer interaction | |
| KR980013142A (ko) | 비동기 전송 방식 통신 네트워크, 시스템 처리 성능 및 메모리 이용 증진 방법 | |
| JPH03130863A (ja) | 制御要素転送システム | |
| EP0496177A1 (en) | Method of transmitting data by buffer chaining between a host computer and a communication controller | |
| JPS6336586B2 (ja) | ||
| US5347514A (en) | Processor-based smart packet memory interface | |
| US7895239B2 (en) | Queue arrays in network devices | |
| GB1316807A (en) | Data processing system input-output | |
| JPS5897944A (ja) | 複数マイクロプロセツサ間デ−タ転送方式 | |
| JPS62261249A (ja) | 回線アダプタ | |
| JPS5963836A (ja) | 通信制御処理装置の制御方式 | |
| US4878197A (en) | Data communication apparatus | |
| EP0535284A1 (en) | Method and apparatus for extending the connection capability of a communication system | |
| US5210747A (en) | Communications controller for use with a computer and a plurality of isdn terminals | |
| US5842003A (en) | Auxiliary message arbitrator for digital message transfer system in network of hardware modules | |
| JPH0693685B2 (ja) | フレーム選択受信方法 | |
| JPS59146347A (ja) | プロセス間通信方式 | |
| JPS6151256A (ja) | 受信デ−タ転送制御方式 | |
| JPH0426262B2 (ja) |