JPS5963977A - Rectifier - Google Patents

Rectifier

Info

Publication number
JPS5963977A
JPS5963977A JP17364782A JP17364782A JPS5963977A JP S5963977 A JPS5963977 A JP S5963977A JP 17364782 A JP17364782 A JP 17364782A JP 17364782 A JP17364782 A JP 17364782A JP S5963977 A JPS5963977 A JP S5963977A
Authority
JP
Japan
Prior art keywords
phase
input
voltage
rectifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17364782A
Other languages
Japanese (ja)
Other versions
JPH0667196B2 (en
Inventor
Ryoji Saito
斉藤 亮治
Yoshio Suzuki
義雄 鈴木
Kazuhiro Senoo
妹尾 一宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP57173647A priority Critical patent/JPH0667196B2/en
Publication of JPS5963977A publication Critical patent/JPS5963977A/en
Publication of JPH0667196B2 publication Critical patent/JPH0667196B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce the harmonic component of a polyphase AC input current and to obtain a constant DC output having small ripple by controlling the conducting time of switching elements by a specific method so that the polyphase AC input current flows in the sinusoidal waveform. CONSTITUTION:A 3-phase AC input is applied through inductors Lu-Lw, capacitors Cu-Cw and rectifiers Rec1-Rec3 to converters G1-G3, and the outputs are applied through rectifying and smoothing circuits to a load F. Switching transistors Q1, Q'1 in the converters G1-G3 are respectively switched in high conversion frequency by the frequency of 3-phase AC. The energy produced at the output side at every period of the conversion frequency is controlled to be proportional to the product of the square of the 3-phase AC and the control amount, and proportional in the total energy produced from the respective phases of the control amount.

Description

【発明の詳細な説明】 不発、仰は多、相開流入力の周期よシも充分に短い周期
毎に多相変流の瞬時電圧値の2乗に比例する値とill
 ?Al mとのD1定の関係に依存するエネルギを出
力に得るAC−DC変換に関する。
[Detailed description of the invention] There are many failures and illuminations, and the period of the phase open current input is also a value proportional to the square of the instantaneous voltage value of the multiphase current transformation every sufficiently short period.
? It concerns an AC-DC conversion that obtains at the output an energy that depends on a constant D1 relationship with Al m.

多相交流入力、例えは商用の6相交流入力から所望の値
の直流電圧を得たい場合の従来の代表的なスイッチング
モードの整流装置としては第1図に示す様なものがある
。この従来の整流装置は各6相交流入力端子に直列に接
続されたインダクタLus Lv s Ly % 6個
の整流器D1〜D6から’&J)、3相交流入力を全波
整流する3相全波整流回路ReC1、この6相全波整流
回路の出力を平滑する平滑回路t−楢成するインダクタ
Ll とコンデンサC1、トランスTの1次巻1lli
lNl を介して互いにif列接続されたスイッチング
トランジスタQl  s Qx 、これらスイッチング
トランジスタのオフ13間に導通してトランスにおける
エネルギをコンデンサC1に流すダイオードD7 とD
B、トランスTの2次巻線N2の電圧を整流する整流器
D9、フライホイールダイオードDよ。、出力フィルタ
回路を(d成するインダクタL2 とコンデンサC2、
出力端子010′及び出力端子0.0′間の直流出力電
圧を一定にする様にスイッチングトランジスタQ1、Q
iをパルス幅制御する制御回路Conからなっている。
A conventional typical switching mode rectifier for obtaining a desired value of DC voltage from a multi-phase AC input, for example a commercial six-phase AC input, is shown in FIG. This conventional rectifier has an inductor connected in series to each 6-phase AC input terminal, and 6 rectifiers D1 to D6 to '&J), which performs full-wave rectification of the 3-phase AC input. Circuit ReC1, a smoothing circuit t for smoothing the output of this six-phase full-wave rectifier circuit, a smoothing inductor Ll, a capacitor C1, and a primary winding 1lli of the transformer T.
Switching transistors Ql s Qx are connected to each other in an if column via lNl, and diodes D7 and D conduct between the off-states of these switching transistors to allow energy in the transformer to flow into the capacitor C1.
B, a rectifier D9 that rectifies the voltage of the secondary winding N2 of the transformer T, and a flywheel diode D. , an inductor L2 and a capacitor C2, forming an output filter circuit (d),
Switching transistors Q1 and Q are used to keep the DC output voltage between output terminal 010' and output terminal 0.0' constant.
It consists of a control circuit Con that controls the pulse width of i.

斯かる従来の整流装置では6相交流入力音3相全波整流
回路1eciで監(ILした後にインダクタL1とコン
デンサC1とからなる平滑回路でもって平滑された直流
にしているので、最も電圧の高い相のダイオードを介し
ても相tパルス状電流が通流するために高調波成分を多
く含んでいる。整流回路1tea1に設けたインダクタ
Lu%Lv1Lwをもってしても少くとも低次の高W3
波成分は除去出来ない。この高調波成分は通信回路に一
導障害金与えてcwt−m動作させる大きな原因となる
ばかシでなく、同じ給を線に接続された周辺囲器にも悪
影響を与え′fcシ、多相変流の給電線の電力損失の増
大及び発電機との組合せでは発電機の電力損失の増加な
どによる容量の増大を招来する。また平滑用インダクタ
L1とコンデンサC1が必要であるという欠点がある。
In such a conventional rectifier, the 6-phase AC input sound is monitored by a 3-phase full-wave rectifier circuit (1eci) (after IL, the DC current is smoothed by a smoothing circuit consisting of an inductor L1 and a capacitor C1, so the highest voltage Since the phase T pulse current flows through the phase diode, it contains many harmonic components.Even with the inductor Lu%Lv1Lw provided in the rectifier circuit 1tea1, at least the low-order high W3
Wave components cannot be removed. These harmonic components not only cause single-conductivity interference to the communication circuit and cause cwt-m operation, but also have an adverse effect on surrounding equipment connected to the same feed line, such as 'fc-c' and multi-phase. This results in an increase in power loss in the variable current feeder line, and in combination with a generator, an increase in capacity due to an increase in power loss in the generator. Another drawback is that a smoothing inductor L1 and a capacitor C1 are required.

本発明はこの様な従来の欠点を除去するものであって、
対称の多相変流及び2相3i式の入力側とその一定負荷
?I−有するDC出力側においてはエネルギの流れの瞬
時値が一定になるという知見に基づき、多相交流入力電
流が正弦波状の波形で流れる様に各スイッチング素子の
導通期間を特定の方法で制御することによル、多相交流
入力電流の高繭波成分全低減し、且つリップル分の小さ
い一定の直流出力を得ることが出来ることを特徴として
いる。
The present invention eliminates these conventional drawbacks,
Symmetrical polyphase current transformation and 2-phase 3i type input side and its constant load? Based on the knowledge that the instantaneous value of the energy flow is constant on the DC output side with I-, the conduction period of each switching element is controlled in a specific manner so that the multiphase AC input current flows in a sinusoidal waveform. In particular, it is characterized in that it is possible to completely reduce the high wave component of the multiphase AC input current, and to obtain a constant DC output with a small ripple component.

対称負荷を有する対称n相交流装置(n≧6)において
は、入力側の瞬時電圧V・は、コ vj=jv□5in(ωt−2π(j−1)/n)町・
・(1)で表わされる。但しj=1.2.6、・・・・
・−n。
In a symmetrical n-phase AC device (n≧6) with a symmetrical load, the instantaneous voltage V on the input side is:
・Represented by (1). However, j=1.2.6,...
・-n.

7mは入力電圧vjの実効値である。7m is the effective value of the input voltage vj.

ここで各相間に接続される負荷が夫々抵抗値Rを有する
抵抗負荷の場合には、入力部に供給される瞬時電力Pi
は、 P・=n−vm2/R・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・(り)になる。
Here, if the loads connected between each phase are resistive loads each having a resistance value R, the instantaneous power Pi supplied to the input section
is, P・=n−vm2/R・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・(ri) becomes.

この6)式は対称n相交流装置において流れるエネルギ
が一足であることを示す。従ってこのことから直流出力
側に一定のエネルギt−得る様にすれば、入力側には正
弦波状の多相交流入力電流が流れるので十分に高t1波
成分を低減できる。
This equation 6) shows that the energy flowing in the symmetric n-phase AC device is one foot. Therefore, if a constant energy t- is obtained on the DC output side, a sinusoidal polyphase AC input current flows on the input side, so that the high t1 wave component can be sufficiently reduced.

また直流出力側に一定のエネルギを取り出すには、上記
の式から多、l(+3C流入力の各時点における各相の
瞬時電圧値の2乗に比例するエネルギを取シ出せば良い
ことが分る。
Also, in order to extract a certain amount of energy to the DC output side, it is clear from the above equation that it is sufficient to extract energy proportional to the square of the instantaneous voltage value of each phase at each point in time of the +3C current input. Ru.

本発明は以上述べた様な知見に基づく具体的なAC−D
C変mk提供するものである。
The present invention provides a specific AC-D based on the above-mentioned findings.
It provides C-variant mk.

以下図面によp本発明に係るA C−D C変換の各実
施例について詳述する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Each embodiment of ADC conversion according to the present invention will be described in detail below with reference to the drawings.

先ず第2図乃至第5図により本発明の一実施例全説明す
る。
First, one embodiment of the present invention will be fully explained with reference to FIGS. 2 to 5.

第2図に示す整流装置の主回路は3相交流入力の各相U
、V、Wの各ラインに直列接続されたインダクタLu%
Lv s Lw s相間に接続されたコンデンサC鵠相
全波整流器りとコンデンサC1とよシなる同一構成の整
流回路1ec1、Ree2、Iζec) 、同時にスイ
ッチング動作上行う一対のスイッチングトランジスタQ
1  と祇、1次巻線Nl  と2次巻線N2  とを
有する変圧器T及びスイッチングトランジスタQ1  
とQl のオフ時に導通して変圧器Tに蓄えられた励磁
エネルギなどをコンデンサC4を介して放出するための
ダイオードDマ とD8からなる同一構成の変換部G 
1、G2、G3、各変換部の出力を並列に組合せる様に
接続された整流器D9  、D9 、Dg  、7ライ
ホイーリング用ダイオード010 %平滑回路を構成す
るインダクタL2 、L2 とコンデンサc2、c2′
及びコンデンサC3からなシ、その出力端には負荷Fが
接続されている。
The main circuit of the rectifier shown in Fig. 2 is for each phase U of the three-phase AC input.
, V, and W lines are inductors connected in series.
A rectifier circuit 1ec1, Ree2, Iζec) with the same configuration as the capacitor C and the capacitor C1 connected between the Lv s Lw s phases, and a pair of switching transistors Q that perform switching operations at the same time.
1, a transformer T having a primary winding Nl and a secondary winding N2, and a switching transistor Q1.
and Ql are conductive when Ql is off to release the excitation energy stored in the transformer T via the capacitor C4.
1, G2, G3, rectifiers D9, D9, Dg connected to combine the outputs of each conversion section in parallel, 7 life-wheeling diodes, inductors L2, L2 and capacitors c2, c2 that constitute a 010% smoothing circuit. ′
A load F is connected to the output terminal of the capacitor C3.

この実施例における整流装置は各相間電圧を整流する整
流回路と変換部との間に入力同波数用の平滑回路を設け
る心安のないこと’k<44成上の1つの特徴としてお
9、後述する全く新規な制御方法によって各スイッチン
グトランジスタQ1とQ1′をスイッチング動作させて
整流された正弦波状の電圧を開閉することによシ入力屯
流の高調波成分を大幅に低減すると共に、リップル分の
極めて低い安定化した直流出力を得るものである。
The rectifier in this embodiment does not require a smoothing circuit for the same input wavenumber between the rectifier circuit that rectifies each phase voltage and the conversion section. Using a completely new control method, each switching transistor Q1 and Q1' is switched to open and close a rectified sinusoidal voltage, thereby significantly reducing the harmonic components of the input current and reducing the ripple component. This provides extremely low and stabilized DC output.

第6図はこの制御方法を行う制御回路のブロック構成の
一例を示し、第4図は各部の動作のタイミングを示す信
号を表示しており、牙5図(至)、但)は夫々変換部の
人、出力波形を説明するための図である。23図におい
て、基準(g号発振器1は多相交流入力の周波数よりも
充分に高い周波数、例えば201G(zの基準パルス信
号を生ずる。この基準パルス信号は第4図において時刻
t1 で発生される信号5で示される。この4T号aの
立上りでリセットパルス形成回路2は所定パルス幅、例
えば1μ秒のパルス幅のリセットパルスを生ずる。この
リセットパルスはOR回路5を介してリセット用FET
6のゲートに印加され、このFET6 kそのパルス幅
だけターンオンさせてキャパシタ7の電荷をはj・1零
まで放電させる。遅延回路3はリセットパルスの立下が
シからスイッチングトランジスタQ1、Q1′のキャリ
ア蓄積時間にほぼ等しい時間だけ遅れた時刻、つまり信
号aから時間τだけ遅延した時刻t2  にオン信号す
を駆動ラッチ回路4に与える。仁れに伴い駆動ラッチ回
路4は第1の変換部G1のスイッチングトランジスタQ
1、Qよ′のベースに駆動信号5lt−与えて、信号d
で示す様にターンオンさせる。
Fig. 6 shows an example of the block configuration of a control circuit that performs this control method, Fig. 4 shows signals indicating the operation timing of each part, and Fig. FIG. 3 is a diagram for explaining the output waveform of a person. In Fig. 23, the reference (g oscillator 1 generates a reference pulse signal with a frequency sufficiently higher than the frequency of the polyphase AC input, for example, 201G (z). This reference pulse signal is generated at time t1 in Fig. 4. This is indicated by signal 5. At the rising edge of No. 4T a, the reset pulse forming circuit 2 generates a reset pulse with a predetermined pulse width, for example, 1 μsec. This reset pulse is passed through the OR circuit 5 to the reset FET.
The voltage is applied to the gate of FET 6, and this FET 6 k is turned on by the pulse width, thereby discharging the charge in the capacitor 7 to j·1 zero. The delay circuit 3 is a latch circuit that drives an ON signal at a time t2 when the fall of the reset pulse is delayed by a time approximately equal to the carrier accumulation time of the switching transistors Q1 and Q1', that is, at a time t2 delayed by a time τ from the signal a. Give to 4. Due to this, the drive latch circuit 4 is connected to the switching transistor Q of the first conversion section G1.
1. Give the drive signal 5lt- to the base of Q, and then apply the signal d.
Turn on as shown.

FET6 K並列に接続されたキャパシタ7は誤差増幅
器8からの誤差46号によって定電流値が制御される可
制御定電流rA9からの定電流によシ充電される。誤差
増幅B8が出力する誤差信号は整流装置における直流出
力を圧に比例する検出信号Sd と基準値との間の痘に
依存する。従ってキャパシタ7の充電々圧は基準信号a
 K 14=つくリセットパルスによシー且はぼ零値ま
で降下した後、制御量、この実施例では出力電圧検出4
.−5@Sd  と基準値との差の大きさに比例して上
昇する。キャパシタ7の充電々圧は各比較器10.10
′、10″の正端子に印加される。これら比較器の負端
子には夫々全波整流器11.11′、11″の直流側端
子と抵抗12.12′、12″が夫々接級され、全波整
流器11の交流側端子13.14間には3相交流入力の
U−V相間電圧に比例する電圧が、全波整流器11′の
交流側端子16′、14′間にはV −W 相聞電圧に
比例する電圧が、また全波整流器11″(D 交流(j
Q端子16″、14″間にはW−U相間電圧に′比例す
る電圧が夫々印加されているので、比較器10の負端子
にはU−W相間の交流電圧全全波整流した正弦波形状の
電圧が現出し、同様に比較器1・0’、10”の夫々の
負端子には■−w相間の交流電圧、W−U相間の交流電
圧上火々゛整流した正弦波形状の電圧が印加される。夫
々の比較器10゜10’、10”は正、負端子に印加芒
れる前述の様な電圧を比較し、正姶子の電圧が負端子の
電圧に等しくなったときオフ16号を出力する。比較器
10のオフ信号Cは時刻t3 で駆動ラッチ回路4に入
力場れ、これに伴い駆動ラッチ回路4は変換部G1にお
けるスイッチングトランジスタQ1%Q1に対するペー
ス駆動信号S10供#Jを停止する。
A capacitor 7 connected in parallel with FET6K is charged by a constant current from a controllable constant current rA9 whose constant current value is controlled by an error No. 46 from an error amplifier 8. The error signal output by the error amplifier B8 depends on the difference between the detection signal Sd, which is proportional to the pressure of the DC output in the rectifier, and a reference value. Therefore, the charge voltage of capacitor 7 is the reference signal a
K 14 = After the reset pulse is applied and the voltage drops to almost zero, the control variable, in this example, the output voltage detection 4
.. -5@Sd It increases in proportion to the size of the difference between it and the reference value. The charge voltage of the capacitor 7 is determined by each comparator 10.10.
', 10''. The negative terminals of these comparators are connected to the DC side terminals of full-wave rectifiers 11, 11', 11'' and resistors 12, 12', 12'', respectively. A voltage proportional to the U-V interphase voltage of the three-phase AC input is applied between the AC side terminals 13 and 14 of the full-wave rectifier 11, and a voltage V - W is applied between the AC side terminals 16' and 14' of the full-wave rectifier 11'. A voltage proportional to the mutual voltage is also applied to the full-wave rectifier 11'' (D alternating current (j
Since a voltage proportional to the W-U phase voltage is applied between the Q terminals 16'' and 14'', the negative terminal of the comparator 10 receives a full-wave rectified sine wave of the U-W phase alternating current voltage. Similarly, at the negative terminals of comparators 1, 0' and 10'', a rectified sinusoidal voltage appears on the AC voltage between the ■-W phase and the AC voltage between the W-U phase. Voltage is applied. The comparators 10゜10' and 10'' compare the voltages as mentioned above applied to the positive and negative terminals, and when the voltage on the positive terminal becomes equal to the voltage on the negative terminal, Output off No. 16. The off signal C of the comparator 10 is input to the drive latch circuit 4 at time t3, and accordingly, the drive latch circuit 4 stops supplying the pace drive signal S10 #J to the switching transistor Q1%Q1 in the conversion section G1.

従ってトランジスタQ1、Q1′は第4図において信号
dで示す様に蓄積時間の旺過し7を後の時刻t4でター
ンオフする、 次に比較器10からの出力信号Cは回路2と同一構成の
リセットパルス形成回路2′に入力される。
Therefore, the transistors Q1 and Q1' turn off the storage time 7 at a later time t4 as shown by the signal d in FIG. 4.Then, the output signal C from the comparator 10 is It is input to the reset pulse forming circuit 2'.

これに伴い回路2′は回路2が生ずるリセットパルスと
同様なリセットパルスk OR回路5を介してFET6
のゲートに与え、これをターンオンしてキャパシタ7の
電荷を放電させる。また回路6と同一構成の遅延回路6
′はリセットパルスを受けて信号Cよシキャリア蓄積時
間にはぼ等しい時間τだけ遅延した時刻t5 にオン信
号ef:駆動ラッチ回路4′に与える。これに伴い回路
4′は変換部G2のスイッチングトランジスタに駆動信
号82 ’(l−与えてこ九をターンオンさせる(15
号g)。(+)びキャパシタ7は変換部G2のオン動作
期間における出力電圧検出信号Sdの大きネに依存する
に電流によ、少充電嘔れる。この充電々圧は比較?、i
 10’によって前述と同様にv−W相間電圧に比例す
る電圧を全波整流した正弦波形状の電圧と比較され、双
方の電圧が静しくなりた時点t6 で信号ft駆動ラッ
チ回路4′に与えると共にリセットパルス形成回路2″
に与える。駆動ラッチ回路4′は信号ft受けると直ち
にベース駆動信号S2 の送出を停止し、これに伴い変
換部G2はそのスイッチングトランジスタの拵積時間経
過後の時刻1. でターンオフする。
Accordingly, the circuit 2' generates a reset pulse k similar to the reset pulse generated by the circuit 2.
is applied to the gate of the capacitor 7 and turned on to discharge the charge of the capacitor 7. In addition, a delay circuit 6 having the same configuration as circuit 6
' is applied to the drive latch circuit 4' at time t5, which is delayed by a time τ approximately equal to the carrier accumulation time of the signal C in response to the reset pulse. Accordingly, the circuit 4' applies a drive signal 82' (l-) to the switching transistor of the converter G2 to turn on the lever (15
No. g). (+) and the capacitor 7 are slightly charged by the current depending on the magnitude of the output voltage detection signal Sd during the on-operation period of the converter G2. Is this charging pressure comparable? ,i
10', the voltage proportional to the v-W interphase voltage is compared with the full-wave rectified sinusoidal voltage as described above, and at the time t6 when both voltages become quiet, the signal is applied to the ft drive latch circuit 4'. Together with the reset pulse forming circuit 2''
give to Immediately upon receiving the signal ft, the drive latch circuit 4' stops sending out the base drive signal S2, and accordingly, the converter G2 starts at time 1. to turn off.

次にリセットパルス形成回路2″は比較面部10′から
信号fを受けてリセットパルスをOR回路5を介してF
ET6のゲートに与え、これをターンオンさせてキャパ
シタ7の電荷を瞬時に放電させる。
Next, the reset pulse forming circuit 2'' receives the signal f from the comparison surface section 10' and outputs the reset pulse to F via the OR circuit 5.
It is applied to the gate of ET6, turning it on and instantly discharging the charge in capacitor 7.

オ6の遅延回路6″は回路2″からのリセットパルスを
受けて、信号fから時間τだけ遅延された時刻t8 に
オンイ2号ht−駆動ラツテ回路4″eこ与える。
The delay circuit 6'' of the circuit 6 receives the reset pulse from the circuit 2'' and applies it to the No. 2 ht-drive latte circuit 4''e at time t8 delayed by the time τ from the signal f.

これに伴い該回路4″は出動信号S3 を変換部G3の
スイッチングトランジスタに印加してこれをターンオン
させる(信号j)。キャパシタ7はFET6のオンによ
シー且放電され、再び出力電圧検出信号Sd に比例す
る定電流で充電される。キャパシタ7の充電々圧は比較
器10″によシロ相又流入力のW−U相間送圧に比例す
る電圧を全波整流した正弦波形状電圧と比較され、比較
器10″はこれら双方の電圧が等しくなり九時点t9で
オフ(K号11に駆動ラッチ回路4″に与える。どれに
伴い回路4“は駆動信号S3の供給を停止し、変換部G
3はそのスイッチングトランジスタの蓄積時間の経過後
ターンオフする(信号j)。整流器9.9′、9″のい
ずれもが非導通の区間ではインダクタL2、LiK蓄え
られたエネルギがダイオードD1o及ヒ負荷Ft−介し
て通流する。この様に各部が動作して1周期Tが終了す
る。尚、第6図において15は各全波整流器11.11
′、11″の順方向ドロップによる悪影響を打消すため
の補償用ダイオードである。以上の動作説明を散約ずれ
は、各変換部におけるスイッチングトランジスタは時分
割、りまシ多相交流入力電圧の1周期よりも充分に小き
いも周期内でt砲火スイッチング動作し、しかもオンし
ているスイッチングトランジスタのターンオフに伴い次
のスイッチングトランジスタがオンする様になっておシ
、更に各変換部におけるスイッチングトランジスタは出
力電圧検出信号と各相ill電圧に比例する正弦波状電
圧との枝に比例するパルス幅で制御され、且つ各スイッ
チング素子は各相間電圧の整流された正弦波状電圧を開
閉している。従って各変換部のスイッチングトランジス
タは、多相交流の周期よシも充分に短い周期毎に多相交
流の各相より出力側に取り出されるエネルギが多相交流
の瞬時電圧値の2乗に比例する値(Kain”θt:に
は定数)と制御量との積に比例する様に、スイッチング
制御されるのが分る。
Accordingly, the circuit 4'' applies the output signal S3 to the switching transistor of the converter G3 to turn it on (signal j).The capacitor 7 is discharged and discharged by turning on the FET 6, and the output voltage detection signal Sd is again turned on. The charging voltage of the capacitor 7 is compared with the sinusoidal voltage obtained by full-wave rectification of the voltage proportional to the W-U phase sending pressure of the white phase or current input by the comparator 10''. The comparator 10'' is turned off at the ninth point t9 when both voltages become equal (K11 is applied to the drive latch circuit 4''. At this point, the circuit 4'' stops supplying the drive signal S3, and the converter G
3 turns off after the storage time of its switching transistor has elapsed (signal j). In the section where both the rectifiers 9' and 9'' are non-conducting, the energy stored in the inductor L2 and LiK flows through the diode D1o and the load Ft-.In this way, each part operates for one period T. is completed.In addition, in Fig. 6, 15 indicates each full-wave rectifier 11.11.
This is a compensating diode to cancel the negative effect of forward drop of 11''. The switching operation is performed within a cycle that is sufficiently smaller than one cycle, and as the switching transistor that is on is turned off, the next switching transistor is turned on, and the switching transistor in each conversion section is is controlled by a pulse width proportional to the output voltage detection signal and a sinusoidal voltage proportional to each phase ill voltage, and each switching element opens and closes the rectified sinusoidal voltage of each phase voltage. The switching transistor of each conversion unit has a value in which the energy taken out from each phase of the polyphase AC to the output side at a sufficiently short cycle than the cycle of the polyphase AC is proportional to the square of the instantaneous voltage value of the polyphase AC. It can be seen that the switching is controlled in proportion to the product of (Kain" θt: is a constant) and the control amount.

更にこの制御方法全分り易くするために第5図によって
Uat−中心にし7c180″区間における変換部の6
相又流入力波形と出力側波形全説明する。
Furthermore, in order to make this control method easier to understand, FIG.
Full explanation of phase-to-phase input waveforms and output side waveforms.

第5図(2)においてvl、はU−V相間1ti圧波形
、v2はv−W相間電圧波形、■3 はW−U相間電圧
鼓形上水し、同図(J3)においてUl、 U2、ty
、、は6相交流入力波形の60°間隔に相当する時刻1
(、−15〜G6は、例えば201(l(zの変換周波
数で動作し、各変換部01〜G6が6相交流入力の対応
する相間電圧t” 20 K)Izの変換周波数で開閉
する。第5図において鎖線で示す様に、U−V相間電圧
v1が零値である時刻toから始まる1周期における各
出力電圧波形は、前記実施例で詳述した様に出力電圧検
出信号Sdに依存するキャパシタ70充電々圧と相当す
る各相間電圧の瞬時値との比較によって決定されるパル
ス幅で各変換部01〜G6のスイッチングトランジスタ
が制御され、且つこれらスイッチングトランジスタが相
当する各相間電圧を全波整流した正弦波状電圧を開閉す
ることt−iえ併せれは、時刻1(、における人力Vユ
に対応する出力U1 はパルス幅及び振幅ともに非常に
小さく、入力v2に対応する出力U2 及び入力v3に
対応する出力U3 は双方共にほぼ停しく、かつ出力U
1 に比べてパルス幅と振幅の双方とも充分に大きくな
ることが容易に理解さ几る。
In Fig. 5 (2), vl is the UV-V phase 1ti pressure waveform, v2 is the v-W phase voltage waveform, ■3 is the W-U phase voltage waveform, and in the same figure (J3), Ul, U2 , ty
, , is time 1 corresponding to 60° intervals of the 6-phase AC input waveform
(, -15 to G6 operate at a conversion frequency of, for example, 201(l(z), and each conversion unit 01 to G6 opens and closes at a conversion frequency of the corresponding phase-to-phase voltage t'' 20 K)Iz of the six-phase AC input. As shown by the chain line in FIG. 5, each output voltage waveform in one cycle starting from time to when the UV interphase voltage v1 is zero value depends on the output voltage detection signal Sd as detailed in the previous embodiment. The switching transistors of each conversion unit 01 to G6 are controlled by the pulse width determined by comparing the charging voltage of the capacitor 70 with the instantaneous value of the corresponding inter-phase voltage, and these switching transistors completely control the corresponding inter-phase voltage. The wave-rectified sinusoidal voltage opening/closing ti combination is that the output U1 corresponding to the human power V at time 1 (,) is very small in both pulse width and amplitude, and the output U2 corresponding to the input v2 and the input Both outputs U3 corresponding to v3 are almost stationary, and the output U
It is easy to understand that both the pulse width and amplitude are sufficiently large compared to 1.

次に図示の関係上、オ(1交流入力のU40の30’に
相当する時刻11(勿論時刻to−,−tよの間でも2
0 KHzの変換周波数で各変換部は動作している)で
始まる周期について説明すると、出力U1 は入力v1
 が正弦波形で上昇するに伴いパルス幅及び振幅ともに
増大し、出力U2は人力v2が最大振幅になるに伴いそ
のパルス幅及び振幅ともに最大になる。また出力U3は
時刻tよで入力v3がV□にほぼ等しくなるに伴い、パ
ルス幅及び振幅ともに出力U1 にほぼ等しく力る。以
下時刻t2、t3・・・・・・t5から始まる各周期に
ついても同様に説明される。
Next, due to the illustration, O (time 11 corresponding to 30' of U40 of 1 AC input (of course, 2 between times to- and -t)
(Each converter is operating at a conversion frequency of 0 KHz), the output U1 is the input v1
As the voltage rises in a sinusoidal waveform, both the pulse width and amplitude increase, and as the human power v2 reaches the maximum amplitude, both the pulse width and the amplitude of the output U2 reach the maximum. Further, as the input v3 becomes approximately equal to V□ at time t, the output U3 has a pulse width and amplitude approximately equal to the output U1. Each period starting from time t2, t3, . . . t5 will be similarly explained below.

つまシこの実施例では多相交流入力の周波数を50 H
zとすると、その各周ルjを20 Kl(zの賀換周波
数で400等分し、この400等分し′fc各周期にお
いて変換部01〜G3?c−前述の通り制御方法で時分
割制御している。400?−分され−fc各周期におけ
る出力U1〜U3の総和は制御量、りtシ出力電圧検出
信号vd  と基準11自との差である誤差信号に比例
し、この検出信号vd が一定であれに1上記式(6)
よシ各周期における出力U1〜U3の総和がすべて等し
くなることが分る。
In this example, the frequency of the polyphase AC input is 50H.
z, then each cycle j is divided into 20 Kl (400 equal parts by the exchange frequency of z, and the 400 equal parts are divided into 'fc' and the converting parts 01 to G3?c in each cycle are time-divided using the control method as described above. The sum of the outputs U1 to U3 in each cycle is proportional to the control amount, and is proportional to the error signal that is the difference between the output voltage detection signal vd and the reference 11, and this detection As long as the signal vd is constant, the above formula (6)
It can be seen that the sums of the outputs U1 to U3 in each cycle are all equal.

従って前述の(6)式よシ入力側の瞬時電力Pi は一
定であるので、出力側に得られる瞬時電力が一定であれ
ば轟然に入力側では正弦波形状の電流が流れるが、この
実施例でも多相交流入力の周波数よりも充分に高い20
 KHzの変換周波数による各周期の出力Ul〜U3の
総和がほぼ一定なので、入力側には高調波成分の極めて
少ない正弦波形状の電流が流れることが容易に理解でき
る。
Therefore, according to equation (6) above, since the instantaneous power Pi on the input side is constant, if the instantaneous power obtained on the output side is constant, a sinusoidal current will flow on the input side, but in this example However, the frequency is sufficiently higher than the frequency of the polyphase AC input.
Since the sum of the outputs Ul to U3 in each period due to the conversion frequency of KHz is approximately constant, it can be easily understood that a sinusoidal current with extremely few harmonic components flows on the input side.

またこのA C−D C変換によれば、リップルの小さ
い直流出力電圧を得ることが出来、前述からも分る様に
変換部G1のスイッチングトランジスタのオフに伴い変
換部G2のスイッチングトランジスタがターンオンし、
そのターンオフに伴い変換部G6のスイッチングトラン
ジスタがタージオンする様に制御し得るので、高周波化
し易く、シかも実施例に用いたコンバータの最大デユー
ティである1/2まで利用率を高めることが出来る。
Furthermore, according to this A C-DC conversion, it is possible to obtain a DC output voltage with small ripples, and as can be seen from the above, the switching transistor of the converting section G2 is turned on when the switching transistor of the converting section G1 is turned off. ,
Since the switching transistor of the converter G6 can be controlled to turn on as it turns off, it is easy to increase the frequency, and the utilization rate can be increased to 1/2, which is the maximum duty of the converter used in the embodiment.

この様な追従制御上可能とするためには、6変(Q部に
おけるスイッチ、ングトランジスタのキャリア蓄積時間
の影−vを除くためにほぼ等しい時間だけ遅延してオン
信号が与えられる様にすると共に、パルス幅における入
力電圧との比例精度を向上芒せるため、コンデンサ7の
充電はこの遅延時間が始まる前より行われ始めることが
望ましい。
In order to make this kind of follow-up control possible, it is necessary to delay the on signal by approximately the same amount of time in order to eliminate the influence of the carrier accumulation time of the switching transistor in the Q section. At the same time, in order to improve the proportionality accuracy of the pulse width with the input voltage, it is desirable to start charging the capacitor 7 before this delay time begins.

次に斯かるAC−DC変換により得られた具体的な特性
例を述べる。但し高調波は2次から45次までの範囲で
ある。
Next, a specific example of characteristics obtained by such AC-DC conversion will be described. However, the harmonics range from the 2nd order to the 45th order.

入、力が6相交流(50Hz)(D200V、出力1E
Dc48V、30Aの場合: 入力電圧の高調波分−U−V:1.67%、v−w:1
.41%、W−U:2,22チ 入力電流の高調波分−U:5.02%、V: 4.07
%、W:4.75チ 力率−0,982、効率−88,6チ となる。
Input and power are 6-phase AC (50Hz) (D200V, output 1E)
In the case of DC48V, 30A: Harmonic component of input voltage -U-V: 1.67%, v-w: 1
.. 41%, W-U: 2,22 input current harmonic component -U: 5.02%, V: 4.07
%, W: 4.75chi, power factor -0,982, efficiency -88.6chi.

第6図は不発明の他の一笑施倒を説明するための整流装
置を示し、整流器D9、Dd及びD9″の各出力はダイ
オードDll、Dil’及びD 1% lなどt介して
直列接続される。この整流装置なの制御方法としては2
通りあって、第1の制御方法は前記実施例の方法と全く
同じであシ、第2の制御方法は出力が直列になっている
ため時分割せずに変換部01〜G3のすべてのスイッチ
ング素子を同時にターンオンまたは導通期間の一部が重
力る様に動作させて夫hパルス幅制御することが可能で
ある。この第20制御方法においても本発明の基本的な
技術思想を外す点、つまりスイッチング素子を3相交流
入力の周波数よりも充分に高い変換周波数でスイッチン
グさせること、及びこの変換周波数による周期毎に、6
相交流入力の各相より出力側に取り出される電力t3相
交流の瞬時的な電圧の値の2乗に比例する値と制a童と
の積に比例させると共に多相交流の各オロから取り出す
車力の総和七制御世に比例する様に制御することは前記
実施例と全く同じである。
FIG. 6 shows a rectifier device for explaining another example of the invention, in which the outputs of the rectifiers D9, Dd and D9'' are connected in series through diodes Dll, Dil' and D1%l, etc. There are two ways to control this rectifier.
Therefore, the first control method is exactly the same as the method of the above embodiment, and the second control method performs all switching of converters 01 to G3 without time division because the outputs are in series. It is possible to control the pulse width by operating the devices so that they are turned on at the same time or part of the conduction period is gravitational. This 20th control method also departs from the basic technical idea of the present invention, that is, the switching element is switched at a conversion frequency that is sufficiently higher than the frequency of the three-phase AC input, and for each cycle of this conversion frequency, 6
The electric power taken out from each phase of the phase AC input to the output side is proportional to the product of the value proportional to the square of the instantaneous voltage value of the three-phase AC and the control voltage, and the electric power is taken out from each of the polyphase AC inputs. The control is performed in proportion to the total force of the force, which is exactly the same as in the previous embodiment.

従ってこの第2の制仰方法會第5図tも用いて簡単に説
明すると、変換部G1、G2、’G3の各スイッチング
素子は予め決められた周波数による各時刻で同時にター
ンオンし、出力電圧検出信号Sd  と多相製流入力の
瞬時値との積に比例する夫々のパルス幅でもって制御さ
れる。よって各周期における各相の出力LL1 、U2
.03は各周期の始めの時刻における相当する人力相v
1、V2、v3の振幅と、その周期の出力電圧検出(i
T号Sdと基準電圧との差と多相反流入力の瞬時値との
積に比例する値とにより決定される。この制御方法では
出力li+の交流″”Cr Dg、D9′、D9″の出
力U、、U2、USがM畳される。
Therefore, to briefly explain this second control method using FIG. It is controlled with a respective pulse width proportional to the product of the signal Sd and the instantaneous value of the polyphase flow input. Therefore, the outputs LL1, U2 of each phase in each period
.. 03 is the corresponding human power phase v at the beginning time of each cycle
1, the amplitude of V2, v3 and the output voltage detection (i
It is determined by a value proportional to the product of the difference between the T number Sd and the reference voltage and the instantaneous value of the multiphase current input. In this control method, the outputs U, U2, US of the alternating current ``Cr Dg, D9', D9'' of the output li+ are multiplied by M.

次にオフ図は変換部01〜G6がスイッチング素子によ
シブリッジvt成され、セツタタツプの両波整流回路が
直列接続されている場合を示す。
Next, the off-line diagram shows a case in which the converters 01 to G6 are configured as a bridge VT by switching elements, and a setter-tap double-wave rectifier circuit is connected in series.

この整流装置においても基本的なSti制御方法は前に
述べた実施例の方法と全く同じであるので詳述しない。
Since the basic Sti control method in this rectifier is exactly the same as the method in the previous embodiment, it will not be described in detail.

次に第8図に示す整流装置は出力τlftの源流回路を
全波整流ブリッジD9、D9′、D9″とし、夫々の一
方の整流アームd1、dl、dlを並列接続して第1の
インダクタし2に直列し、他方の整流アームd2、d2
、d21f−並列接続して別の第2のインタリタし、i
に直列している。この装置の基本的な制御方法も最初の
実施例と同じであるが、各賀換部が1 flWのインダ
クタし2又はL2′に供給する電圧の波形の最大デユー
ティは1に制限されるから、正、負のサイクルに分けて
各変換部の出力電圧波形の最大デユーティの172まで
利用できるよう、別りのインダクタL2 、L2から電
流を取シ出す様にしたこと全特徴とし、スイッチング素
子の利用率を向上きせることが出来る。
Next, in the rectifier shown in FIG. 8, the source circuit of the output τlft is a full-wave rectifier bridge D9, D9', D9'', and one of the rectifying arms d1, dl, dl is connected in parallel to form a first inductor. 2 and the other rectifier arm d2, d2
, d21f - another second intalter in parallel, i
is in series with The basic control method of this device is also the same as in the first embodiment, but each switching section has a 1 flW inductor and the maximum duty of the voltage waveform supplied to 2 or L2' is limited to 1. The current is taken out from separate inductors L2 and L2 so that the maximum duty of 172 of the output voltage waveform of each converter can be used by dividing it into positive and negative cycles. It is possible to improve the rate.

次に第9図は6個の双方向性スイッチング素子S1〜S
8奮6相全波整流構成に接続した基本的なオン−オン型
の6相整流装R4−示し、平滑用インダクタL2はこれ
電流れる電流が変換周期で一定になる程度に大きなイン
ダクタンスを有する。
Next, FIG. 9 shows six bidirectional switching elements S1 to S.
A basic on-on type six-phase rectifier R4 connected to an eight-phase six-phase full-wave rectifier configuration is shown, and the smoothing inductor L2 has an inductance large enough to maintain a constant current over the conversion period.

基本的な制御技術は第2図に関連して述べた制御方法と
同じなので詳述しないか、下記表KU−■相間1iL圧
のOoから2πまでのル」間におけるスイッチング素子
81〜S6のスイッチングル0作のシーケン・ヌの一例
を示す。
The basic control technology is the same as the control method described in connection with Fig. 2, so it will not be described in detail. An example of a sequence created by Le0 is shown below.

上記シーケンスについて説、明すると、U−V相til
l電圧の0〜π/3の位相では最初にスイッチング素子
S1と85が、次に85と86が、更に次にS3とS4
が6相交流入力の周波数よりも充分に高い周波俄で且つ
前記制御方法によって11員次スイッチング動作を繰り
返す。U−V相電圧のπ/6〜2π/3の期間ではスイ
ッチング素子S1とS5、S5とS6、S6とSlが同
様にしてj叡次スイツテング動作會繰り返す。同様に他
の位相においても相当するスイッチング素子カニスイッ
チング動作を行う。
To explain and explain the above sequence, the UV phase til
In the phase of l voltage from 0 to π/3, first switching elements S1 and 85, then 85 and 86, and then S3 and S4.
The 11-member switching operation is repeated at a frequency sufficiently higher than the frequency of the 6-phase AC input and according to the control method described above. During the period of π/6 to 2π/3 of the UV phase voltage, the switching elements S1 and S5, S5 and S6, and S6 and Sl repeat the switching operation in the same manner. Similarly, corresponding switching elements perform crab switching operations in other phases as well.

次に第10図はオン−オフ型の6th M ar、装置
の一例を示し、スイッチング素子S1〜S6の沿制御方
法及びスイッチングのシーケンスと第9図の装置の場合
と同様なので説明を省略する。この装置では、スイッチ
ング素子81〜S6の内のいう1れかの1対のスイッチ
ング素子がオンのときにインダクタL3にエネルギを蓄
え、スイッチング素子81〜S6のすべてがオフのとき
負荷Fにインタ。
Next, FIG. 10 shows an example of an on-off type 6th Mar device, and since the method of controlling the switching elements S1 to S6 and the switching sequence are the same as those of the device of FIG. 9, a description thereof will be omitted. In this device, energy is stored in the inductor L3 when one pair of switching elements 81 to S6 is on, and energy is stored in the inductor L3 when all of the switching elements 81 to S6 are off.

/ I L3 O’Ili積エネルギが供給される。/I L3 O'Ili product energy is supplied.

第11図は第9図において、各双方向スイッチング素子
81〜S6の夫々を1対の双方向性2許導体スイッチン
グ素子S1と81’、S2と82′、・・・・・・S6
と86’で構成し、入出力側を変圧器Tで直流的に絶縁
した構成り弐整流装置を示す。化11楚を方法は第9図
の場合のitr++御における正の出力を得る動作に負
の出力を得る動作(18〇−相のずれた動作)を加え、
前記表において180″位相のずれたシーケンス同士を
0口えて制御するものであり、/6変換サイクル毎に正
、負の出力をトランスに口J加する。
In FIG. 11, each of the bidirectional switching elements 81 to S6 in FIG.
and 86', and the input and output sides are DC-insulated by a transformer T. The method for formula 11 is to add an operation to obtain a negative output (180-phase shifted operation) to the operation to obtain a positive output in the itr++ control in the case of Fig. 9,
In the above table, the sequences which are out of phase by 180'' are controlled by zero, and positive and negative outputs are applied to the transformer every /6 conversion cycle.

尚、1i21+御の簡単な例について述べて米たが、第
6図及びオフ図に示しfc整流装置の七kに変圧Zメの
2次側を直列接続した場合、各変換部のスイッチング素
子のパルス幅制御上パルス幅の中央を基準にその前後で
パルス幅全制御することによシ、また第2図及び第8図
に示した整流装飽の様に出力側上並列接続した場合に駆
動信号のノくルス幅の太きい、或いは小さいJ幀にスイ
ッチング素子をターンオンさせ#L tf 、制御の対
称性か良くなり、力率の向上と入力電流に分ける高調波
の低減全行うことができ、大幅に特性を改善できる。
Although we have described a simple example of the 1i21+ control, if the secondary side of the transformer Z is connected in series to the 7k of the fc rectifier as shown in Figure 6 and the off-line diagram, the switching elements of each converter will be Pulse width control is achieved by fully controlling the pulse width before and after the center of the pulse width as a reference, and when connected in parallel on the output side as in the rectifier shown in Figures 2 and 8. By turning on the switching element when the signal has a large or small pulse width, the symmetry of the control improves, and the power factor can be improved and the harmonics divided into the input current can be reduced. , the characteristics can be significantly improved.

更にまた以上述べた実施例では固定された周期で発生づ
れる基$信号に基づいて最初の変換部のスイッチング素
子がターンオンし、そして七のオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
に111次@変換部がスイッチング動作を行ったが、人
力車流の波形の懺みt更に低減するICめに、各相の入
力電圧を検出して検出電圧の大きい相或いは小8い相の
順序でf換部tスイッチング動作させることも可能であ
る。
Furthermore, in the embodiment described above, the switching element of the first converter is turned on based on the basic signal generated at a fixed period, and when the switching element of the next converter is turned off, the switching element of the next converter starts the switching operation. The 111st @conversion unit performed a switching operation as described above, but in order to further reduce the waveform distortion of the rickshaw style, the input voltage of each phase is detected and the phase with a large detected voltage or the small 8 It is also possible to operate the f switching section in the order of the phases.

以上の説明では比較器の一万の入力端子に印加する基準
正弦波形として入力電圧を用いたが、この代りにPLL
回路などt利用して入力周波数に同期した正弦波信号を
発生する正弦波発生器r使用することも出来る。
In the above explanation, the input voltage was used as the reference sine waveform applied to the 10,000 input terminals of the comparator, but instead of this, the PLL
It is also possible to use a sine wave generator that generates a sine wave signal synchronized with the input frequency using a circuit or the like.

また実際の装置ではスイッチング素子を介して入力から
出力に通流する電流は各変換部内の漏洩インダクタンス
及び出力側インダクタの値によって変換周期内で変動す
る。この影響上低減するための制御方法としては、スイ
ッチング素子を通流する電流t−積分した値が相当する
相の入力電圧の瞬時値の絶対値に比例する様に制御する
方法がある。しかし前記積分値はパルス幅と電流値とに
依存するためにその値が大幅に変動し、制御が困難にな
る場合がある。この場合には人力からスイッチング素子
を介して通流する電流と制御量との秋に相当する値k 
nt分することにより前記8(分値の変動を充分に小芒
く出来るのでfli制御が容易になる。
Further, in an actual device, the current flowing from the input to the output via the switching element varies within the conversion period depending on the leakage inductance in each conversion section and the value of the output side inductor. As a control method for reducing this influence, there is a method of controlling so that the value obtained by integrating the current t flowing through the switching element is proportional to the absolute value of the instantaneous value of the input voltage of the corresponding phase. However, since the integral value depends on the pulse width and the current value, the value fluctuates considerably, and control may become difficult. In this case, the value k corresponding to the fall of the current flowing through the switching element from human power and the control amount
By dividing the value by nt, fluctuations in the 8(min) value can be made small enough, making fli control easier.

この場合における制御量はその逆数が出力面力に比例す
る値となシ、+Iil述の場合のli・制御量と逆圧な
る。
The controlled amount in this case is a value whose reciprocal is proportional to the output surface force, and is an opposite pressure to the controlled amount in the case of +Iil.

以上述ベア’C様に不発明によれば、スイッチング素子
を多相交流の周波数よりかなり高い変換周波数でスイッ
チングさせ、その変換周波数による周期毎に各111よ
り出力ijiに取り出すエネルギが多相交流の2乗と制
御量との積に比例すると共に、各相から取シ出すエネル
ギの総和が前記制御量に比例する様に制御しているので
、高μ周波成分の非常に小嘔い入力″に流を流すことが
出来るために」1信回路などにおける高調波成分による
d導障害を防ぐことが出来、また高周波リップルの小さ
い一定の色力電圧?得ることが出来る。更にこの発明に
よれば、入力端のh塾流回路と変ト!都との間に平滑′
回路を設ける必要がないので装置を小型化できる。
According to Mr. Bare'C, the switching element is switched at a conversion frequency considerably higher than the frequency of the polyphase AC, and the energy taken out from each 111 to the output iji for each cycle by the conversion frequency is the same as that of the polyphase AC. Since it is controlled so that it is proportional to the product of the square of the control amount and the sum of the energy taken out from each phase is proportional to the control amount, the input of high μ-frequency components is very small. In order to be able to flow current, it is possible to prevent d-conducting disturbances due to harmonic components in single-signal circuits, etc., and to have a constant color power voltage with small high-frequency ripples. You can get it. Furthermore, according to the present invention, the h-school style circuit at the input end and the change! There is a smooth line between the city and the capital.
Since there is no need to provide a circuit, the device can be made smaller.

尚、スイッチング素子としてトランジスタの他にザイリ
スタなどt用いることが出来るのは当然であシ、以上の
実施例では対称6相交流入力について述べたが、他の多
相入力又は2相3紛式でも同様であシ、入力波形が多少
変形している場合でも帰還ループでもって入力における
エネルギの流れを一定にfffi制御することにより出
力におけるリップルの低減上行える。
Of course, it is also possible to use a Zyristor or the like in addition to a transistor as a switching element, and although the above embodiments have described a symmetrical 6-phase AC input, other polyphase inputs or 2-phase 3-phase inputs can also be used. Similarly, even if the input waveform is slightly deformed, ripples at the output can be reduced by controlling the energy flow at the input to be constant using the feedback loop.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の整流値を妊社軸藷甚を説明するための図
、第2図は本発明の− 却#参整流装置の一例金示す図、第6図はその制御回路
のブロック構成を示す図、第4図は各部の動作のタイミ
ングを示す信号を表わした図、第5図は人、出力側の波
形を説明するための図、第6図乃至第8図及び坩・9図
乃至第11図は夫々本発明に係る゛   1゛   −
整 流装置の異なる例を示す図である。 Mea1〜Re c5・・・整流回路 01〜G6・・・変換部 F・・・負荷 Con・・・制御回路 1・・・清準信号発生器 2.2’、2”−!J上セツトル2形成回路3.6′、
6″・・・遅延回路 4.4′、4″・・・心動ラッチ回1゛65・・・OR
1g1路 8・・・誤差増幅器 9・・・可fliIJ御定電流源 10.10′、10″・・・比較器 特許出願人  オリジン電気株式会社 唱 11  図 手続補正書 昭和58年12月27日 特許庁長官殿 1、事件の表示  昭和57年特許願第173647号
2、発明の名称  整流装置 3、補正をする者 事件との関係   特許出願人 住 所   東京都豊島区高田1丁目18番1号〒17
1 電話(983)7111(代)4、補正命令の日付
   自 発 5、補正の対象   ]発明の詳細な説明」の欄6、補
正の内容 (1)本件明細書オ6頁第12行目1ら直流・・・・・
・すれは、」を下記の通シ補正する。 「ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」 (21同書オフ頁ツ・15行目[・・・・・・cl”を
介して放  。 出する・・・・・・」を下記の通9補正する。 「・・・・・・C1′に帰還する・・・・・・」(6)
同書第16頁第4行目F・・・・・・大きさに比例して
上昇する。」を下記の通り補正する。 「・・・・・・大きさに比例する上昇率をもって上昇す
る。」 (4)同書第16頁の第14行目乃至第16行目「・・
・・・・インダクタL2、・・・・・・通流する。」を
下記の通り補正する。 「・・・・・・インダクタL2に蓄えられたエネルギが
ダイオードD10 ’i:介して通流する。」(5)同
書第17頁のオ8行目及びオ9行目F定であれば、・−
・・・・流れるが、」を下記の通り補正する。 [定となり、前述のパルス幅制御が入力周波数に鉤して
十分に高い変換周波数であれは、当然に入力端では高周
波成分を除くだけで正弦波形状の電流が流れる。」 (6)  同書同頁の第11行目「・・・・・・一定な
ので、入」を下記の通9補正する。 「・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、人」 V)同■同頁の第14行目及び第15行目I・・・・・
・リップル゛°・°・・ことが出来、」を削除する。 (8)  同書同頁の第20行目「・・・・・・制御し
得るので・高周波化・・・・・・」を下記の通り補正す
る。 1”・・・・・・制御し得るので、オン−オン型のコン
ノく−タを利用して出力側を並列接続でき、かつ低電圧
大電流において高周波化・・・・・・」(9)  同壱
第23頁のオ6行目「・・・・・・シーケンスとオ9図
・・・・・・」ヲ[・・・・・・シーケンスはオ9図・
・・・・・」に訂正する。
Fig. 1 is a diagram for explaining the conventional rectification value, Fig. 2 is a diagram showing an example of the rectifier according to the present invention, and Fig. 6 is a block diagram of its control circuit. Figure 4 is a diagram showing signals indicating the operation timing of each part, Figure 5 is a diagram to explain waveforms on the output side, Figures 6 to 8, and Figure 9. FIGS. 1 to 11 respectively show "1" - according to the present invention.
It is a figure which shows the different example of a rectifier. Mea1-Re c5... Rectifier circuit 01-G6... Conversion section F... Load Con... Control circuit 1... Leveling signal generator 2.2', 2''-!J upper settle 2 formation circuit 3.6',
6''...delay circuit 4.4', 4''...cardiac latch times 1゛65...OR
1g1 path 8...Error amplifier 9...FliIJ controlled constant current source 10.10', 10''...Comparator patent applicant Sho Origin Electric Co., Ltd. 11 Figure procedure amendment December 27, 1981 Mr. Commissioner of the Japan Patent Office1, Indication of the case: Patent Application No. 173647 of 19822, Title of the invention: Rectifier device 3, Relationship with the person making the amendment case Patent applicant address: 1-18-1 Takada, Toshima-ku, Tokyo 〒17
1 Telephone (983) 7111 (Main) 4, Date of amendment order Voluntary issue 5, Subject of amendment ] Detailed explanation of the invention column 6, Contents of amendment (1) Page 6, line 12, line 1 of the present specification Direct current...
・Correct "slip" as shown below. "If the load on the AC input is linear and the DC output side is controlled so as to obtain a constant energy," 9 amended as follows. "...Returns to C1'..." (6)
Same book, page 16, line 4 F...It rises in proportion to the size. ' shall be corrected as follows. "...rises at a rate of increase proportional to its size." (4) Page 16 of the same book, lines 14 to 16: "...
. . . Inductor L2, . . . conducts current. ' shall be corrected as follows. "...The energy stored in the inductor L2 flows through the diode D10 'i:." (5) If F is constant on page 17 of the same book, line O 8 and line O 9, then・−
``It flows, but'' is corrected as follows. If the above-described pulse width control is applied to the input frequency and the conversion frequency is sufficiently high, a sinusoidal current will naturally flow at the input end simply by removing the high frequency component. (6) On the same page of the same book, line 11, ``...is constant, so enter'' is amended as follows. "...Since it is constant, it is possible to obtain a DC output voltage with small ripples." V) Same ■ Lines 14 and 15 of the same page I...
・Delete "Ripple ゛°・°・... can do it." (8) On the same page of the same book, line 20, ``...can be controlled/high frequency...'' is corrected as follows. 1" ... can be controlled, so the output side can be connected in parallel using an on-on type controller, and high frequency can be achieved at low voltage and large current..." (9 ) On page 23 of the same edition, line 6 of ``...sequence and figure 9...'' wo [...sequence is figure 9...
...” is corrected.

Claims (1)

【特許請求の範囲】[Claims] (1)  多相交流入力の各相間電圧を整流する複数の
整流回路、該夫りの整流回路からの整流された正弦波状
電圧を前記多相交流入力の周波数よりも充分に高い変換
周波数で直接スイッチングするスイッチング素子、該ス
イッチング素子の夫々に直列接続された各1次巻線と互
いに直列又は並列に接続された複数の2次巻線とを有す
る複数め変圧器、前記各2次巻線に現出せる電圧を夫々
整流する整流器、該整流器の出力を平滑するインダクタ
とコンデンサ、及び前記スイッチング素子を制御する制
御回路と全備えたことを特徴とする整流装置。 Q) 多相交流入力の各相間電圧を整流する複数の整流
回路、該夫々の整流回路からの整流された正弦波状電圧
全前記多相交流入力の周波数よりも充分に高い変換周波
数で直接スイッチングするブリッジ接続されtスイッチ
ング素子、該スイッチング素子に接続された1次巻線及
び2次巻線を夫々似えた複数の変圧器、該変圧器の2次
巻線間電圧を両波整流する1対の□整流アームを備えた
両波型の複数の整流回路、前記1対の整流アームの夫々
と一方の出力端子間に直列接続でれた別々の平滑用イン
ダクタ、平滑用コンデンサ、及び前記スイッチング素子
を制御する制御回路と全備えたことを特徴とする整流装
置・。
(1) A plurality of rectifier circuits that rectify the voltage between each phase of the multiphase AC input, and directly convert the rectified sinusoidal voltage from each rectifier circuit at a conversion frequency that is sufficiently higher than the frequency of the multiphase AC input. A plurality of transformers each having a switching element for switching, each primary winding connected in series to each of the switching elements, and a plurality of secondary windings connected in series or parallel to each other, each of the secondary windings A rectifier comprising: a rectifier that rectifies each of the voltages produced; an inductor and a capacitor that smooth the output of the rectifier; and a control circuit that controls the switching element. Q) A plurality of rectifier circuits that rectify the phase-to-phase voltage of the polyphase AC input, and the rectified sinusoidal voltages from the respective rectifier circuits are directly switched at a conversion frequency sufficiently higher than the frequency of the polyphase AC input. A bridge-connected switching element, a plurality of transformers each having a similar primary winding and a secondary winding connected to the switching element, and a pair of transformers for double-wave rectification of the voltage between the secondary windings of the transformer. □ A plurality of double-wave type rectifier circuits each having a rectifying arm, separate smoothing inductors and smoothing capacitors connected in series between each of the pair of rectifying arms and one output terminal, and the switching element. A rectifier device characterized by being fully equipped with a control circuit for controlling the device.
JP57173647A 1982-10-01 1982-10-01 Rectifier Expired - Lifetime JPH0667196B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57173647A JPH0667196B2 (en) 1982-10-01 1982-10-01 Rectifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57173647A JPH0667196B2 (en) 1982-10-01 1982-10-01 Rectifier

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1030640A Division JPH01252174A (en) 1982-10-01 1989-02-09 Rectifier

Publications (2)

Publication Number Publication Date
JPS5963977A true JPS5963977A (en) 1984-04-11
JPH0667196B2 JPH0667196B2 (en) 1994-08-24

Family

ID=15964487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57173647A Expired - Lifetime JPH0667196B2 (en) 1982-10-01 1982-10-01 Rectifier

Country Status (1)

Country Link
JP (1) JPH0667196B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365054A (en) * 1989-08-02 1991-03-20 Nec Corp Dc-dc converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162976A (en) * 1980-05-16 1981-12-15 Hitachi Ltd Power converter
JPS58133170A (en) * 1982-01-29 1983-08-08 Matsushita Electric Works Ltd Dc power source device
JPS58133169A (en) * 1982-01-29 1983-08-08 Matsushita Electric Works Ltd Dc power source device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162976A (en) * 1980-05-16 1981-12-15 Hitachi Ltd Power converter
JPS58133170A (en) * 1982-01-29 1983-08-08 Matsushita Electric Works Ltd Dc power source device
JPS58133169A (en) * 1982-01-29 1983-08-08 Matsushita Electric Works Ltd Dc power source device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0365054A (en) * 1989-08-02 1991-03-20 Nec Corp Dc-dc converter

Also Published As

Publication number Publication date
JPH0667196B2 (en) 1994-08-24

Similar Documents

Publication Publication Date Title
US7659700B2 (en) Charge-transfer apparatus and method
CN101355321B (en) Multiple power conversion apparatus and multiple transformer
Schrittwieser et al. Modulation and control of a three-phase phase-modular isolated matrix-type PFC rectifier
CN105048844A (en) Pulse width modulation control for a multilevel converter
US7402983B2 (en) Method for use of charge-transfer apparatus
JPH09135570A (en) Multiple rectifier circuit
JP3129971B2 (en) Transformerless three-phase converter
JPH0124032B2 (en)
JPS6353788B2 (en)
JPS642033B2 (en)
JPH11127580A (en) Rectifier circuit
GB2152771A (en) Power supply circuit
JPS5963977A (en) Rectifier
JPH0113313B2 (en)
JP3580089B2 (en) Diode rectifier circuit
JP3092792B2 (en) Power converter
JP3316858B2 (en) Constant voltage / constant frequency power supply
JPH0216107B2 (en)
JPS6311869B2 (en)
JP3400096B2 (en) Sine wave rectifier circuit
SU1069098A1 (en) Polyphase i.c. voltage/d.c.converter
JPH0398465A (en) Parallel circuit of dc/dc converter
SU1150709A1 (en) Method of controlling voltage regulator
JP4678100B2 (en) Three-phase AC-DC power converter
CN121098101A (en) Controlling a power converter