JPS5963977A - 整流装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発、仰は多、相開流入力の周期よシも充分に短い周期
毎に多相変流の瞬時電圧値の２乗に比例する値とｉｌｌ
　？Ａｌ　ｍとのＤ１定の関係に依存するエネルギを出
力に得るＡＣ−ＤＣ変換に関する。

多相交流入力、例えは商用の６相交流入力から所望の値
の直流電圧を得たい場合の従来の代表的なスイッチング
モードの整流装置としては第１図に示す様なものがある
。この従来の整流装置は各６相交流入力端子に直列に接
続されたインダクタＬｕｓ　Ｌｖ　ｓ　Ｌｙ　％　６個
の整流器Ｄ１〜Ｄ６から’＆Ｊ）、３相交流入力を全波
整流する３相全波整流回路ＲｅＣ１、この６相全波整流
回路の出力を平滑する平滑回路ｔ−楢成するインダクタ
Ｌｌ　とコンデンサＣ１、トランスＴの１次巻１ｌｌｉ
ｌＮｌ　を介して互いにｉｆ列接続されたスイッチング
トランジスタＱｌ　　ｓ　Ｑｘ　、これらスイッチング
トランジスタのオフ１３間に導通してトランスにおける
エネルギをコンデンサＣ１に流すダイオードＤ７　とＤ
Ｂ、トランスＴの２次巻線Ｎ２の電圧を整流する整流器
Ｄ９、フライホイールダイオードＤよ。、出力フィルタ
回路を（ｄ成するインダクタＬ２　とコンデンサＣ２、
出力端子０１０′及び出力端子０．０′間の直流出力電
圧を一定にする様にスイッチングトランジスタＱ１、Ｑ
ｉをパルス幅制御する制御回路Ｃｏｎからなっている。

斯かる従来の整流装置では６相交流入力音３相全波整流
回路１ｅｃｉで監（ＩＬした後にインダクタＬ１とコン
デンサＣ１とからなる平滑回路でもって平滑された直流
にしているので、最も電圧の高い相のダイオードを介し
ても相ｔパルス状電流が通流するために高調波成分を多
く含んでいる。整流回路１ｔｅａ１に設けたインダクタ
Ｌｕ％Ｌｖ１Ｌｗをもってしても少くとも低次の高Ｗ３
波成分は除去出来ない。この高調波成分は通信回路に一
導障害金与えてｃｗｔ−ｍ動作させる大きな原因となる
ばかシでなく、同じ給を線に接続された周辺囲器にも悪
影響を与え′ｆｃシ、多相変流の給電線の電力損失の増
大及び発電機との組合せでは発電機の電力損失の増加な
どによる容量の増大を招来する。また平滑用インダクタ
Ｌ１とコンデンサＣ１が必要であるという欠点がある。

本発明はこの様な従来の欠点を除去するものであって、
対称の多相変流及び２相３ｉ式の入力側とその一定負荷
？Ｉ−有するＤＣ出力側においてはエネルギの流れの瞬
時値が一定になるという知見に基づき、多相交流入力電
流が正弦波状の波形で流れる様に各スイッチング素子の
導通期間を特定の方法で制御することによル、多相交流
入力電流の高繭波成分全低減し、且つリップル分の小さ
い一定の直流出力を得ることが出来ることを特徴として
いる。

対称負荷を有する対称ｎ相交流装置（ｎ≧６）において
は、入力側の瞬時電圧Ｖ・は、コ ｖｊ＝ｊｖ□５ｉｎ（ωｔ−２π（ｊ−１）／ｎ）町・
・（１）で表わされる。但しｊ＝１．２．６、・・・・
・−ｎ。

７ｍは入力電圧ｖｊの実効値である。

ここで各相間に接続される負荷が夫々抵抗値Ｒを有する
抵抗負荷の場合には、入力部に供給される瞬時電力Ｐｉ
は、 Ｐ・＝ｎ−ｖｍ２／Ｒ・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・（り）になる。

この６）式は対称ｎ相交流装置において流れるエネルギ
が一足であることを示す。従ってこのことから直流出力
側に一定のエネルギｔ−得る様にすれば、入力側には正
弦波状の多相交流入力電流が流れるので十分に高ｔ１波
成分を低減できる。

また直流出力側に一定のエネルギを取り出すには、上記
の式から多、ｌ（＋３Ｃ流入力の各時点における各相の
瞬時電圧値の２乗に比例するエネルギを取シ出せば良い
ことが分る。

本発明は以上述べた様な知見に基づく具体的なＡＣ−Ｄ
Ｃ変ｍｋ提供するものである。

以下図面によｐ本発明に係るＡ　Ｃ−Ｄ　Ｃ変換の各実
施例について詳述する。

先ず第２図乃至第５図により本発明の一実施例全説明す
る。

第２図に示す整流装置の主回路は３相交流入力の各相Ｕ
、Ｖ、Ｗの各ラインに直列接続されたインダクタＬｕ％
Ｌｖ　ｓ　Ｌｗ　ｓ相間に接続されたコンデンサＣ鵠相
全波整流器りとコンデンサＣ１とよシなる同一構成の整
流回路１ｅｃ１、Ｒｅｅ２、Ｉζｅｃ）　、同時にスイ
ッチング動作上行う一対のスイッチングトランジスタＱ
１　　と祇、１次巻線Ｎｌ　　と２次巻線Ｎ２　　とを
有する変圧器Ｔ及びスイッチングトランジスタＱ１　　
とＱｌ　のオフ時に導通して変圧器Ｔに蓄えられた励磁
エネルギなどをコンデンサＣ４を介して放出するための
ダイオードＤマ　とＤ８からなる同一構成の変換部Ｇ　
１、Ｇ２、Ｇ３、各変換部の出力を並列に組合せる様に
接続された整流器Ｄ９　　、Ｄ９　、Ｄｇ　　、７ライ
ホイーリング用ダイオード０１０　％平滑回路を構成す
るインダクタＬ２　、Ｌ２　とコンデンサｃ２、ｃ２′
及びコンデンサＣ３からなシ、その出力端には負荷Ｆが
接続されている。

この実施例における整流装置は各相間電圧を整流する整
流回路と変換部との間に入力同波数用の平滑回路を設け
る心安のないこと’ｋ＜４４成上の１つの特徴としてお
９、後述する全く新規な制御方法によって各スイッチン
グトランジスタＱ１とＱ１′をスイッチング動作させて
整流された正弦波状の電圧を開閉することによシ入力屯
流の高調波成分を大幅に低減すると共に、リップル分の
極めて低い安定化した直流出力を得るものである。

第６図はこの制御方法を行う制御回路のブロック構成の
一例を示し、第４図は各部の動作のタイミングを示す信
号を表示しており、牙５図（至）、但）は夫々変換部の
人、出力波形を説明するための図である。２３図におい
て、基準（ｇ号発振器１は多相交流入力の周波数よりも
充分に高い周波数、例えば２０１Ｇ（ｚの基準パルス信
号を生ずる。この基準パルス信号は第４図において時刻
ｔ１　で発生される信号５で示される。この４Ｔ号ａの
立上りでリセットパルス形成回路２は所定パルス幅、例
えば１μ秒のパルス幅のリセットパルスを生ずる。この
リセットパルスはＯＲ回路５を介してリセット用ＦＥＴ
６のゲートに印加され、このＦＥＴ６　ｋそのパルス幅
だけターンオンさせてキャパシタ７の電荷をはｊ・１零
まで放電させる。遅延回路３はリセットパルスの立下が
シからスイッチングトランジスタＱ１、Ｑ１′のキャリ
ア蓄積時間にほぼ等しい時間だけ遅れた時刻、つまり信
号ａから時間τだけ遅延した時刻ｔ２　　にオン信号す
を駆動ラッチ回路４に与える。仁れに伴い駆動ラッチ回
路４は第１の変換部Ｇ１のスイッチングトランジスタＱ
１、Ｑよ′のベースに駆動信号５ｌｔ−与えて、信号ｄ
で示す様にターンオンさせる。

ＦＥＴ６　Ｋ並列に接続されたキャパシタ７は誤差増幅
器８からの誤差４６号によって定電流値が制御される可
制御定電流ｒＡ９からの定電流によシ充電される。誤差
増幅Ｂ８が出力する誤差信号は整流装置における直流出
力を圧に比例する検出信号Ｓｄ　と基準値との間の痘に
依存する。従ってキャパシタ７の充電々圧は基準信号ａ
　Ｋ　１４＝つくリセットパルスによシー且はぼ零値ま
で降下した後、制御量、この実施例では出力電圧検出４
．−５＠Ｓｄ　　と基準値との差の大きさに比例して上
昇する。キャパシタ７の充電々圧は各比較器１０．１０
′、１０″の正端子に印加される。これら比較器の負端
子には夫々全波整流器１１．１１′、１１″の直流側端
子と抵抗１２．１２′、１２″が夫々接級され、全波整
流器１１の交流側端子１３．１４間には３相交流入力の
Ｕ−Ｖ相間電圧に比例する電圧が、全波整流器１１′の
交流側端子１６′、１４′間にはＶ　−Ｗ　相聞電圧に
比例する電圧が、また全波整流器１１″（Ｄ　交流（ｊ
Ｑ端子１６″、１４″間にはＷ−Ｕ相間電圧に′比例す
る電圧が夫々印加されているので、比較器１０の負端子
にはＵ−Ｗ相間の交流電圧全全波整流した正弦波形状の
電圧が現出し、同様に比較器１・０’、１０”の夫々の
負端子には■−ｗ相間の交流電圧、Ｗ−Ｕ相間の交流電
圧上火々゛整流した正弦波形状の電圧が印加される。夫
々の比較器１０゜１０’、１０”は正、負端子に印加芒
れる前述の様な電圧を比較し、正姶子の電圧が負端子の
電圧に等しくなったときオフ１６号を出力する。比較器
１０のオフ信号Ｃは時刻ｔ３　で駆動ラッチ回路４に入
力場れ、これに伴い駆動ラッチ回路４は変換部Ｇ１にお
けるスイッチングトランジスタＱ１％Ｑ１に対するペー
ス駆動信号Ｓ１０供＃Ｊを停止する。

従ってトランジスタＱ１、Ｑ１′は第４図において信号
ｄで示す様に蓄積時間の旺過し７を後の時刻ｔ４でター
ンオフする、 次に比較器１０からの出力信号Ｃは回路２と同一構成の
リセットパルス形成回路２′に入力される。

これに伴い回路２′は回路２が生ずるリセットパルスと
同様なリセットパルスｋ　ＯＲ回路５を介してＦＥＴ６
のゲートに与え、これをターンオンしてキャパシタ７の
電荷を放電させる。また回路６と同一構成の遅延回路６
′はリセットパルスを受けて信号Ｃよシキャリア蓄積時
間にはぼ等しい時間τだけ遅延した時刻ｔ５　にオン信
号ｅｆ：駆動ラッチ回路４′に与える。これに伴い回路
４′は変換部Ｇ２のスイッチングトランジスタに駆動信
号８２　’（ｌ−与えてこ九をターンオンさせる（１５
号ｇ）。（＋）びキャパシタ７は変換部Ｇ２のオン動作
期間における出力電圧検出信号Ｓｄの大きネに依存する
に電流によ、少充電嘔れる。この充電々圧は比較？、ｉ
　１０’によって前述と同様にｖ−Ｗ相間電圧に比例す
る電圧を全波整流した正弦波形状の電圧と比較され、双
方の電圧が静しくなりた時点ｔ６　で信号ｆｔ駆動ラッ
チ回路４′に与えると共にリセットパルス形成回路２″
に与える。駆動ラッチ回路４′は信号ｆｔ受けると直ち
にベース駆動信号Ｓ２　の送出を停止し、これに伴い変
換部Ｇ２はそのスイッチングトランジスタの拵積時間経
過後の時刻１．　でターンオフする。

次にリセットパルス形成回路２″は比較面部１０′から
信号ｆを受けてリセットパルスをＯＲ回路５を介してＦ
ＥＴ６のゲートに与え、これをターンオンさせてキャパ
シタ７の電荷を瞬時に放電させる。

オ６の遅延回路６″は回路２″からのリセットパルスを
受けて、信号ｆから時間τだけ遅延された時刻ｔ８　に
オンイ２号ｈｔ−駆動ラツテ回路４″ｅこ与える。

これに伴い該回路４″は出動信号Ｓ３　を変換部Ｇ３の
スイッチングトランジスタに印加してこれをターンオン
させる（信号ｊ）。キャパシタ７はＦＥＴ６のオンによ
シー且放電され、再び出力電圧検出信号Ｓｄ　に比例す
る定電流で充電される。キャパシタ７の充電々圧は比較
器１０″によシロ相又流入力のＷ−Ｕ相間送圧に比例す
る電圧を全波整流した正弦波形状電圧と比較され、比較
器１０″はこれら双方の電圧が等しくなり九時点ｔ９で
オフ（Ｋ号１１に駆動ラッチ回路４″に与える。どれに
伴い回路４“は駆動信号Ｓ３の供給を停止し、変換部Ｇ
３はそのスイッチングトランジスタの蓄積時間の経過後
ターンオフする（信号ｊ）。整流器９．９′、９″のい
ずれもが非導通の区間ではインダクタＬ２、ＬｉＫ蓄え
られたエネルギがダイオードＤ１ｏ及ヒ負荷Ｆｔ−介し
て通流する。この様に各部が動作して１周期Ｔが終了す
る。尚、第６図において１５は各全波整流器１１．１１
′、１１″の順方向ドロップによる悪影響を打消すため
の補償用ダイオードである。以上の動作説明を散約ずれ
は、各変換部におけるスイッチングトランジスタは時分
割、りまシ多相交流入力電圧の１周期よりも充分に小き
いも周期内でｔ砲火スイッチング動作し、しかもオンし
ているスイッチングトランジスタのターンオフに伴い次
のスイッチングトランジスタがオンする様になっておシ
、更に各変換部におけるスイッチングトランジスタは出
力電圧検出信号と各相ｉｌｌ電圧に比例する正弦波状電
圧との枝に比例するパルス幅で制御され、且つ各スイッ
チング素子は各相間電圧の整流された正弦波状電圧を開
閉している。従って各変換部のスイッチングトランジス
タは、多相交流の周期よシも充分に短い周期毎に多相交
流の各相より出力側に取り出されるエネルギが多相交流
の瞬時電圧値の２乗に比例する値（Ｋａｉｎ”θｔ：に
は定数）と制御量との積に比例する様に、スイッチング
制御されるのが分る。

更にこの制御方法全分り易くするために第５図によって
Ｕａｔ−中心にし７ｃ１８０″区間における変換部の６
相又流入力波形と出力側波形全説明する。

第５図（２）においてｖｌ、はＵ−Ｖ相間１ｔｉ圧波形
、ｖ２はｖ−Ｗ相間電圧波形、■３　はＷ−Ｕ相間電圧
鼓形上水し、同図（Ｊ３）においてＵｌ、　Ｕ２、ｔｙ
、、は６相交流入力波形の６０°間隔に相当する時刻１
（、−１５〜Ｇ６は、例えば２０１（ｌ（ｚの変換周波
数で動作し、各変換部０１〜Ｇ６が６相交流入力の対応
する相間電圧ｔ”　２０　Ｋ）Ｉｚの変換周波数で開閉
する。第５図において鎖線で示す様に、Ｕ−Ｖ相間電圧
ｖ１が零値である時刻ｔｏから始まる１周期における各
出力電圧波形は、前記実施例で詳述した様に出力電圧検
出信号Ｓｄに依存するキャパシタ７０充電々圧と相当す
る各相間電圧の瞬時値との比較によって決定されるパル
ス幅で各変換部０１〜Ｇ６のスイッチングトランジスタ
が制御され、且つこれらスイッチングトランジスタが相
当する各相間電圧を全波整流した正弦波状電圧を開閉す
ることｔ−ｉえ併せれは、時刻１（、における人力Ｖユ
に対応する出力Ｕ１　はパルス幅及び振幅ともに非常に
小さく、入力ｖ２に対応する出力Ｕ２　及び入力ｖ３に
対応する出力Ｕ３　は双方共にほぼ停しく、かつ出力Ｕ
１　に比べてパルス幅と振幅の双方とも充分に大きくな
ることが容易に理解さ几る。

次に図示の関係上、オ（１交流入力のＵ４０の３０’に
相当する時刻１１（勿論時刻ｔｏ−，−ｔよの間でも２
０　ＫＨｚの変換周波数で各変換部は動作している）で
始まる周期について説明すると、出力Ｕ１　は入力ｖ１
　が正弦波形で上昇するに伴いパルス幅及び振幅ともに
増大し、出力Ｕ２は人力ｖ２が最大振幅になるに伴いそ
のパルス幅及び振幅ともに最大になる。また出力Ｕ３は
時刻ｔよで入力ｖ３がＶ□にほぼ等しくなるに伴い、パ
ルス幅及び振幅ともに出力Ｕ１　にほぼ等しく力る。以
下時刻ｔ２、ｔ３・・・・・・ｔ５から始まる各周期に
ついても同様に説明される。

つまシこの実施例では多相交流入力の周波数を５０　Ｈ
ｚとすると、その各周ルｊを２０　Ｋｌ（ｚの賀換周波
数で４００等分し、この４００等分し′ｆｃ各周期にお
いて変換部０１〜Ｇ３？ｃ−前述の通り制御方法で時分
割制御している。４００？−分され−ｆｃ各周期におけ
る出力Ｕ１〜Ｕ３の総和は制御量、りｔシ出力電圧検出
信号ｖｄ　　と基準１１自との差である誤差信号に比例
し、この検出信号ｖｄ　が一定であれに１上記式（６）
よシ各周期における出力Ｕ１〜Ｕ３の総和がすべて等し
くなることが分る。

従って前述の（６）式よシ入力側の瞬時電力Ｐｉ　は一
定であるので、出力側に得られる瞬時電力が一定であれ
ば轟然に入力側では正弦波形状の電流が流れるが、この
実施例でも多相交流入力の周波数よりも充分に高い２０
　ＫＨｚの変換周波数による各周期の出力Ｕｌ〜Ｕ３の
総和がほぼ一定なので、入力側には高調波成分の極めて
少ない正弦波形状の電流が流れることが容易に理解でき
る。

またこのＡ　Ｃ−Ｄ　Ｃ変換によれば、リップルの小さ
い直流出力電圧を得ることが出来、前述からも分る様に
変換部Ｇ１のスイッチングトランジスタのオフに伴い変
換部Ｇ２のスイッチングトランジスタがターンオンし、
そのターンオフに伴い変換部Ｇ６のスイッチングトラン
ジスタがタージオンする様に制御し得るので、高周波化
し易く、シかも実施例に用いたコンバータの最大デユー
ティである１／２まで利用率を高めることが出来る。

この様な追従制御上可能とするためには、６変（Ｑ部に
おけるスイッチ、ングトランジスタのキャリア蓄積時間
の影−ｖを除くためにほぼ等しい時間だけ遅延してオン
信号が与えられる様にすると共に、パルス幅における入
力電圧との比例精度を向上芒せるため、コンデンサ７の
充電はこの遅延時間が始まる前より行われ始めることが
望ましい。

次に斯かるＡＣ−ＤＣ変換により得られた具体的な特性
例を述べる。但し高調波は２次から４５次までの範囲で
ある。

入、力が６相交流（５０Ｈｚ）（Ｄ２００Ｖ、出力１Ｅ
Ｄｃ４８Ｖ、３０Ａの場合： 入力電圧の高調波分−Ｕ−Ｖ：１．６７％、ｖ−ｗ：１
．４１％、Ｗ−Ｕ：２，２２チ 入力電流の高調波分−Ｕ：５．０２％、Ｖ：　４．０７
％、Ｗ：４．７５チ 力率−０，９８２、効率−８８，６チ となる。

第６図は不発明の他の一笑施倒を説明するための整流装
置を示し、整流器Ｄ９、Ｄｄ及びＤ９″の各出力はダイ
オードＤｌｌ、Ｄｉｌ’及びＤ　１％　ｌなどｔ介して
直列接続される。この整流装置なの制御方法としては２
通りあって、第１の制御方法は前記実施例の方法と全く
同じであシ、第２の制御方法は出力が直列になっている
ため時分割せずに変換部０１〜Ｇ３のすべてのスイッチ
ング素子を同時にターンオンまたは導通期間の一部が重
力る様に動作させて夫ｈパルス幅制御することが可能で
ある。この第２０制御方法においても本発明の基本的な
技術思想を外す点、つまりスイッチング素子を３相交流
入力の周波数よりも充分に高い変換周波数でスイッチン
グさせること、及びこの変換周波数による周期毎に、６
相交流入力の各相より出力側に取り出される電力ｔ３相
交流の瞬時的な電圧の値の２乗に比例する値と制ａ童と
の積に比例させると共に多相交流の各オロから取り出す
車力の総和七制御世に比例する様に制御することは前記
実施例と全く同じである。

従ってこの第２の制仰方法會第５図ｔも用いて簡単に説
明すると、変換部Ｇ１、Ｇ２、’Ｇ３の各スイッチング
素子は予め決められた周波数による各時刻で同時にター
ンオンし、出力電圧検出信号Ｓｄ　　と多相製流入力の
瞬時値との積に比例する夫々のパルス幅でもって制御さ
れる。よって各周期における各相の出力ＬＬ１　、Ｕ２
．０３は各周期の始めの時刻における相当する人力相ｖ
１、Ｖ２、ｖ３の振幅と、その周期の出力電圧検出（ｉ
Ｔ号Ｓｄと基準電圧との差と多相反流入力の瞬時値との
積に比例する値とにより決定される。この制御方法では
出力ｌｉ＋の交流″”Ｃｒ　Ｄｇ、Ｄ９′、Ｄ９″の出
力Ｕ、、Ｕ２、ＵＳがＭ畳される。

次にオフ図は変換部０１〜Ｇ６がスイッチング素子によ
シブリッジｖｔ成され、セツタタツプの両波整流回路が
直列接続されている場合を示す。

この整流装置においても基本的なＳｔｉ制御方法は前に
述べた実施例の方法と全く同じであるので詳述しない。

次に第８図に示す整流装置は出力τｌｆｔの源流回路を
全波整流ブリッジＤ９、Ｄ９′、Ｄ９″とし、夫々の一
方の整流アームｄ１、ｄｌ、ｄｌを並列接続して第１の
インダクタし２に直列し、他方の整流アームｄ２、ｄ２
、ｄ２１ｆ−並列接続して別の第２のインタリタし、ｉ
に直列している。この装置の基本的な制御方法も最初の
実施例と同じであるが、各賀換部が１　ｆｌＷのインダ
クタし２又はＬ２′に供給する電圧の波形の最大デユー
ティは１に制限されるから、正、負のサイクルに分けて
各変換部の出力電圧波形の最大デユーティの１７２まで
利用できるよう、別りのインダクタＬ２　、Ｌ２から電
流を取シ出す様にしたこと全特徴とし、スイッチング素
子の利用率を向上きせることが出来る。

次に第９図は６個の双方向性スイッチング素子Ｓ１〜Ｓ
８奮６相全波整流構成に接続した基本的なオン−オン型
の６相整流装Ｒ４−示し、平滑用インダクタＬ２はこれ
電流れる電流が変換周期で一定になる程度に大きなイン
ダクタンスを有する。

基本的な制御技術は第２図に関連して述べた制御方法と
同じなので詳述しないか、下記表ＫＵ−■相間１ｉＬ圧
のＯｏから２πまでのル」間におけるスイッチング素子
８１〜Ｓ６のスイッチングル０作のシーケン・ヌの一例
を示す。

上記シーケンスについて説、明すると、Ｕ−Ｖ相ｔｉｌ
ｌ電圧の０〜π／３の位相では最初にスイッチング素子
Ｓ１と８５が、次に８５と８６が、更に次にＳ３とＳ４
が６相交流入力の周波数よりも充分に高い周波俄で且つ
前記制御方法によって１１員次スイッチング動作を繰り
返す。Ｕ−Ｖ相電圧のπ／６〜２π／３の期間ではスイ
ッチング素子Ｓ１とＳ５、Ｓ５とＳ６、Ｓ６とＳｌが同
様にしてｊ叡次スイツテング動作會繰り返す。同様に他
の位相においても相当するスイッチング素子カニスイッ
チング動作を行う。

次に第１０図はオン−オフ型の６ｔｈ　Ｍ　ａｒ、装置
の一例を示し、スイッチング素子Ｓ１〜Ｓ６の沿制御方
法及びスイッチングのシーケンスと第９図の装置の場合
と同様なので説明を省略する。この装置では、スイッチ
ング素子８１〜Ｓ６の内のいう１れかの１対のスイッチ
ング素子がオンのときにインダクタＬ３にエネルギを蓄
え、スイッチング素子８１〜Ｓ６のすべてがオフのとき
負荷Ｆにインタ。

／　Ｉ　Ｌ３　Ｏ’Ｉｌｉ積エネルギが供給される。

第１１図は第９図において、各双方向スイッチング素子
８１〜Ｓ６の夫々を１対の双方向性２許導体スイッチン
グ素子Ｓ１と８１’、Ｓ２と８２′、・・・・・・Ｓ６
と８６’で構成し、入出力側を変圧器Ｔで直流的に絶縁
した構成り弐整流装置を示す。化１１楚を方法は第９図
の場合のｉｔｒ＋＋御における正の出力を得る動作に負
の出力を得る動作（１８〇−相のずれた動作）を加え、
前記表において１８０″位相のずれたシーケンス同士を
０口えて制御するものであり、／６変換サイクル毎に正
、負の出力をトランスに口Ｊ加する。

尚、１ｉ２１＋御の簡単な例について述べて米たが、第
６図及びオフ図に示しｆｃ整流装置の七ｋに変圧Ｚメの
２次側を直列接続した場合、各変換部のスイッチング素
子のパルス幅制御上パルス幅の中央を基準にその前後で
パルス幅全制御することによシ、また第２図及び第８図
に示した整流装飽の様に出力側上並列接続した場合に駆
動信号のノくルス幅の太きい、或いは小さいＪ幀にスイ
ッチング素子をターンオンさせ＃Ｌ　ｔｆ　、制御の対
称性か良くなり、力率の向上と入力電流に分ける高調波
の低減全行うことができ、大幅に特性を改善できる。

更にまた以上述べた実施例では固定された周期で発生づ
れる基＄信号に基づいて最初の変換部のスイッチング素
子がターンオンし、そして七のオフに伴い次の変換部の
スイッチング素子がスイッチング動作を行うといった様
に１１１次＠変換部がスイッチング動作を行ったが、人
力車流の波形の懺みｔ更に低減するＩＣめに、各相の入
力電圧を検出して検出電圧の大きい相或いは小８い相の
順序でｆ換部ｔスイッチング動作させることも可能であ
る。

以上の説明では比較器の一万の入力端子に印加する基準
正弦波形として入力電圧を用いたが、この代りにＰＬＬ
回路などｔ利用して入力周波数に同期した正弦波信号を
発生する正弦波発生器ｒ使用することも出来る。

また実際の装置ではスイッチング素子を介して入力から
出力に通流する電流は各変換部内の漏洩インダクタンス
及び出力側インダクタの値によって変換周期内で変動す
る。この影響上低減するための制御方法としては、スイ
ッチング素子を通流する電流ｔ−積分した値が相当する
相の入力電圧の瞬時値の絶対値に比例する様に制御する
方法がある。しかし前記積分値はパルス幅と電流値とに
依存するためにその値が大幅に変動し、制御が困難にな
る場合がある。この場合には人力からスイッチング素子
を介して通流する電流と制御量との秋に相当する値ｋ　
ｎｔ分することにより前記８（分値の変動を充分に小芒
く出来るのでｆｌｉ制御が容易になる。

この場合における制御量はその逆数が出力面力に比例す
る値となシ、＋Ｉｉｌ述の場合のｌｉ・制御量と逆圧な
る。

以上述ベア’Ｃ様に不発明によれば、スイッチング素子
を多相交流の周波数よりかなり高い変換周波数でスイッ
チングさせ、その変換周波数による周期毎に各１１１よ
り出力ｉｊｉに取り出すエネルギが多相交流の２乗と制
御量との積に比例すると共に、各相から取シ出すエネル
ギの総和が前記制御量に比例する様に制御しているので
、高μ周波成分の非常に小嘔い入力″に流を流すことが
出来るために」１信回路などにおける高調波成分による
ｄ導障害を防ぐことが出来、また高周波リップルの小さ
い一定の色力電圧？得ることが出来る。更にこの発明に
よれば、入力端のｈ塾流回路と変ト！都との間に平滑′
回路を設ける必要がないので装置を小型化できる。

尚、スイッチング素子としてトランジスタの他にザイリ
スタなどｔ用いることが出来るのは当然であシ、以上の
実施例では対称６相交流入力について述べたが、他の多
相入力又は２相３紛式でも同様であシ、入力波形が多少
変形している場合でも帰還ループでもって入力における
エネルギの流れを一定にｆｆｆｉ制御することにより出
力におけるリップルの低減上行える。

【図面の簡単な説明】

第１図は従来の整流値を妊社軸藷甚を説明するための図
、第２図は本発明の− 却＃参整流装置の一例金示す図、第６図はその制御回路
のブロック構成を示す図、第４図は各部の動作のタイミ
ングを示す信号を表わした図、第５図は人、出力側の波
形を説明するための図、第６図乃至第８図及び坩・９図
乃至第１１図は夫々本発明に係る゛　　　１゛　　　−
整 流装置の異なる例を示す図である。 Ｍｅａ１〜Ｒｅ　ｃ５・・・整流回路 ０１〜Ｇ６・・・変換部 Ｆ・・・負荷 Ｃｏｎ・・・制御回路 １・・・清準信号発生器 ２．２’、２”−！Ｊ上セツトル２形成回路３．６′、
６″・・・遅延回路 ４．４′、４″・・・心動ラッチ回１゛６５・・・ＯＲ
１ｇ１路 ８・・・誤差増幅器 ９・・・可ｆｌｉＩＪ御定電流源 １０．１０′、１０″・・・比較器 特許出願人　　オリジン電気株式会社 唱　１１　　図 手続補正書 昭和５８年１２月２７日 特許庁長官殿 １、事件の表示　　昭和５７年特許願第１７３６４７号
２、発明の名称　　整流装置 ３、補正をする者 事件との関係　　　特許出願人 住　所　　　東京都豊島区高田１丁目１８番１号〒１７
１　電話（９８３）７１１１（代）４、補正命令の日付
　　　自　発 ５、補正の対象　　　］発明の詳細な説明」の欄６、補
正の内容 （１）本件明細書オ６頁第１２行目１ら直流・・・・・
・すれは、」を下記の通シ補正する。 「ら交流入力に対する負荷が線形になるようにしながら
直流出力側に一定のエネルギを得る様に制御すれば、」 （２１同書オフ頁ツ・１５行目［・・・・・・ｃｌ”を
介して放　　。 出する・・・・・・」を下記の通９補正する。 「・・・・・・Ｃ１′に帰還する・・・・・・」（６）
同書第１６頁第４行目Ｆ・・・・・・大きさに比例して
上昇する。」を下記の通り補正する。 「・・・・・・大きさに比例する上昇率をもって上昇す
る。」 （４）同書第１６頁の第１４行目乃至第１６行目「・・
・・・・インダクタＬ２、・・・・・・通流する。」を
下記の通り補正する。 「・・・・・・インダクタＬ２に蓄えられたエネルギが
ダイオードＤ１０　’ｉ：介して通流する。」（５）同
書第１７頁のオ８行目及びオ９行目Ｆ定であれば、・−
・・・・流れるが、」を下記の通り補正する。 ［定となり、前述のパルス幅制御が入力周波数に鉤して
十分に高い変換周波数であれは、当然に入力端では高周
波成分を除くだけで正弦波形状の電流が流れる。」 （６）　　同書同頁の第１１行目「・・・・・・一定な
ので、入」を下記の通９補正する。 「・・・・・・一定なので、リップルの小さい直流出力
電圧を得ることが出来、人」 Ｖ）同■同頁の第１４行目及び第１５行目Ｉ・・・・・
・リップル゛°・°・・ことが出来、」を削除する。 （８）　　同書同頁の第２０行目「・・・・・・制御し
得るので・高周波化・・・・・・」を下記の通り補正す
る。 １”・・・・・・制御し得るので、オン−オン型のコン
ノく−タを利用して出力側を並列接続でき、かつ低電圧
大電流において高周波化・・・・・・」（９）　　同壱
第２３頁のオ６行目「・・・・・・シーケンスとオ９図
・・・・・・」ヲ［・・・・・・シーケンスはオ９図・
・・・・・」に訂正する。

Claims (1)

【特許請求の範囲】
1. （１）　　多相交流入力の各相間電圧を整流する複数の
   整流回路、該夫りの整流回路からの整流された正弦波状
   電圧を前記多相交流入力の周波数よりも充分に高い変換
   周波数で直接スイッチングするスイッチング素子、該ス
   イッチング素子の夫々に直列接続された各１次巻線と互
   いに直列又は並列に接続された複数の２次巻線とを有す
   る複数め変圧器、前記各２次巻線に現出せる電圧を夫々
   整流する整流器、該整流器の出力を平滑するインダクタ
   とコンデンサ、及び前記スイッチング素子を制御する制
   御回路と全備えたことを特徴とする整流装置。 Ｑ）　多相交流入力の各相間電圧を整流する複数の整流
   回路、該夫々の整流回路からの整流された正弦波状電圧
   全前記多相交流入力の周波数よりも充分に高い変換周波
   数で直接スイッチングするブリッジ接続されｔスイッチ
   ング素子、該スイッチング素子に接続された１次巻線及
   び２次巻線を夫々似えた複数の変圧器、該変圧器の２次
   巻線間電圧を両波整流する１対の□整流アームを備えた
   両波型の複数の整流回路、前記１対の整流アームの夫々
   と一方の出力端子間に直列接続でれた別々の平滑用イン
   ダクタ、平滑用コンデンサ、及び前記スイッチング素子
   を制御する制御回路と全備えたことを特徴とする整流装
   置・。