JPS5964923A - スイツチ回路装置 - Google Patents
スイツチ回路装置Info
- Publication number
- JPS5964923A JPS5964923A JP57176736A JP17673682A JPS5964923A JP S5964923 A JPS5964923 A JP S5964923A JP 57176736 A JP57176736 A JP 57176736A JP 17673682 A JP17673682 A JP 17673682A JP S5964923 A JPS5964923 A JP S5964923A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- signal
- input terminal
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２つの異なる入力信号を切換えることに用いら
れるスイッチ回路装置に関する。
れるスイッチ回路装置に関する。
従来例の構成とその問題点
アナログ信号の回路をパルス信号によってオン。
オフするようにした所謂アナログスイッチとして従来で
は各種形式のものが知られている。第１図は従来の差動
形アナログスイッチを示す。Ａ、Ｂはトランジスタ（６
） （７） 、 （８） （９）で構成される第１．第
２の差動増幅器で、第１の信号入力端子（１）および第
２の信号入力端子（２）に、それぞれ異なる入力信号が
与えられる。またパルス入力端子（３）、（４）には、
位相が合致すると共にその極性が相違するスイッチング
パルスがそれぞれに与えられる。即ち、第１図ではパル
ス入力端子（３）には正極性パルスＰ１、パルス入力端
子（４）には負極性のパルスＰ２が与えられる。パルス
Ｐ１の′Ｈ″の期間においては、トランジスタ（Ｉｆ’
）がオンし、パルスＰ２のｉｆ Ｈ１１の期間にあって
はトランジスタ（１１）がオンする。ここで、トランジ
スタ（１υは第１の信号入力端子（１）の入力信号を信
号出力端子０ηに伝達するスイッチとして作用し、トラ
ンジスタαＤは第２の信号入力端子（２）の入力信号を
信号出力端子α力に伝達するスイッチの機−介１七ｋ・
ｒ、する。
は各種形式のものが知られている。第１図は従来の差動
形アナログスイッチを示す。Ａ、Ｂはトランジスタ（６
） （７） 、 （８） （９）で構成される第１．第
２の差動増幅器で、第１の信号入力端子（１）および第
２の信号入力端子（２）に、それぞれ異なる入力信号が
与えられる。またパルス入力端子（３）、（４）には、
位相が合致すると共にその極性が相違するスイッチング
パルスがそれぞれに与えられる。即ち、第１図ではパル
ス入力端子（３）には正極性パルスＰ１、パルス入力端
子（４）には負極性のパルスＰ２が与えられる。パルス
Ｐ１の′Ｈ″の期間においては、トランジスタ（Ｉｆ’
）がオンし、パルスＰ２のｉｆ Ｈ１１の期間にあって
はトランジスタ（１１）がオンする。ここで、トランジ
スタ（１υは第１の信号入力端子（１）の入力信号を信
号出力端子０ηに伝達するスイッチとして作用し、トラ
ンジスタαＤは第２の信号入力端子（２）の入力信号を
信号出力端子α力に伝達するスイッチの機−介１七ｋ・
ｒ、する。
これを詳細に説明する。トランジスタ００がオンすると
、トランジスタ（６）、 （７） 、 ０２ 、 （１
１およびエミッタホロワトランジスタθ→がオンし、第
１の信号入力端子（１）の入力信号は信号出力端子０η
に伝達される。ここで、出力信号をトランジスタ（７）
のベースへ与えるならば、信号出力端子α旧こ取り出さ
れる出力信号は入力信号と同じ直流レベルに保持され、
かつ振幅値を人力と等しく設定できることが既に知られ
ている。また、トランジスタＱｌ）の方がオンすると、
トランジスタ（８） 、 （９） 、 Ｑす、０３およ
びＱ４＋がオンし、第２の信号入力端子（２）の入力信
号が信号出力端子０７）に伝達される。信号出力端子０
．７）の一端をトランジスタ（９）のベースへ与えるこ
とにより、第２の信号入力端子（２）と信号出力端子Ｑ
７）との電圧利得を１倍、即ち電圧ホロワとして作動さ
せ得ることはトランジスタθＱの場合と同様である。
、トランジスタ（６）、 （７） 、 ０２ 、 （１
１およびエミッタホロワトランジスタθ→がオンし、第
１の信号入力端子（１）の入力信号は信号出力端子０η
に伝達される。ここで、出力信号をトランジスタ（７）
のベースへ与えるならば、信号出力端子α旧こ取り出さ
れる出力信号は入力信号と同じ直流レベルに保持され、
かつ振幅値を人力と等しく設定できることが既に知られ
ている。また、トランジスタＱｌ）の方がオンすると、
トランジスタ（８） 、 （９） 、 Ｑす、０３およ
びＱ４＋がオンし、第２の信号入力端子（２）の入力信
号が信号出力端子０７）に伝達される。信号出力端子０
．７）の一端をトランジスタ（９）のベースへ与えるこ
とにより、第２の信号入力端子（２）と信号出力端子Ｑ
７）との電圧利得を１倍、即ち電圧ホロワとして作動さ
せ得ることはトランジスタθＱの場合と同様である。
ここで、（５）は電源端子、０均およびθＧは電流源で
ある。
ある。
ところで、第１図の従来例においては次のような問題点
が存在する。即ち、オフ側におかれたトランジスタＯＱ
または０υに経路をもつ差動増幅器のベース・エミッタ
間に逆方向耐圧を越える電圧が印加されると、トランジ
スタに破壊もしくは劣化を与える不都合が発生する。た
とえば、パルスＰ１が“ＨＩ＋の状態でトランジスタθ
（責がオンしている場合であって、第１の信号入力端子
（１）に与えられる入力信号の電圧レベルが低く、さら
に第２の信号入力端子（２）に与えられる人力信号の電
圧レベルが高く〔第２図における電圧レベルＶ２ ）て
、これう両者間にトランジスタ（９）のベース・エミッ
タ逆方向耐圧を越える電圧差が生じたならば、本来なら
第２図の（イ）に示す信号出力端子α力に出力されるは
ずの第１の信号入力端子（１）の電圧レベル■ｌが得ら
れずに、第２図の（ロ）に示すように望ましからぬ電圧
レベルＶ３が生じる。なお、上記の不都合な状態は、ト
ランジスタ（９）に限られるものではなく、前記のよう
にオフ側におかれたトランジスタＯＱまたはθυに経路
をもつ差動増幅器を形成するその他のトランジスタにも
存在し、その差動増幅のいずれのトランジスタであるか
は、ベースが低い電圧におかれた方のトランジスタとい
うことになる。
が存在する。即ち、オフ側におかれたトランジスタＯＱ
または０υに経路をもつ差動増幅器のベース・エミッタ
間に逆方向耐圧を越える電圧が印加されると、トランジ
スタに破壊もしくは劣化を与える不都合が発生する。た
とえば、パルスＰ１が“ＨＩ＋の状態でトランジスタθ
（責がオンしている場合であって、第１の信号入力端子
（１）に与えられる入力信号の電圧レベルが低く、さら
に第２の信号入力端子（２）に与えられる人力信号の電
圧レベルが高く〔第２図における電圧レベルＶ２ ）て
、これう両者間にトランジスタ（９）のベース・エミッ
タ逆方向耐圧を越える電圧差が生じたならば、本来なら
第２図の（イ）に示す信号出力端子α力に出力されるは
ずの第１の信号入力端子（１）の電圧レベル■ｌが得ら
れずに、第２図の（ロ）に示すように望ましからぬ電圧
レベルＶ３が生じる。なお、上記の不都合な状態は、ト
ランジスタ（９）に限られるものではなく、前記のよう
にオフ側におかれたトランジスタＯＱまたはθυに経路
をもつ差動増幅器を形成するその他のトランジスタにも
存在し、その差動増幅のいずれのトランジスタであるか
は、ベースが低い電圧におかれた方のトランジスタとい
うことになる。
発明の目的
本発明は、上記、の不都合を排除し、スイッチ回路装置
として充分満足できるものを提供するものである。
として充分満足できるものを提供するものである。
発明の構成
本発明は、一方の入力にそれぞれ異なる信号が入力され
る第１．第２の差動増幅器と、この第１゜第２の差動増
幅器と一方の電源との間に介装されたカレントミラー回
路と、前記第１．第２の差動増幅器と他方の電源との間
にそれぞれ介装された第１．第２のスイッチングトラン
ジスタとを設け、第１．第２の差動増幅器の他方の入力
相互と前記カレントミラー回路に結合されたエミツクポ
ロワ出力とを接続して信号出力端子とし、前記第１また
は第２のスイッチングトランジスタをオンさせてこれに
対応して前記信号出力端子に第１または第２の差動増幅
器に入力された信号を取り出すように構成すると共に、
前記第１の差動増幅器を成す２つのトランジスタと前記
第１のスイッチングトランジスタとの間に電源に対して
順方向に第１゜第２のダイオードを介装し、前記第２の
差動増幅器を成す２つのトランジスタと前記第２のスイ
ッチングトランジスタとの間に電源に対して順方向に第
３．第４のダイオードを介装したことを特徴とする。
る第１．第２の差動増幅器と、この第１゜第２の差動増
幅器と一方の電源との間に介装されたカレントミラー回
路と、前記第１．第２の差動増幅器と他方の電源との間
にそれぞれ介装された第１．第２のスイッチングトラン
ジスタとを設け、第１．第２の差動増幅器の他方の入力
相互と前記カレントミラー回路に結合されたエミツクポ
ロワ出力とを接続して信号出力端子とし、前記第１また
は第２のスイッチングトランジスタをオンさせてこれに
対応して前記信号出力端子に第１または第２の差動増幅
器に入力された信号を取り出すように構成すると共に、
前記第１の差動増幅器を成す２つのトランジスタと前記
第１のスイッチングトランジスタとの間に電源に対して
順方向に第１゜第２のダイオードを介装し、前記第２の
差動増幅器を成す２つのトランジスタと前記第２のスイ
ッチングトランジスタとの間に電源に対して順方向に第
３．第４のダイオードを介装したことを特徴とする。
実施例の説明
以下、本発明の一実施例を第３図に基づいて説明する。
第３図のスイッチ回路装置はタイオード（ト）Ｑ１■υ
が介装されていることだけが第１図と異なり、基本動作
はまったく同じである。
が介装されていることだけが第１図と異なり、基本動作
はまったく同じである。
最初に第１のダイオードとしてのダイオード０椋の作用
と効果について説明する。トランジスタθＱがオフであ
って、第１の信号入力端子（１）に低い電圧が、第２の
信号入力端子（２）に高い電圧の入力信号がそれぞれに
与えられると、信号出力端子α力には高い電圧を有した
第２の信号入力端子（２）の入力信号が生じる。このと
きに、第１．第２の信号入力端子（１） −（２）間に
、トランジスタ（６）のベース・エミッタの逆方向耐圧
を越える電圧が加えられると、信号出力端子０７１１即
ちトランジスタ（７）のベースから同トランジスタ（７
）のエミッタを通じ、ダイオード叫を介して、トランジ
スタ（６）ベース・エミッタの逆方向耐圧を越える高電
圧が加わるが、このときに、ダイオード（坤は前記トラ
ンジスタ（６）の逆方向耐圧を越える電圧を阻止し、前
記異常電流の経路を遮断せしめる。
と効果について説明する。トランジスタθＱがオフであ
って、第１の信号入力端子（１）に低い電圧が、第２の
信号入力端子（２）に高い電圧の入力信号がそれぞれに
与えられると、信号出力端子α力には高い電圧を有した
第２の信号入力端子（２）の入力信号が生じる。このと
きに、第１．第２の信号入力端子（１） −（２）間に
、トランジスタ（６）のベース・エミッタの逆方向耐圧
を越える電圧が加えられると、信号出力端子０７１１即
ちトランジスタ（７）のベースから同トランジスタ（７
）のエミッタを通じ、ダイオード叫を介して、トランジ
スタ（６）ベース・エミッタの逆方向耐圧を越える高電
圧が加わるが、このときに、ダイオード（坤は前記トラ
ンジスタ（６）の逆方向耐圧を越える電圧を阻止し、前
記異常電流の経路を遮断せしめる。
次に第２のダイオードとしてのダイオード０呻はトラン
ジスタ（１０がオフであって第１の信号入力端子（１）
に高い電圧が、第２の信号入力端子（２）に低い電圧が
加えられ、第１．第２の信号入力端子（１）−（２）間
に生ずる電圧差がトランジスタ（７）のベース・エミッ
タ逆方向耐圧を越える場合にトランジスタ（７）を破壊
若しくは劣化から保護する。
ジスタ（１０がオフであって第１の信号入力端子（１）
に高い電圧が、第２の信号入力端子（２）に低い電圧が
加えられ、第１．第２の信号入力端子（１）−（２）間
に生ずる電圧差がトランジスタ（７）のベース・エミッ
タ逆方向耐圧を越える場合にトランジスタ（７）を破壊
若しくは劣化から保護する。
さらに、第８のダイオードとしてのダイオード（イ）は
、トランジスタＱｌ）がオフであって、第１の信号入力
端子（１）に高い電圧が、第２の信号入力端子（２）に
低い電圧が加えられ、第１．第２の信号入力端子（１）
−（２）間に、トランジスタ（８）のベース・エミッ
タ逆方向耐圧を越える電圧差があった場合に、トランジ
スタ（８）の破壊若しくは劣化を防止する役割を有する
。
、トランジスタＱｌ）がオフであって、第１の信号入力
端子（１）に高い電圧が、第２の信号入力端子（２）に
低い電圧が加えられ、第１．第２の信号入力端子（１）
−（２）間に、トランジスタ（８）のベース・エミッ
タ逆方向耐圧を越える電圧差があった場合に、トランジ
スタ（８）の破壊若しくは劣化を防止する役割を有する
。
第４のダイオードとしてのダイオードＱυは、トランジ
スタ０１）がオフであって、第１の信号入力端子（１）
に低い電圧が、第２の信号入力端子（２）に高い電圧が
加えられ、第１．第２の入力端子間にトランジスタ（９
）のベース・エミッタの逆方向耐圧を越エルときに、第
２の信号入力端子（２）がらトランジスタ（８）を通じ
、ダイオード翰を介してトランジスタ（９）のベース・
エミッタ逆方向耐圧を越える電圧を阻止する。
スタ０１）がオフであって、第１の信号入力端子（１）
に低い電圧が、第２の信号入力端子（２）に高い電圧が
加えられ、第１．第２の入力端子間にトランジスタ（９
）のベース・エミッタの逆方向耐圧を越エルときに、第
２の信号入力端子（２）がらトランジスタ（８）を通じ
、ダイオード翰を介してトランジスタ（９）のベース・
エミッタ逆方向耐圧を越える電圧を阻止する。
なお、第３図の本発明のパルススイッチ回路装置を半導
体集積回路で構成するならば、トランジスタ（６）〜（
９）のベース・エミッタ逆方向耐圧はほとんど等しくで
きることに加え、ダイオード０椋→υの逆方向耐圧もほ
ぼ等しくできるので、それぞれの１−ランジスタを保護
できる最大電圧はほぼ同じとなろう さらに、前記ダイオード０１！〜■→をベース・コレク
タ間接合をもって構成するならば、逆方向耐圧は、ベー
ス・エミッタ間接合を用いる比して格段に高い値を得る
ことができ、電源電圧の高い使用にも充分耐え得るもの
となる。
体集積回路で構成するならば、トランジスタ（６）〜（
９）のベース・エミッタ逆方向耐圧はほとんど等しくで
きることに加え、ダイオード０椋→υの逆方向耐圧もほ
ぼ等しくできるので、それぞれの１−ランジスタを保護
できる最大電圧はほぼ同じとなろう さらに、前記ダイオード０１！〜■→をベース・コレク
タ間接合をもって構成するならば、逆方向耐圧は、ベー
ス・エミッタ間接合を用いる比して格段に高い値を得る
ことができ、電源電圧の高い使用にも充分耐え得るもの
となる。
ダイオード０８）〜（２１１の挿入によって、信号出力
端子θカに取り出せ得るダイナミックレンジは、第１図
の従来例に比べて、ダイオードの順方向電圧〔０７ボル
ト〕ｔごけ狭くなることは是認しなけれはならないが、
実用的にはほとんど支障はない。
端子θカに取り出せ得るダイナミックレンジは、第１図
の従来例に比べて、ダイオードの順方向電圧〔０７ボル
ト〕ｔごけ狭くなることは是認しなけれはならないが、
実用的にはほとんど支障はない。
発明の詳細
な説明のように本発明のス什）子回路装置によると、第
１〜第４のダイオードがトランジスタのベース・エミッ
タ逆方向耐圧以上に印加される電圧を阻止するため、入
力ダイナミックレンジの大きい入力信号の切換え、なら
びに電源電圧の高いアナログスイッチとして好適であっ
て、しかもその構成はダイオードを挿入するだけの比較
的簡単な構成によって達成できるので、広範囲なアナロ
グ信号を切換えるものとして最適である。
１〜第４のダイオードがトランジスタのベース・エミッ
タ逆方向耐圧以上に印加される電圧を阻止するため、入
力ダイナミックレンジの大きい入力信号の切換え、なら
びに電源電圧の高いアナログスイッチとして好適であっ
て、しかもその構成はダイオードを挿入するだけの比較
的簡単な構成によって達成できるので、広範囲なアナロ
グ信号を切換えるものとして最適である。
第１図は従来のスイッチ回路装置の構成図、第２図は第
１図の入出力特性図、第８図は本発明のスイッチ回路装
置の一実施例の構成図である。 （１）・・・第１信号入力端子、（２）・・・第２信号
入力端子、（３） （４）・・・パルス入力端子、（５
）・・・電源端子、（６） （７） （８） （９）・
・・トランジスタ、Ｍａｌ）・・・第１．第２のスイッ
チングトランジスタ、０７）・・・信号出力端子、Ｑ８
） ０（％ψ）１２１）・・・ダイオード、Ａ、Ｂ・・
・第１．第２の差動増幅回路代理人 森本義弘 第ｆ図 第３図
１図の入出力特性図、第８図は本発明のスイッチ回路装
置の一実施例の構成図である。 （１）・・・第１信号入力端子、（２）・・・第２信号
入力端子、（３） （４）・・・パルス入力端子、（５
）・・・電源端子、（６） （７） （８） （９）・
・・トランジスタ、Ｍａｌ）・・・第１．第２のスイッ
チングトランジスタ、０７）・・・信号出力端子、Ｑ８
） ０（％ψ）１２１）・・・ダイオード、Ａ、Ｂ・・
・第１．第２の差動増幅回路代理人 森本義弘 第ｆ図 第３図
Claims (1)
- １、一方の入力にそれぞれ異なる信号が入力される第１
．第２の差動増幅器と、この第１．第２の差動増幅器と
一方の電源との間に介装されたカレントミラー回路と、
前記第１．第２の差動増幅器と他方の電源との間にそれ
ぞれ介装された第１．第２のスイッチングトランジスタ
とを設け、第１．第２の差動増幅器の他方の入力相互と
前記カレントミラー回路に結合されたエミッタホロワ出
力とを接続して信号出力端子とし、前記第１または第２
のスイッチングトランジスタをオンさせてこれに対応し
て前記信号出力端子に第１または第２の差動増幅器に入
力された信号を取り出すように構成すると共に、前記第
１の差動増幅器を成す２つのトランジスタと前記第１の
スイッチングトランジスタとの間に電源に対して順方向
に第１．第２のダイオードを介装し、前記第２０差動増
幅器を成す２つのトランジスタと前記第２のスイッチン
グトランジスタとの間に電源に対して順方向に第８゜第
４のダイオードを介装したスイッチ回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176736A JPS5964923A (ja) | 1982-10-06 | 1982-10-06 | スイツチ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57176736A JPS5964923A (ja) | 1982-10-06 | 1982-10-06 | スイツチ回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5964923A true JPS5964923A (ja) | 1984-04-13 |
Family
ID=16018890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57176736A Pending JPS5964923A (ja) | 1982-10-06 | 1982-10-06 | スイツチ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5964923A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151780A (en) * | 1989-03-10 | 1992-09-29 | U.S. Philips Corporation | Differential amplifiers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750131A (en) * | 1980-09-10 | 1982-03-24 | Hitachi Ltd | Electronic switch circuit |
-
1982
- 1982-10-06 JP JP57176736A patent/JPS5964923A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750131A (en) * | 1980-09-10 | 1982-03-24 | Hitachi Ltd | Electronic switch circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151780A (en) * | 1989-03-10 | 1992-09-29 | U.S. Philips Corporation | Differential amplifiers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992749A (en) | Pulse-width modulating amplifier circuit | |
| US4827223A (en) | Buffer amplifier | |
| US4620115A (en) | Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage | |
| US3526845A (en) | Apparatus for overcurrent protection of a push-pull amplifier | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| JPS62101116A (ja) | パルス遅延回路 | |
| JPS5964923A (ja) | スイツチ回路装置 | |
| US5053643A (en) | Integrated circuit including output circuit having input logic controlled by output logic | |
| US4908857A (en) | Isolated drive circuit | |
| US5075568A (en) | Switching bipolar driver circuit for inductive load | |
| JPH0580164B2 (ja) | ||
| EP0603938A1 (en) | Universal signal converter | |
| KR880010425A (ko) | 셈플홀드회로 | |
| US4027270A (en) | Class ABC amplifier circuit | |
| EP0750392B1 (en) | A high voltage operational amplifier | |
| JPH027715A (ja) | 信号の低ひずみスイッチングのための回路装置 | |
| JPH0253307A (ja) | 低周波増幅回路 | |
| JPH01204513A (ja) | 電流出力回路 | |
| JP2591425B2 (ja) | 保護回路 | |
| SU1185570A1 (ru) | Выходной двухтактный каскад | |
| JPS62285515A (ja) | クリツプ回路 | |
| SU1376231A1 (ru) | Двухтактный усилитель мощности | |
| JPS58162116A (ja) | リミツタ回路 | |
| JPH03214922A (ja) | 切換回路 | |
| JPH0191506A (ja) | 低周波電力増幅回路 |