JPH0253307A - 低周波増幅回路 - Google Patents
低周波増幅回路Info
- Publication number
- JPH0253307A JPH0253307A JP63205166A JP20516688A JPH0253307A JP H0253307 A JPH0253307 A JP H0253307A JP 63205166 A JP63205166 A JP 63205166A JP 20516688 A JP20516688 A JP 20516688A JP H0253307 A JPH0253307 A JP H0253307A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- amplifier
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低周波増１＠回路に関するものである。
従来の技術
近年、演算増幅器（以下ＯＰアンプという）は大変安価
になシ、これを用いた低周波増幅回路も、多数の例があ
る。
になシ、これを用いた低周波増幅回路も、多数の例があ
る。
以下１図面を参照しながら、上述した従来の低周波増幅
回路の一例について説明する。
回路の一例について説明する。
第６図は、従来のＯＰアンプを用いた低周波増幅回路で
ある。この例では、電圧利得ＯｄＢのボルテージフォロ
ア回格について説明する。
ある。この例では、電圧利得ＯｄＢのボルテージフォロ
ア回格について説明する。
１はこの回路の入力端子、３は出力端子、４゜６はそれ
ぞれＯＰアンプの十及び−電源端子である。ＯＰアンプ
ｅの反転入力端子は、ＯＰアンプ６の出力端子に接続さ
れておｌ）、１ｏｏ％の負帰還がかかるため、出力端子
３には、常に入力信号と、同相、同振１嘔の出力信号が
現われる。
ぞれＯＰアンプの十及び−電源端子である。ＯＰアンプ
ｅの反転入力端子は、ＯＰアンプ６の出力端子に接続さ
れておｌ）、１ｏｏ％の負帰還がかかるため、出力端子
３には、常に入力信号と、同相、同振１嘔の出力信号が
現われる。
発明が解決しようとする課題
しかしながら、上記の簾な構成では、ＯＰアンプの最大
定格電源電圧が、±１８〜±２５７程度である為、これ
以上の入力信号電圧を加えることも、これ以上の出力信
号電圧を取シ出すことも出来ない。
定格電源電圧が、±１８〜±２５７程度である為、これ
以上の入力信号電圧を加えることも、これ以上の出力信
号電圧を取シ出すことも出来ない。
本発明は、上記問題点に鑑み、一般のｏＰアンプを用い
つつ、その最大定格電源電圧以上の出力信号電圧を取シ
出せる様な構成をとった。低周波増１ｆｌＡ回路を提供
するものである。
つつ、その最大定格電源電圧以上の出力信号電圧を取シ
出せる様な構成をとった。低周波増１ｆｌＡ回路を提供
するものである。
課題を解決するための手段
上記問題点を解決するために、本発明の低周波増幅回路
は、ＯＰアンプ及びＯＰアンプの電源として、電圧中点
をフローティングさせた出走電圧電源回路とから構成さ
れ１、±定電圧電源の電圧中点を入力端子に接読すると
いうものである。
は、ＯＰアンプ及びＯＰアンプの電源として、電圧中点
をフローティングさせた出走電圧電源回路とから構成さ
れ１、±定電圧電源の電圧中点を入力端子に接読すると
いうものである。
作用
本発明は上記した構成によって、ｏｐアンプの±定電圧
電源の電圧中点を、入力信号で同相に振幅させることに
より、ＯＰアンプの入力電圧、及び出力電圧が、ＯＰア
ンプの電源端子に加わる電源電圧内に納まる様にするこ
とにより、ＯＰアンプの最大定格電源電圧以上の出力電
圧を得ることができ、また、ＯＰアンプの最大定格同相
入力電圧以上の相入力電圧を持った低周波増１＠回路が
実現できる。
電源の電圧中点を、入力信号で同相に振幅させることに
より、ＯＰアンプの入力電圧、及び出力電圧が、ＯＰア
ンプの電源端子に加わる電源電圧内に納まる様にするこ
とにより、ＯＰアンプの最大定格電源電圧以上の出力電
圧を得ることができ、また、ＯＰアンプの最大定格同相
入力電圧以上の相入力電圧を持った低周波増１＠回路が
実現できる。
実施例
以下１本発明の一実施例の低周波増幅回路について１図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の第１の実施例における低周波増幅回路
をボルテージ７オロア回路だ用いた一例である。
をボルテージ７オロア回路だ用いた一例である。
図において、１１は入力端子、１２は出力端子。
１３は電圧中点をフローティングさせた出走電圧電源回
路、１４はＯＰアンプである。出走電圧電源回路１３の
電圧中点１６は入力端子１１に接続されている。
路、１４はＯＰアンプである。出走電圧電源回路１３の
電圧中点１６は入力端子１１に接続されている。
以上のように構成された低周波増幅回路について、以下
第１図を用いてその動作を説明する。
第１図を用いてその動作を説明する。
１６はカレントミラー回路による＋側の定電流回路で、
ツェナーダイオード１７に、電圧中点１６の電位に関係
なく、一定の電流を流している。従ってトランジスタ１
８のエミッタは、電圧中点１５よりも常に、ツェナー厄
圧分だけ十に保たれる。
ツェナーダイオード１７に、電圧中点１６の電位に関係
なく、一定の電流を流している。従ってトランジスタ１
８のエミッタは、電圧中点１５よりも常に、ツェナー厄
圧分だけ十に保たれる。
−側の定電圧回路１９も同じ様に、電圧中点１６よりも
、常に、ツェナー電圧分だけ−に保たれる。
、常に、ツェナー電圧分だけ−に保たれる。
従って、ｏｐアンプ１４の電源電圧は、中点電位に対し
て、一定に保たれる。一方、中点電位は入力端子１１に
接続されているので、入力信号と。
て、一定に保たれる。一方、中点電位は入力端子１１に
接続されているので、入力信号と。
同相、同根・嘔に動く。従って、ＯＰアンプ１４の入力
端子には、常ＫＯＰアンプ１４の電源電圧内の入力電圧
しか加わらない様になる。まだ、０Ｐ７７ブ１４の出力
電圧も、ボルテージホロア回路の場合、入力電圧と等し
く動くので、ＯＰアンプ１４の電源電圧内の出力電圧に
なる。
端子には、常ＫＯＰアンプ１４の電源電圧内の入力電圧
しか加わらない様になる。まだ、０Ｐ７７ブ１４の出力
電圧も、ボルテージホロア回路の場合、入力電圧と等し
く動くので、ＯＰアンプ１４の電源電圧内の出力電圧に
なる。
以上の様に本実施例によれば、ＯＰアンプ及びＯＰアン
プの電源として、中点をフローティングさせた出走電圧
電源回路とから構成され、出走電圧電源の電圧中点を入
力端子に接続することにより、出走電圧電源に用いるト
ランジスタの耐電圧が許す限り、ＯＰアンプの最大定格
電源電圧以上の出力電圧、及び、ＯＰアンプの最大定格
入力電圧以上の入力電圧を得る事が出来る。
プの電源として、中点をフローティングさせた出走電圧
電源回路とから構成され、出走電圧電源の電圧中点を入
力端子に接続することにより、出走電圧電源に用いるト
ランジスタの耐電圧が許す限り、ＯＰアンプの最大定格
電源電圧以上の出力電圧、及び、ＯＰアンプの最大定格
入力電圧以上の入力電圧を得る事が出来る。
以下１本発明の第２の実施例について図面を参照しなが
ら説明する。
ら説明する。
第２図は本発明の第２の実施例を示す低周波増１＠回路
である。
である。
同図において、２１は中点をフローティングさせた出走
電圧電源、２２はｏｐアンプで１以上は第１図の構成と
同様なものである。第１図の構成と異なるのは、ンング
ルエンド・プッシュプル接続された出力トランジスタを
備える出力回路２３をｏＰアンプ出力の次段に設けた点
である。
電圧電源、２２はｏｐアンプで１以上は第１図の構成と
同様なものである。第１図の構成と異なるのは、ンング
ルエンド・プッシュプル接続された出力トランジスタを
備える出力回路２３をｏＰアンプ出力の次段に設けた点
である。
上記のように構成された低周波増幅回路について、以下
その動作を説明する。
その動作を説明する。
２４．２５はバイアス抵抗Ｓ２６はバイアス回路、２７
はシングルエンド・プッシュプル接続された出力トラン
ジスタ回路、２８は出力端子である。
はシングルエンド・プッシュプル接続された出力トラン
ジスタ回路、２８は出力端子である。
ＯＰアンプの出力電流は、５ＩＥＰＰ出力回路の電流増
１＠率倍され、出力端子から出力される。従って、出力
電流は５ｘｐｐ回路の許すかぎり大きく取れる。
１＠率倍され、出力端子から出力される。従って、出力
電流は５ｘｐｐ回路の許すかぎり大きく取れる。
以上のように、ンングルエンド・プッシュプル接続され
た出力トランジスタを備える出方回路をＯＰアンプ出力
の次段に設けることにょシ１本回路の最大出力電流を増
すことができ、また、出力インピーダンスも小さくする
ことができる。
た出力トランジスタを備える出方回路をＯＰアンプ出力
の次段に設けることにょシ１本回路の最大出力電流を増
すことができ、また、出力インピーダンスも小さくする
ことができる。
以下本発明の第３の実施例について図面を参照しながら
説明する。
説明する。
第３図は本発明の第３の実施例を示す低周波増幅回路で
ある。
ある。
同図において、３１は第１図の構成と同様なものである
。第１図の構成と異なるのは、減衰器３２を出力端子か
らの帰還回路へ設けた点である。
。第１図の構成と異なるのは、減衰器３２を出力端子か
らの帰還回路へ設けた点である。
上記のように構成された低周波増幅器について。
以下その動作を説明する。
減衰器３２の減衰率をβとすると１本回路の電圧利得は
１／β倍となる。入力端子に電圧マ１を加えると、出力
端子にはマｉ／βの出力電圧が現れる。一方、ＯＰアン
プの電源のグランドに対する電位は、定電圧電源の出力
電圧を、ｖ２とすると。
１／β倍となる。入力端子に電圧マ１を加えると、出力
端子にはマｉ／βの出力電圧が現れる。一方、ＯＰアン
プの電源のグランドに対する電位は、定電圧電源の出力
電圧を、ｖ２とすると。
電圧中点がマｉで振られているので、マｉ＋ｖｚとなる
。今、トランジスタのＶ□を無視して考えると、信号出
力が電圧クリップしない条件は。
。今、トランジスタのＶ□を無視して考えると、信号出
力が電圧クリップしない条件は。
マｉ／β≦マ１ ＋ ｖ２
である。また上式を出力電圧マ。で書きなおすと。
マ。＝ マｉ／β
なので。
マ０≦βマ。＋ｖｚ
となる。
従って、上記の条件を満たす範囲内で１本回路に電圧利
得を持たせることができる。
得を持たせることができる。
以上のように、減衰器を出力端子からの帰還回路に設け
ることにより１本回路に電圧利得を持たせることができ
る。
ることにより１本回路に電圧利得を持たせることができ
る。
以下本発明の第４の実施例について図面を参照しながら
説明する。
説明する。
第４図は本発明の第４の実施例を示す低周波増幅器回路
である。
である。
同図において、４１は第１図の構成と同様なものである
。第１図の構成と異なるのは、簡単なバッファ４２を中
点をフローティングさせた出走電圧電源の電圧中点と入
力端子との間に設けた点である。
。第１図の構成と異なるのは、簡単なバッファ４２を中
点をフローティングさせた出走電圧電源の電圧中点と入
力端子との間に設けた点である。
上記のように構成された低周波増幅回路について以下そ
の動作を説明する。
の動作を説明する。
第１図の構成では、電圧中点の入力インピーダンスが比
較的低いため、低周波増幅回路としての入力インピーダ
ンスを高くできない。そこで、電圧中点をバッファを介
して、入力端子に接続することだより、入力インピーダ
ンスを高ぐすることができる。
較的低いため、低周波増幅回路としての入力インピーダ
ンスを高くできない。そこで、電圧中点をバッファを介
して、入力端子に接続することだより、入力インピーダ
ンスを高ぐすることができる。
以上のように、バッファを中点をフローティングさせた
出走電圧電源の中点と、入力端子との間だ設けることに
より、入力インピーダンスを高くすることができる。
出走電圧電源の中点と、入力端子との間だ設けることに
より、入力インピーダンスを高くすることができる。
なお、第１の実施例において、電圧中点をフローティン
グさせた出走電圧電源１３は、カレントミラー回路によ
る定電流回路を用い、ツェナーダイオードを基準電圧素
子としたが、電圧中点をフローティングさせた出走電圧
電源４１３は、他の構成としてもよい。
グさせた出走電圧電源１３は、カレントミラー回路によ
る定電流回路を用い、ツェナーダイオードを基準電圧素
子としたが、電圧中点をフローティングさせた出走電圧
電源４１３は、他の構成としてもよい。
また、第２の実施例でおいて、シングルエンド・プ′ツ
シュブル接続された出力トランジスタを備える出力回路
２３は、バイアス回路にトランジスタ。
シュブル接続された出力トランジスタを備える出力回路
２３は、バイアス回路にトランジスタ。
また出力トランジスタにバイポーラ中トランジスタを用
いたが、シングルエンド・プッシュプル接続された出力
トランジスタを備える出力回路２３は、バイアス回路に
ダイオードなど他の素子及び他の構成をとシ、出力トラ
ンジスタをＭＯＳ−ＦＩＥＴなど池の素子及び３段ダー
リントン接続など他の構成としてもよい。
いたが、シングルエンド・プッシュプル接続された出力
トランジスタを備える出力回路２３は、バイアス回路に
ダイオードなど他の素子及び他の構成をとシ、出力トラ
ンジスタをＭＯＳ−ＦＩＥＴなど池の素子及び３段ダー
リントン接続など他の構成としてもよい。
また、第４の実施例において、バッファ４２はコンプリ
メンタリパイポータトランジスタを用い。
メンタリパイポータトランジスタを用い。
また、そのバイアス回路てダイオードを用いたが。
バッファ４２はＭＯＳ−ＦＩＣＴ、接合型ＦＩＴなど、
まだバイアス回路だトランジスタなど他の素子を用い、
他の構成としてもよい。
まだバイアス回路だトランジスタなど他の素子を用い、
他の構成としてもよい。
また、第２．第３．第４の実施例を第１の実施例に適当
に組み合わせてもよい。
に組み合わせてもよい。
発明の効果
以上のように本発明は、ｏｐアンプ及び、ＯＰアンプの
電源として、中点をフローティングさせた出走電圧電源
回路とから構成され、±定電圧電源の電圧中点を入力端
子に接続する事により、ＯＰアンプの最大定格電源電圧
以上の出力電圧及び。
電源として、中点をフローティングさせた出走電圧電源
回路とから構成され、±定電圧電源の電圧中点を入力端
子に接続する事により、ＯＰアンプの最大定格電源電圧
以上の出力電圧及び。
ＯＰアンプの最大定格同相入力電圧以上の組入力を持っ
た低周波増１１ＩＩＩ回路を実現することができる。
た低周波増１１ＩＩＩ回路を実現することができる。
第１図は本発明の第１の実施例における低周波増幅回路
の回路図、第２図は本発明の第２の実施例における低周
波増幅器回路の回路図、第３図は本発明の第３の実施例
における低周波増幅３回路の回路図、第４図は本発明の
第４の実施例における低周波増幅器回路の回路図、第６
図は従来の低周波増幅器の回路図である。 １１・・・・・入力端子、１２・・・・出力端子、１３
・・・・・出走電圧電源回路、１４・・・・・・ＯＰア
ンプ、１５・・・・・・電圧中点。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第１ 第 図 ３ 図 １／−人力嫡子 １１−一已カ立需子 １３− 土定覗凧琶５７＋面路 ／４−−− ＯＰアンプ ｆ５−’Ｅ氏甲躬。 第 図
の回路図、第２図は本発明の第２の実施例における低周
波増幅器回路の回路図、第３図は本発明の第３の実施例
における低周波増幅３回路の回路図、第４図は本発明の
第４の実施例における低周波増幅器回路の回路図、第６
図は従来の低周波増幅器の回路図である。 １１・・・・・入力端子、１２・・・・出力端子、１３
・・・・・出走電圧電源回路、１４・・・・・・ＯＰア
ンプ、１５・・・・・・電圧中点。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第１ 第 図 ３ 図 １／−人力嫡子 １１−一已カ立需子 １３− 土定覗凧琶５７＋面路 ／４−−− ＯＰアンプ ｆ５−’Ｅ氏甲躬。 第 図
Claims (1)
- 演算増幅器と、この演算増幅器の電源として、中点を
フローティングさせた±定電圧電源回路とから構成され
、±定電圧電源の電圧中点を入力端子に接続する事によ
り、±定電圧電源を入力信号と同相に振幅させることを
特徴とする低周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205166A JPH0253307A (ja) | 1988-08-18 | 1988-08-18 | 低周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63205166A JPH0253307A (ja) | 1988-08-18 | 1988-08-18 | 低周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0253307A true JPH0253307A (ja) | 1990-02-22 |
Family
ID=16502517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63205166A Pending JPH0253307A (ja) | 1988-08-18 | 1988-08-18 | 低周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0253307A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| JP2006345328A (ja) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | 多段増幅器 |
| DE112017003029B4 (de) | 2016-06-17 | 2024-09-19 | Kyocera Corporation | Schneideinsatz, Schneidwerkzeug und Verfahren des Herstellens eines maschinell-bearbeiteten Produkts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
-
1988
- 1988-08-18 JP JP63205166A patent/JPH0253307A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104510A (en) * | 1980-01-24 | 1981-08-20 | Nippon Gakki Seizo Kk | Electric power amplifier |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156616A (ja) * | 1998-11-19 | 2000-06-06 | Sony Corp | 多入力差動増幅回路 |
| JP2006345328A (ja) * | 2005-06-10 | 2006-12-21 | Hideo Kusakabe | 多段増幅器 |
| DE112017003029B4 (de) | 2016-06-17 | 2024-09-19 | Kyocera Corporation | Schneideinsatz, Schneidwerkzeug und Verfahren des Herstellens eines maschinell-bearbeiteten Produkts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4249136A (en) | PWM Signal power amplifier | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US4701720A (en) | Capacitive feedback to boost amplifier slew rate | |
| US3914704A (en) | Feedback amplifier | |
| US4801893A (en) | Forward transimpedance amplifier | |
| JPH0263206A (ja) | カレントミラー回路 | |
| US4453134A (en) | High voltage operational amplifier | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| US4167708A (en) | Transistor amplifier | |
| JPS59207712A (ja) | 増幅器 | |
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4831337A (en) | Wideband amplifier | |
| KR970003719B1 (ko) | 증폭회로 | |
| JP3214174B2 (ja) | 演算増幅器 | |
| EP0473165A1 (en) | Push-pull power amplifying circuit | |
| JP2665072B2 (ja) | 増幅回路 | |
| JPS59108408A (ja) | 増幅器 | |
| JPH0666605B2 (ja) | トランスインピーダンス回路 | |
| JPH0468805A (ja) | 増幅回路 | |
| JPH0388507A (ja) | 差動増幅回路 | |
| JPH0219648B2 (ja) | ||
| JPS5972805A (ja) | 電力増幅器 | |
| JPH0426245B2 (ja) |