JPS5965477A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は半導体装置、とくに、バイポーラ型集積回路
に組み込まれて有益なラテラル（横形）トランジスタの
構造とその製造方法に関する。

従来例の構成とその問題点 バイポーラ型半導体集積回路ではその作りやすさからＮ
ＰＮトランジスタが主に使われるが、回路構成によって
はＰＮＰトランジスタを必要とすることも多い。その場
合、ＰＮＰトランジスタはＮＰＮトランジスタと製造工
程の合致性のよいラテラルトランジスタがしばしば用い
られる。ところが、ラテラルトランジスタは、ベース幅
をコレクタ接合領域およびエミッタ接合領域の拡散形成
時のマスク寸法精度で決められてあまり薄くできないこ
とから、電流増幅率、周波数特性、とりわけ利得帯域幅
積が一般的に低い。たとえば、電流増幅率を高めるため
にベース幅を縮少すると耐圧が低下し、また、その対策
として、ベース領域となるエピタキシャル成長層の比抵
抗を高くするかあるいはその厚みを増大した場合には、
ラテラルトランジスタのベース拡がり抵抗が大きくなっ
て、周波数特性ならびに雑音特性の悪化を招くことにな
る。

ラテラルトランジスタでは、第１図に要部断面構造を示
したように、通常、ｐ型半導体基板１の上部に埋込みｎ
型高濃度領域２を介在させて、ベース領域となるｎ型エ
ピタキシャル成長層３を形成して、ｐ型半導体基１側へ
のリークを防止する構造が採用される。第１図で、ｎ型
エピタキシャル成長層３はｐ型分離領域４で島領域に画
定され、この島領域の中に、ｎ型高濃度領域２に接続さ
れるベースコンタクト領域５、コレクタ領域６およびエ
ミッタ領域７が設けられているが、この構造によれば、
コレクタ領域６およびエミッタ領域７の拡散を深くして
、有効電流の増大をはかろうとすると、これらの領域が
ｎ型高濃度領域２に過度に接近することになって、耐圧
が高くならないという難点を招来することになる。なお
、第１図中、８は表面絶縁層をなす二酸化シリコン膜で
あり、９は外部引出し用の金属電極層である。

発明の目的 本発明は上述のような埋込み高濃度領域を有するラテラ
ルトランジスタにおける耐圧向上を実現し得る構成とそ
の製造方法を提供するものである。

発明の構成 本発明は、第１に、所定導電型半導体基板上に反対導電
型の島領域を有し、この島領域内に第１、第２の接合領
域をそなえるとともに、前記島領域内の底部にこの島領
域と同じ導電型の高濃度領域を前記第２の接合領域の直
下部で断面くびれ形状になして設けた半導体装置を提案
するものであり、第２に、前記高濃度領域の形成方法と
して、所定半導体基板に不純物を分散的に導入する工程
とその不純物導入領域を拡散前面で接触させ、同接触部
で断面くびれ形状になす拡散処理工程とをそなえた半導
体装置の製造方法を提案するものであり、この発明によ
り、ラテラルトランジスタのコレクタ・ベース間耐圧（
ＶＣＢＯ）を顕著に向上させることを可能にしたのであ
る。

実施例の説明 第２図は本発明実施例のラテラルトランジスタ要部断面
図であり、第３図は同トランジスタの製造工程流れ図で
ある。第２図に示したように、この実施例ラテラルトラ
ンジスタは、ｐ型半導体基板１に接して設けられた埋込
みｎ型高濃度領域２が、ｎ型エピタキシャル成長層より
なるベース領域用の島領域３の中に形成されたｐ型コレ
レタ領域６の直下部において、断面くびれ形状をなした
ものであり、これによって、コレクタ領域６とベース領
域３の底部にあってこのベース領域３の接続部でもある
埋込みｎ型高濃度領域２との間隔を十分に保つことがで
き、コレクタ・ベース間耐圧（ＶＣＢＯ）を高めること
ができるのである。経験によると、ベース領域となるｎ
型シリコンエピタキシャル成長層島領域３の比抵抗を３
Ω−ｃｍ、厚さを１２μｍとし、コレクタ領域の拡散深
さを６μｍとしたとき、耐圧（ＶＣＢＯ）は、第１図示
の従来例にくらべて、５〜１２Ｖの向上が認められた。

第３図により、この実施例装置の製造方法をのべる。

まず、第３図（ａ）のように、ｐ型半導体基板１として
、ｐ型半導体基板を用い、この表面に熱酸化法で、拡散
防止膜としての二酸化シリコン（ＳｉＯ２）膜８を形成
し、ついで、この二酸化シリコン膜を周知のホトリング
ラフ１およびエッチング工程によって所望形状にパター
ン形成し、その開口部を通じて、ｐ型半導体基板１面に
ｎ型の高濃度不純物層２ａを形成する。このとき、二酸
化シリコン膜８に設ける開口は、従来の場合がベース領
域のほぼ全域にわたるような径大なものであったのに対
比し、コレクタ領域を形成する予定部には二酸化シリコ
ン膜８が残るようになして分散的に設け、かつ、この開
口を隔てる寸度は、この後の熱処理工程で不純物の横方
向の拡散前面が互に接触する条件から適当に設定される
。つきに、第３図（ｂ）に示すように、ｐ型半導体基板
１を熱処理して、同基板内にｎ型高濃度領域２を拡散形
成し、しかる後、同基板上の二酸化シリコン膜８を除去
する。次いで、第３図（ｃ）に示すように、ｐ型半導体
基板１の全面にｎ型エピタキシャル成長層３を設け、さ
らに同ｎ型エピタキシャル成長層３は、通常の拡散分離
法によって、たとえば、硼素を導入して形成されるｐ型
分離領域４で囲って島領域に分離形成される。なお、こ
の間の熱過程で、ｐ型半導体基板１の表面部に予め形成
されていたｎ型不純物領域２はｎ型エピタキシャル成長
層３の領域側へも拡がる。そして、ｎ型エピタキシャル
成長層３の表面部には熱酸化による二酸化シリコン膜８
が形成される。さらに、第３図（ｄ）に示すように、ベ
ースオーミックコンタクト部としてのｎ型拡散領域５を
同ベース領域３の底部のｎ型高濃度領域２に達するよう
に設けるとともに、同ベース領域３の中に、コレクタ領
域６およびエミッタ領域７を、たとえば硼素の拡散導入
によって形成する。これらの拡散熱工程で、ｎ型高濃度
領域２はさらに拡がって、隣接の分散的拡散領域が互い
に拡散前面で接触して一体的につながるが、このｎ型高
濃度領域２は、第３図（ａ）の工程で設定されたところ
にしたがって、コレクタ領域６の直下部において断面く
びれ形状になって、その厚みが薄くなる。この結果、コ
レクタ領域６とベースコンタクト領域５に接続されるｎ
型高濃度領域２との実効的間隔が拡げられることになる
。最後に、第２図のように表面部の二酸化シリコン膜８
に所定の電極接触用窓を形成して、同窓部に金属、たと
えばアルミニウムの電極層９を設けて、第２図示構成の
ラテラルトランジスタを完成する。

以上の各工程によって、ＰＮＰ型ラテラルトランジスタ
を製造すると、エミッタ領域、コレクタ領域をはじめ、
ほとんどの処理工程でその形成条件を、従来の場合に対
比して、変更することなしに高耐圧ＶＣＢＯ特性を実現
することが可能である。

すなわち、この方法によれば、工程数の増加もなく、電
流増幅率特性を損なわずに、しかも、ベース拡がり抵抗
の増大もなしに、耐圧を向上させるとこができる。

なお、図示してはいないが、コレクタ領域を深く拡散形
成する際には、その工程関連上、エミッタ領域も同時に
深く拡散形成されるが、そのエミッタ領域がベース埋込
みｎ型高濃度領域に過度に接近して不都合を生じる場合
、同エミッタ領域直下の前記ベース埋込みｎ型高濃度領
域にも断面くびれ形状部を設けてもよく、その場合も、
工程上の諸条件に著しい変更を要することなく実現でき
る。

発明の効果 以上の実施例で詳しくのべたように、本発明によれば、
ベース領域の埋込み高濃度領域の所定部に断面くびれ形
状の領域を設けることによって、この上方に形成される
コレクタ領域はその直下部の前記ベース領域の埋込み高
濃度領域との間隔を実効的に十分なだけ確保できるから
、ラテラルトランジスタの高耐圧特性が実現できる。こ
のことは、見方を変えれば、コレクタ接合領域を深く拡
散形成して、横方向の有効電流の増大をはかり、もって
、高電流増幅率特性を実現する場合でも、耐圧の低下を
抑えるのに有益であり、結果として、高電流増幅率、高
耐圧のラテラルトランジスタが実現できることになり、
本発明は、バイポーラ型半導体集積回路に適用して実効
大である。

【図面の簡単な説明】

第１図は従来構造のラテラルトランジスタの要部断面図
、第２図は本発明実施例のラテラルトランジスタの要部
断面図、第３図（ａ）〜（ｄ）は本発明実施例装置の製
造方法を示す工程流れ図である。 １・・・・・・ｐ型半導体基板、２・・・・・・ｎ型高
濃度領域（埋込み領域）、３・・・・・・ｎ型エピタキ
シャル成長層（ベース島領域）、４・・・・・・ｐ型分
離拡散領域、５・・・・・・ｎ型ベースコンタクト領域
、６・・・・・・ｐ型コレクタ領域、７・・・・・・ｐ
型エミッタ領域、８・・・・・・二酸化シリコン膜、９
・・・・・・アルミニウム電極層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名１１
　　図 第２図 第３図

Claims (4)

【特許請求の範囲】
1. （１）所定導電型半導体基板上に形成された反対導電型
   の島領域と、この島領域内に形成された第１、第２の接
   合領域と、前記島領域内の底部に形成されたこの島領域
   と同じ導電型の高濃度領域とを有し、この高濃度領域は
   前記第２の接合領域の直下部で断面くびれ形状になして
   いることを特徴とする半導体装置。
2. （２）島領域がベース、第１領域がエミッタ、第２領域
   がコレクタであることを特徴とする特許請求の範囲第１
   項に記載の半導体装置。
3. （３）島領域内の底部に存する断面くびれ形状の高濃度
   領域が外部電極部に導電接続されたことを特徴とする特
   許請求の範囲第１項または第２項に記載の半導体装置。
4. （４）所定導電型半導体基板上に形成された拡散防止膜
   を所定の領域に残置させて開口する食刻工程、前記開口
   を通じて前記半導体基板に反対導電型の不純物を分散的
   に導入する工程、前記拡散防止膜を除去して、前記半導
   体基板上に反対導電型のエピタキシャル成長層を形成す
   る工程、前記エピタキシャル成長層中に第１、第２の接
   合領域を拡散形成する際に、前記第２の接合領域を前記
   拡散防止膜を残置させた所定の領域と合致させてパター
   ン形成する工程および前記分散的に導入した不純物領域
   を拡散前面で接触させ、同接触部で断面くびれ形状にな
   す拡散処理工程を有することを特徴とする半導体装置の
   製造方法。